[go: up one dir, main page]

TW201203392A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
TW201203392A
TW201203392A TW100116674A TW100116674A TW201203392A TW 201203392 A TW201203392 A TW 201203392A TW 100116674 A TW100116674 A TW 100116674A TW 100116674 A TW100116674 A TW 100116674A TW 201203392 A TW201203392 A TW 201203392A
Authority
TW
Taiwan
Prior art keywords
insulating film
oxide semiconductor
film
semiconductor film
transistor
Prior art date
Application number
TW100116674A
Other languages
English (en)
Other versions
TWI525709B (zh
Inventor
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201203392A publication Critical patent/TW201203392A/zh
Application granted granted Critical
Publication of TWI525709B publication Critical patent/TWI525709B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6704Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • H10D86/021Manufacture or treatment of multiple TFTs
    • H10D86/0221Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H10P14/22
    • H10P14/2901
    • H10P14/3238
    • H10P14/3426
    • H10P14/3434
    • H10P14/38
    • H10P30/20
    • H10P95/90

Landscapes

  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Semiconductor Memories (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)
  • Non-Volatile Memory (AREA)

Description

201203392 六、發明說明: 【發明所屬之技術領域】 本發明係關於一種半導體裝置及半導體裝置的製造方 法。 另外’在本說明書中半導體裝置是指能夠藉由利用半 導體特性而工作的所有裝置,因此電光裝置、半導體電路 以及電子設備都是半導體裝置。 【先前技術】 使用形成在具有絕緣表面的基板上的半導體薄膜構成 電晶體的技術受到關注。該電晶體被廣泛地應用於如積體 電路(1C)及影像顯示裝置(顯示裝置)等的電子設備。 作爲可以應用於電晶體的半導體薄膜,矽類半導體材料被 廣泛地周知。但是,作爲其他材料,氧化物半導體受到關 注。 例如,已經公開了,作爲電晶體的啓動層使用電子載 子濃度低於l〇18/cm3的包含銦(In)、鎵(Ga)、鋅(Zn )的非晶氧化物的電晶體(參照專利文獻1 )。 [專利文獻1]日本專利申請公開2006- 1 65 528號公報 但是,當在裝置製造製程中氧化物半導體中混入用於 形成電子給體的氫或水時,有可能導致導電率變化。該現 象是導致使用氧化物半導體的電晶體的電特性變動的主要 原因。 201203392 【發明內容】 鑒於上述問題,本發明的目的之一是使使用氧化物半 導體的半導體裝置具有穩定的電特性,以實現高可靠性。 在具有氧化物半導體膜的電晶體的製造製程中,進行 利用熱處理的脫水化或脫氫化處理、鹵素摻雜處理以及氧 摻雜處理》 所公開的發明的一個實施例是一種半導體裝置的製造 方法,包括如下步驟:形成閘極電極;在閘極電極上形成 第一絕緣膜;對第一絕緣膜進行鹵素摻雜處理以對第一絕 緣膜供給鹵素原子:在第一絕緣膜上,與閘極電極重疊地 形成氧化物半導體膜;對氧化物半導體膜進行第一熱處理 以去除氧化物半導體膜中的氫原子;對去除了氫原子的氧 化物半導體膜進行氧摻雜處理來對氧化物半導體膜中供給 氧原子;對被供給有氧原子的氧化物半導體膜進行第二熱 處理;在氧化物半導體膜上,與氧化物半導體膜接觸地形 成源極電極和汲極電極;在氧化物半導體膜上,與氧化物 半導體膜接觸地形成第二絕緣膜。另外,在上述半導體裝 置的製造方法中,有時覆蓋第二絕緣膜地形成含有氮的第 三絕緣膜。 所公開的發明的另一個實施例是一種半導體裝置的製 造方法,包括如下步驟:形成第一絕緣膜;對第一絕緣膜 進行鹵素摻雜處理以對第一絕緣膜供給鹵素原子;在第一 絕緣膜上形成氧化物半導體膜;對氧化物半導體膜進行熱 處理以去除氧化物半導體膜中的氫原子;對去除了氫原子 -6- 201203392 的氧化物半導體膜進行氧摻雜處理來對 供給氧原子;對被供給有氧原子的氧化 處理;在氧化物半導體膜上,與氧化物 成源極電極和汲極電極;在氧化物半導 半導體膜接觸地形成第二絕緣膜;在第 化物半導體膜重疊的區域中形成閘極電 半導體裝置的製造方法中,有時覆蓋閘 氮的第三絕緣膜。 另外,在上述半導體裝置的製造方 氧化物半導體膜之後,將氧化物半導體 外,有時在將氧化物半導體膜處理爲島 將第一絕緣膜的一部分也處理爲島狀。 絕緣膜接觸地形成第二絕緣膜。 另外,有時作爲第一絕緣膜或第二 氧化物半導體膜的構成元素的絕緣膜。 一絕緣膜或第二絕緣膜,形成包含氧化 元素的絕緣膜以及包含與氧化物半導體 的元素的絕緣膜的疊層。另外,有時代 並且對第一絕緣膜進行鹵素摻雜處理以 鹵素原子的製程,而採用如下製程:作 包含與氧化物半導體膜的構成元素不同 對包含與氧化物半導體膜的構成元素不 進行鹵素摻雜處理,以對包含與氧化物 素不同的元素的絕緣膜供給鹵素原子; 氧化物半導體膜中 物半導體膜進行熱 半導體膜接觸地形 體膜上,與氧化物 二絕緣膜上的與氧 極。另外,在上述 極電極地形成含有 法中,有時在形成 膜處理爲島狀。另 狀的製程中,至少 另外,有時與第一 絕緣膜,形成包含 另外,有時作爲第 物半導體膜的構成 膜的構成元素不同 替形成第一絕緣膜 對第一絕緣膜供給 爲第一絕緣膜形成 的元素的絕緣膜; 同的元素的絕緣膜 半導體膜的構成元 作爲第一絕緣膜, 201203392 在包含與氧化物半導體膜的構成元素不同的元素的絕緣膜 上形成包含氧化物半導體膜的構成元素的絕緣膜。 另外,有時作爲第一絕緣膜或第二絕緣膜,形成包含 鎵的絕緣膜。另外,有時作爲第一絕緣膜或第二絕緣膜, 形成包含鎵的絕緣膜以及包含與鎵不同的材料的絕緣膜。 另外,有時代替形成第一絕緣膜並且對第一絕緣膜進行鹵 素摻雜處理以對第一絕緣膜供給鹵素原子的製程,而採用 如下製程:作爲第一絕緣膜形成包含與鎵不同的材料的絕 緣膜;對包含與鎵不同的材料的絕緣膜進行鹵素摻雜處理 ,以對包含與鎵不同的材料的絕緣膜供給鹵素原子;作爲 第一絕緣膜,在包含與鎵不同的材料的絕緣膜上形成包含 鎵的絕緣膜。 另外,在上述鹵素摻雜處理中,較佳使用氯。 注意’在本說明書中,“氧化鎵”這一用語在沒有特殊 說明的情況下表示作爲構成元素的氧和鎵,並不用來限定 氧化鎵的方式。例如,也可以將“含有氧化鎵的絕緣膜”讀 爲“含有氧和鎵的絕緣膜”。 另外’在上述半導體裝置的製造方法中,有時以覆蓋 閘極電極的方式形成包含氮的絕緣膜。像這樣,當在上方 形成不包含氫或氫含量極少的氮化矽等的絕緣膜時,可以 防止被添加的氧放出到外部並可以防止從外部混入氫或水 。從這一點上來看可以說該絕緣膜的重要性較高。 另外’上述“鹵素摻雜”是指將以氯或氟爲代表的鹵素 添加到塊中的處理》例如,當作爲鹵素使用氯時,至少將 -8 - 201203392 氯自由基、氯原子、氯離子中的任一種添加到塊中。注意 ,“塊”這一用語是爲了表明不僅將鹵素添加到薄膜的表面 還將鹵素添加到薄膜的內部。另外,“鹵素摻雜”包括將電 漿化的幽素添加到塊中的“鹵素電漿摻雜”。 另外,上述“氧摻雜”是指將氧(至少包含氧自由基、 氧原子、氧離子中的任一種)添加到塊中的處理。注意, “塊”這一用語是爲了表明不僅將氧添加到薄膜的表面還將 氧添加到薄膜的內部。另外,“氧摻雜”包括將電漿化的氧 添加到塊中的“氧電漿摻雜”。 藉由上述氧摻雜處理,氧化物半導體膜的膜中(塊中 )、絕緣膜的膜中(塊中)、氧化物半導體膜與絕緣膜的 介面中的至少一處以上存在超過化學計量比的含量的氧。 氧的含量較佳爲化學計量比的1倍至4倍(小於4倍),更 佳爲1倍至2倍(小於2倍)。這裏,超過化學計量比的氧 過剩的氧化物是指例如在表示爲InaGabZneSidAleMgfOg ( a ’ b > c > d > e > f > g ^ 0 )時,滿足 2g>3a+3b + 2c + 4d + 3e + 2f的氧化物。另外,藉由氧摻雜處理添加的氧有可能存在 於氧化物半導體的晶格間。 另外’至少使脫水化、脫氫化之後的氧化物半導體膜 中的氧的含量多於氫的含量。只要至少上述結構中的任何 一個中的氧的含量多,氧即可以擴散而與其他的導致不穩 定的原因的氫發生反應而將氫固定(非可動離子化)。即 ’可以降低或充分地降低可靠性的不穩定性。另外,藉由 使氧過剩’可以在降低起因於氧缺損的臨界値電壓Vth的 201203392 不均勻的同時降低臨界値電壓的偏移量AVtli。 另外,更佳的是,氧化物半導體膜的膜中(塊中)、 絕緣膜的膜中(塊中)、氧化物半導體膜與絕緣膜的介面 中的至少兩處以上存在上述量的氧。 另外,在沒有缺陷(氧缺損)的氧化物半導體中,只 要包含與化學計量比一致的量的氧即可,但是爲了確保如 抑制電晶體的臨界値電壓的變動等的可靠性,較佳使氧化 物半導體包含超過化學計量比的量的氧。同樣地,在沒有 缺陷(氧缺損)的氧化物半導體中,不需要使用氧過剩的 絕緣膜作爲基底膜,但是爲了確保如抑制電晶體的臨界値 電壓的變動等的可靠性,考慮到在氧化物半導體層中可能 產生氧缺損狀態的情況較佳使用氧過剩的絕緣膜作爲基底 膜。 在此,示出利用上述“氧電漿摻雜”處理對塊中添加氧 的樣子。注意,通常在對作爲成分之一包含氧的氧化物半 導體膜中進行氧摻雜處理時,很難確認氧濃度的增減。所 以,這裏使用矽晶圓對氧摻雜處理的效果進行了確認。 氧摻雜處理藉由利用感應耦合電漿(ICP : Inductively Coupled Plasma)方式來進行。其條件如下: ICP功率爲8 00W、RF偏置功率爲300W或0W、壓力爲l.5Pa 、氣體流量爲75sccm、基板溫度爲70°C。圖15表示根據 SIMS ( Secondary Ion Mass Spectrometry:二次離子質譜 )分析的矽晶圓的深度方向的氧濃度分佈。在圖15中,縱 軸表示氧濃度,橫軸表示距離矽晶圓表面的深度。 -10- 201203392 根據圖15可知:當RF偏置功率爲0W時及當RF偏置功 率爲300W時都可以確認出氧的添加。與此相比,當不進 行電漿處理時,氧添加量少。另外,可以確認出與RF偏置 爲0W的情況相比,當RF偏置爲300W時氧被添加到更深的 深度中。 接著,在圖16A和圖16B中示出利用STEM (Scanning Transmission Electron Microscopy;掃描電子顯微鏡)對 進行氧摻雜處理之前的矽晶圓與進行了氧摻雜處理之後的 矽晶圓的截面進行觀察的結果。圖1 6 A是進行氧摻雜處理 之前的STEM圖像,圖16B是在RF偏置功率爲3 00W的條件 下進行氧摻雜處理之後的STEM圖像。如圖16B所示,可以 確認出藉由進行氧摻雜處理矽晶圓中形成有氧高摻雜區域 〇 如上所示,藉由對矽晶圓進行氧摻雜,可以在矽晶圓 中添加氧。由此可以認爲,藉由對氧化物半導體膜進行氧 摻雜可以對氧化物半導體膜中添加氧。 至於所公開的發明的一個實施例的上述結構的效果, 按照下述考察就很容易理解。但是,以下說明只不過是一 個考察而已。 當對閘極電極施加正電壓時,從氧化物半導體膜的閘 極電極一側到背通道一側(與閘極絕緣膜相反一側)產生 電場,由此'存在於氧化物半導體膜中的具有正電荷的氫離 子移動到背通道一側並蓄積在氧化物半導體膜與絕緣膜的 介面中的氧化物半導體膜一側。由於正電荷從所蓄積的氫 -11 - 201203392 離子移動到絕緣膜中的電荷俘獲中心(氫原子、水或污染 物質等),在氧化物半導體膜的背通道一側蓄積有負電荷 。也就是說,在電晶體的背通道一側發生寄生通道,臨界 値電壓向負値一側偏移,從而電晶體趨於常通(normally-on ) 〇 如上所述,由於絕緣膜中的氫或水等的電荷俘獲中心 捕獲正電荷而使正電荷移動到絕緣膜中導致電晶體的電特 性變化,所以爲了抑制電晶體的電特性的變動,不使絕緣 膜中存在上述電荷俘獲中心或者電荷俘獲中心的含量少尤 爲重要。所以’較佳利用成膜時的氫含量少的濺射法形成 絕緣膜。利用濺射法形成的絕緣膜的膜中不存在電荷俘獲 中心或電荷俘獲中心少,與利用CVD法等成膜的情況相比 ’不容易發生正電荷的移動。因此,可以抑制電晶體的臨 界値電壓的偏移,並可以使電晶體成爲常關閉(norm ally-off) 型。 另外,在頂閘型的電晶體中,藉由在成爲基底的絕緣 膜上形成氧化物半導體膜之後進行熱處理,可以在去除包 含在氧化物半導體膜中的水或氫的同時去除包含在絕緣膜 中的水或氫。因此,在絕緣膜中,捕獲由氧化物半導體膜 移動而來的正電荷的電荷俘獲中心很少。像這樣,由於用 來對氧化物半導體膜進行脫水化或脫氫化的熱處理不僅對 氧化物半導體膜進行,還對存在於氧化物半導體膜的下層 的絕緣膜進行,所以在頂閘型電晶體中,也可以利用電漿 CVD法等的CVD法形成成爲基底的絕緣膜。 -12- 201203392 另外,在底閘型的電晶體中,藉 成氧化物半導體膜之後進行熱處理, 化物半導體膜中的水或氫的同時去除 的水或氫。因此,在閘極絕緣膜中, 膜移動而來的正電荷的電荷俘獲中心 不僅對氧化物半導體膜而且還對位於 層的閘極絕緣膜進行用來對氧化物半 脫氫化的熱處理,所以在底閘型電晶 漿CVD法等的CVD法形成閘極絕緣膜 另外,當對閘極電極施加負電壓 閘極電極一側產生電場,由此存在於 氫離子移動到閘極絕緣膜一側並蓄積 閘極絕緣膜的介面中的氧化物半導體 體的臨界値電壓向負値一側偏移。 另外,在閘極電壓〇的條件下放 心正電荷被釋放,電晶體的臨界値電 回到初始狀態,或者有時與初始狀態 側偏移。該現象說明氧化物半導體膜 子,並可以認爲最容易移動的離子是 化了的氫離子。 另外,由於氧化物半導體.膜吸收 在半導體膜中的金屬元素(M)與氬 (也稱爲M-Η鍵)斷開。這裏,波長 和金屬元素與氫原子間的接合能大致 由在閘極絕緣膜上形 可以在去除包含在氧 包含在閘極絕緣膜中 俘獲由氧化物半導體 很少。像這樣,由於 氧化物半導體膜的下 導體膜進行脫水化或 體中,也可以利用電 〇 時,從背通道一側到 氧化物半導體膜中的 在氧化物半導體膜與 膜一側。由此,電晶 置時,從電荷俘獲中 壓向正値一側偏移而 相比進一步向正値一 中存在容易移動的離 最小原子的氫被離子 光,由於光能氧化物 ,原子(Η )間的接合 :爲400nm左右的光能 相同。當對氧化物半 -13- 201203392 導體膜中的金屬元素與氫元素間的接合斷開的電晶體施加 負閘極偏壓時,從金屬元素脫離的氫離子被引到閘極一側 ,因此電荷分佈發生變化,電晶體的臨界値電壓向負値一 側偏移而趨於常通。 另外,當停止施加電壓時,因爲對電晶體的光照射和 負閘極偏壓的施加而移動到閘極絕緣膜介面的氫離子回到 初始狀態。該現象被認爲是氧化物半導體膜中的離子移動 的典型例子。 作爲對於這種因電壓施加導致的電特性的變動(BT退 化)或因光照射導致的電特性的變動(光退化)的對策, 最重要的是,從氧化物半導體膜徹底去除氫原子或水等包 含氫原子的雜質,來使氧化物半導體膜高純度化。當電荷 密度爲l〇15cm_3,即單位面積的電荷爲10l()CiTr2時,該電荷 不對電晶體的特性造成影響,或者即使有影響也是極小的 。因此,電荷密度較佳爲10l5cnT3以下。當假設氧化物半 導體膜中包含的氫的10%的氫在氧化物半導體膜中移動時 ,較佳包含在氧化物半導體膜中的氫濃度爲1016cnT3以下 。並且,爲了防止在完成裝置後氫從外部侵入,較佳使用 利用濺射法形成的氮化矽膜作爲鈍化膜覆蓋電晶體。 並且,藉由對包含在氧化物半導體膜中的氫摻雜過剩 的氧((氫原子數)<<(氧自由基數)或(氧離子數)),可以 從氧化物半導體膜中去除氫或水。具體來說,利用高頻( RF)使氧電漿化,並加大基板偏壓,將氧自由基、氧離子 摻雜或添加到基板上的氧化物半導體膜中,以使氧化物半 -14 - 201203392 導體膜中的氧多於殘留氫。由於氧的電負性爲3.0而高於 電負性爲2.0左右的氧化物半導體膜中的金屬(Zn、Ga、 In ),藉由與氫相比包含過剩的氧,奪取M-Η鍵中的氫原 子而形成0H基。另外,該0H基也可能與Μ接合而形成M-Ο-Η 基。 另外,較佳以與化學計量比相比氧化物半導體膜的氧 含量過剩的方式進行氧摻雜。例如,當作爲氧化物半導體 膜使用In-Ga-Zn-0類氧化物半導體膜時,較佳藉由氧摻雜 等使氧的比率爲化學計量比的1倍至2倍(小於2倍)。例 如,當將In-Ga-Zn-Ο類氧化物半導體的單晶的化學計量比 設定爲 In : Ga : Zn : 0=1 : 1 : 1 : 4時,在以 InGaZnOx表 示的氧化物半導體膜中,較佳X超過4且小於8。由此,氧 化物半導體膜中氧含量大於氫含量。 由於光能或BT應力,氫離子從M-Η鍵脫離而成爲退化 的原因,但是,在藉由上述摻雜注入氧的情況下,所注入 的氧與氫離子接合而成爲OH基。由於該OH基的接合能較 大,因此即使對電晶體進行光照射或施加BT應力也不放出 氫離子,而且,由於其質量也比氫離子大,所以不容易在 氧化物半導體膜中移動。因此,藉由氧摻雜而形成的OH 基不會成爲電晶體退化的原因,或可以減小退化的原因。 另外,已經確認到如下傾向,即:氧化物半導體膜的 膜厚度越厚電晶體的臨界値電壓越不均勻。可以推測這是 由於如下緣故:氧化物半導體膜中的氧缺陷是臨界値電壓 變動的一個原因,而氧化物半導體膜的厚度越厚該氧缺陷 -15- 201203392 越多。在根據所公開的發明的一個實施例的電晶體中,對 氧化物半導體膜摻雜氧的製程不僅能過去除氧化物半導體 膜中的氫或水,而且能夠塡補膜中的氧缺陷。由此,根據 本發明的一個實施例的電晶體可以控制臨界値電壓的不均 勻。 另外,夾著氧化物半導體膜設置由與氧化物半導體膜 相同種類的成分構成的金屬氧化物膜的結構,也對防止電 特性的變動是很有效的。作爲由與氧化物半導體膜相同種 類的成分構成的金屬氧化物膜,具體來說,較佳使用包含 從氧化物半導體膜的構成元素中選擇的一種或多種金屬元 素的氧化物的膜。這種材料與氧化物半導體膜的搭配良好 ,藉由夾著氧化物半導體膜設置該金屬氧化物膜,可以保 持與氧化物半導體膜的介面的良好狀態。也就是說,藉由 將使用上述材料的金屬氧化物膜設置爲與氧化物半導體膜 接觸的絕緣膜,可以抑制或防止氫離子蓄積在該金屬氧化 物膜與氧化物半導體膜的介面及其附近。從而,與夾著氧 化物半導體膜設置如氧化矽膜等的由與氧化物半導體膜不 同的成分構成的絕緣膜的情況相比,可以充分降低影響電 晶體的臨界値電壓的氧化物半導體膜介面的氫濃度。 另外,作爲該金屬氧化物膜,較佳使用氧化鎵膜。氧 化鎵的帶隙(Eg)較大,因此藉由以氧化鎵膜夾著氧化物 半導體膜,在氧化物半導體膜與金屬氧化物膜的介面形成 有能壘,該能壘妨礙該介面的載子的移動。因此,載子不 從氧化物半導體移動到金屬氧化物,而在氧化物半導體膜 -16- 201203392 中移動。另一方面,氫離子穿過氧化物半導體與金屬氧化 物的介面,蓄積在金屬氧化物與絕緣膜的介面附近。即使 氫離子蓄積在與絕緣膜的介面附近,由於用作金屬氧化物 膜的氧化鎵膜中不形成有可能發生載子流動的寄生通道, 所以不會影響到電晶體的臨界値電壓或者影響極小。另外 ,在使氧化鎵與In-Ga-Ζη-Ο類材料接觸時,能壘在導帶一 側爲0.8eV左右而在價電子帶一側爲0.9eV左右》 根據所公開的本發明的一個實施例的電晶體的技術思 想在於:藉由氧摻雜處理至少增大與氧化物半導體膜接觸 的絕緣膜中、氧化物半導體膜中或這些膜的介面附近中的 一處的氧含量。 並且,藉由在形成氧化物半導體膜之前,對其上形成 氧化物半導體膜的絕緣膜進行鹵素摻雜處理,可以從該氧 化物半導體膜進一步去除氫。例如,當使用氯作爲鹵素時 ,利用高頻(RF)使氯等離子化,並將氯自由基、氯離子 添加到基板上的絕緣膜中。此時,較佳對其上形成絕緣膜 的基板施加偏壓。藉由增大對基板施加的偏壓,可以更深 地添加氯。另外,也可以藉由照射由電場加速的鹵素離子 來添加鹵素。此外,還可以在添加鹵素的同時還添加氧。 由於氯或氟等鹵素的電負性比氧化物半導體膜中的金 屬(Zn、Ga、In)的電負性大,因此可以從氧化物半導體 膜中的M-Η鍵奪取氫原子。像這樣,添加到氧化物半導體 膜與絕緣膜的介面的氯或氟等鹵素可以俘獲成爲電晶體的 退化原因的從氧化物半導體膜中的M-Η鍵脫離的氫離子。 -17- 201203392 並且,在絕緣膜中的氯或氟等鹵素可以使該絕緣膜中的氫 固定化,來防止氫從該絕緣膜中擴散到氧化物半導體膜中 。因此,即使對電晶體進行光照射或對電晶體施加BT應力 ,也可以抑制或減輕電晶體特性的退化。 根據所公開的發明的一個實施例的電晶體的技術思想 在於:藉由進行鹵素摻雜處理,對與氧化物半導體膜接觸 的絕緣膜中或該絕緣膜與氧化物半導體膜的介面附近中的 至少一處添加以氯爲代表的鹵素。 具有經過利用熱處理的脫水化或脫氫化處理、鹵素摻 雜處理以及氧摻雜處理的氧化物半導體膜的電晶體,在偏 壓-熱應力(BT )試驗前後的電晶體的臨界値電壓的變化 量得到降低,從而可以實現具有穩定的電特性且可靠性高 的電晶體。 此外,根據所公開的發明的一個實施例可以製造各種 各樣的具有電特性良好且可靠性高的電晶體的半導體裝置 【實施方式】 下面’參照附圖詳細地說明本說明書所公開的發明的 實施例。但是,所屬技術領域的普通技術人員可以很容易 地理解一個事實,就是本說明書所公開的發明的方式及詳 細內容可以被變換爲各種各樣的形式而不侷限於以下說明 。並且’本說明書所公開的發明不應被看作僅限定於以下 實施例的描述內容。 -18- 201203392 另外’本說明書等中使用的“第一”、“第二’’、“第三’ 等序數詞用來避免構成要素的混同,而不是用來在數目方 面上進行限定的。 實施例1 在本實施例中,參照圖1 A至圖3F對半導體裝置及半導 體裝置的製造方法進行說明。 〈半導體裝置的結構例〉 圖1A至1C示出電晶體120的結構例。在此,圖1A是平 面圖,而圖1B及圖1C分別是沿著圖1A中的A-B截面及C-D 截面的截面圖。注意,在圖1A中爲了避免複雜,而省略電 晶體1 20的構成要素的一部分(例如,絕緣膜1 1 〇a、絕緣 膜1 l〇b等)。 圖1A至1C所示的電晶體120包括:基板100上的閘極電 極1 1 2、閘極絕緣膜1 02a、閘極絕緣膜1 02b、氧化物半導 體膜108、源極電極104a、汲極電極1 〇4b、絕緣膜1 10a、 絕緣膜1 10b。 在圖1A至1C所示的電晶體120中,氧化物半導體膜108 是經過氧摻雜處理的氧化物半導體膜。藉由進行氧摻雜處 理,可以實現可靠性高的電晶體1 20。 並且,在圖1 A至1C所示的電晶體120中,對閘極絕緣 膜l〇2a進行鹵素摻雜處理。藉由進行這樣的鹵素摻雜處理 ,可以實現可靠性更高的電晶體1 20。 -19- 201203392 〈半導體裝置的製造製程例〉 以下,參照圖2A至2F對圖1A至1C所示的半導體裝置 的製造製程的一個例子進行說明。 首先,在具有絕緣表面的基板100上形成導電膜之後 ’藉由光微影製程形成閘極電極1 1 2 (參照圖2 A )。可以 利用噴墨法形成抗蝕劑掩模》由於當利用噴墨法形成抗蝕 劑掩模時不使用光掩模,所以可以降低製造成本。 雖然對基板1 00的材質等沒有很大的限制,但是至少 需要具有能夠承受後面的熱處理程度的耐熱性。例如,基 板100可以使用玻璃基板、陶瓷基板、石英基板、藍寶石 基板等。另外,作爲基板1〇〇,也可以應用矽或碳化矽等 的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半 導體基板、SOI基板等,並且也可以使用在這些基板上設 置有半導體元件的基板。 另外,作爲基板1 〇〇,也可以使用撓性基板。在撓性 基板上設置電晶體時,可以在撓性基板上直接形成電晶體 。此外,也可以在其他基板上形成電晶體之後,剝離其並 轉置到撓性基板。注意’爲了剝離電晶體並轉置到撓性基 板,較佳在上述其他基板與電晶體之間形成分離層。 也可以將用作基底膜的絕緣膜設置在基板】00與閘極 電極112之間。基底膜具有防止雜質元素從基板1〇〇擴散的 作用,並且可以由選自氮化矽膜、氧化矽膜、氮氧化矽膜 或氧氮化矽膜中的一種或多種膜的曼層結構來形成。 -20- 201203392 另外,閘極電極112可以藉由電漿CVD法或濺射法等 並使用鉬 '鈦、鉅、鎢、鋁、銅、銨、銃等金屬材料或以 該金屬材料爲主要成分的合金材料的單層或疊層形成。 接著’在閘極電極1 I2上形成閘極絕緣膜102a (參照 圖 2A )。 作爲閘極絕緣膜1 〇2a,較佳使用包含與後面形成的氧 化物半導體膜不同的材料的絕緣材料。閘極絕緣膜1〇2&可 以使用電漿CVD法或濺射法等並使用氧化矽、氮化矽、氧 氮化砂、氮氧化矽、氧化鋁、氮化鋁、氧氮化鋁、氮氧化 銘、氧化耠或這些材料的混合材料的單層或疊層形成。但 是’考慮到用作電晶體的閘極絕緣膜,也可以採用相對介 電常數高的材料’例如氧化給、氧化鉬、氧化釔、矽酸耠 (HfSixOy(x>〇、y>〇))、鋁酸給(HfAlxOy(x>0、y>〇)) 、添加有氮的矽酸鈴、添加有氮的鋁酸給等。此外,從氫 或水等不容易混入這一點來看,較佳利用濺射法。 接著,對閘極絕緣膜102a進行利用鹵素180的處理( 也稱爲鹵素摻雜處理或鹵素電漿摻雜處理),以使閘極絕 緣膜102a中含有鹵素(參照圖2B )。作爲鹵素1 80,可以 使用氯或氟等。氯或氟等的鹵素的電負性大,由此可以俘 獲成爲電晶體的退化原因的氫離子。此外,藉由使在其上 形成氧化物半導體膜108的閘極絕緣膜l〇2a中包含氯等鹵 素,可以使閘極絕緣膜102a中的氫固定化,並防止氫從閘 極絕緣膜1 〇2a中擴散到氧化物半導體膜1 08中。因此,即 使對電晶體進行光照射或對電晶體施加BT應力,也可以抑 -21 - 201203392 制或減輕電晶體特性的退化。 這裏,與氟相比,氯的原子半徑大且擴散係數小,因 此氯容易將氫離子固定到閘極絕緣膜l〇2a中。尤其是,在 後面進行的加熱處理中,氯比氟更不容易移動,因此可以 更有效地維持俘獲氫離子。由此,作爲鹵素180較佳使用 氯。在本實施例中,作爲鹵素180使用氯。當作爲鹵素180 使用氯時,在鹵素180中至少包含氯自由基、氯原子、氯 離子中的任一種。 上述鹵素180可以利用電漿產生裝置或臭氧產生裝置 而產生。更具體來說,例如,可以藉由利用能夠對半導體 裝置進行蝕刻處理的裝置或對抗蝕劑掩模進行灰化處理的 裝置等產生鹵素180,並對閘極絕緣膜102 a進行處理》這 裏,較佳在對閘極絕緣膜1 02 a表面的損傷成爲最小的條件 下添加鹵素。 另外,爲了更好地添加鹵素,較佳對基板施加電偏壓 。藉由增大對基板施加的偏壓,可以更深地添加_素。 在利用 ICP(Inductively Coupled Plasma:感應賴合電 漿)裝置添加氯的情況下,較佳對電漿產生源的ICP線圈施 加lkw以上1 OkW以下的高頻電源,並將發生電漿的狀態維 持一定時間(30秒以上600秒以下例如,在如下條件 下進行氯摻雜處理:ICP功率爲600 0W、偏壓功率爲25 0W 、氯氣體流量爲500 seem、處理室內的壓力爲1.3Pa、處理 時間爲60秒· 另外,也可以藉由照射由電場加速的鹵素離子來添加 -22- 201203392 鹵素。 另外,可以與以氯爲代表的鹵素一起添加氧。 接著,在閘極絕緣膜102 a上形成閘極絕緣膜l〇2b (參 照圖2 C )。 作爲閘極絕緣膜1 02b,尤其較佳使用由與後面形成的 氧化物半導體膜相同種類的成分構成的絕緣材料。這是因 爲,這種材料與氧化物半導體膜的搭配良好,由此藉由將 其用作閘極絕緣膜1 〇2b,可以保持與氧化物半導體膜之間 的介面的良好狀態。這裏,“與氧化物半導體膜相同種類 的成分”是指包含選自氧化物半導體膜的構成金屬元素中 的一種或多種元素。例如,在氧化物半導體膜由In-Ga-Zn-〇類的氧化物半導體材料構成的情況下,作爲由與其相同 種類的成分構成的絕緣材料,可以舉出氧化鎵等。 另外,如圖2C所示,作爲閘極絕緣膜最好採用包含與 氧化物半導體膜不同的材料的閘極絕緣膜1 02a和由與氧化 物半導體膜相同種類的成分的絕緣材料構成的閘極絕緣膜 l〇2b的疊層結構。這是因爲如下緣故:藉由採用按順序層 疊閘極絕緣膜l〇2a、閘極絕緣膜102b、氧化物半導體膜的 結構,與氧化物半導體膜和閘極絕緣膜1 〇2b的介面相比, 閘極絕緣膜102 a和閘極絕緣膜102b的介面的電荷俘獲中心 優先地俘獲電荷,因此,可以充分抑制氧化物半導體膜介 面的電荷俘獲,從而可以提高半導體裝置的可靠性。另外 ,藉由對閘極絕緣膜1 02 a進行上述鹵素摻雜處理,閘極絕 緣膜102 a和閘極絕緣膜102b的介面的電荷俘獲中心可以更 -23- 201203392 優先地俘獲電荷。 另外,作爲上述閘極絕緣膜102a和閘極絕緣膜102b的 疊層結構,可以使用氧化鎵膜和氧化矽膜的疊層結構、氧 化鎵膜和氮化矽膜的疊層結構等。 '另外,在圖1所示的電晶體120中,作爲閘極絕緣膜, 採用包含與氧化物半導體膜不同的材料的閘極絕緣膜l〇2a 和由與氧化物半導體膜相同種類的成分的絕緣材料構成的 閘極絕緣膜1 〇2b的疊層結構,但不侷限於此。例如,也可 以採用包含與氧化物半導體膜不同的材料的閘極絕緣膜 102 a和由與氧化物半導體膜相同種類的成分的絕緣材料構 成的閘極絕緣膜1 〇2b中的任一種來形成閘極絕緣膜。 另外,使用微波(例如,頻率爲2.45GHz )的高密度 電漿CVD可以形成緻密且絕緣耐壓高的高品質絕緣層,所 以在形成閘極絕緣膜l〇2a、閘極絕緣膜102b時利用該方法 是較佳的》這是由於藉由使高純度化的氧化物半導體與高 品質閘極絕緣膜密接可以降低介面態而形成良好的介面特 性的緣故。 接著,在閘極絕緣膜l〇2b上,與閘極電極1 12重疊地 形成氧化物半導體膜108 (參照圖2C)。 氧化物半導體膜較佳利用不容易混合氫或水等的方法 形成。例如,可以利用濺射法等形成氧化物半導體膜。此 外,氧化物半導體膜的厚度較佳爲3nm以上且30nm以下。 這是因爲若使氧化物半導體膜的厚度過厚(例如,厚度爲 5 Onm以上),則有電晶體成爲常導通狀態的擔憂。 -24- 201203392 作爲用於氧化物半導體膜的材料,例如有含有姻的氧 化物半導體材料、含有銦及鎵的氧化物半導體材料等。 另外,作爲用於氧化物半導體膜的材料,可以使用: 四兀金屬氧化物的In_Sn_Ga_Zn_〇類材料;三元金屬氧化 物的 In-Ga-Zn-Ο類材料、In-Sn_Zn-〇類材料、〇 類材料、Sn-Ga-Zn-0 類材料、A1_Ga-Zn_〇 類材料、SnAi_ Zn-Ο類材料;二元金屬氧化物的In_Zn_〇類材料、Sn_Zn_〇 類材料、Al-Ζη-Ο類材料、Zn_Mg_〇類材料、Sn_Mg_〇類材 料、In-Mg-Ο類材料、In_Ga_〇類材料;或者單元金屬氧化 物的In-Ο類材料、Sn_〇類材料、Zn_〇類材料等。另外,也 可以使上述材料包含Si〇2。在此’例如,in_Ga_Zn_〇類材 料是指具有銦(In)、鎵(Ga)、鋅(Zn)的氧化物膜, 並對其組成比並沒有限制。另外,也可以使In_Ga_Zn_〇類 材料包含In、Ga、Zn以外的元素。 另外’氧化物半導體膜也可以使用以化學式 InM03(Zn0)m (m>0)表示的材料的薄膜。在此,M表示選 自Ga、A1、Μη和Co中的一種或多種金屬元素。例如,作 爲M’可以利用Ga、Ga及Al、Ga及Μη或Ga及Co等。 在本實施例中’藉由濺射法並使用In-Ga-Zn-O類氧化 物半導體成膜用靶材形成氧化物半導體膜。 作爲In-Ga-Zn-O類氧化物半導體成膜用靶材,例如可 以使用具有In203:Ga203:Zn0=l:i:i [摩爾數比]的組成比的 氧化物半導體成膜用靶材。注意,不侷限於上述靶材的材 料及組成。例如還可以使用具有In203:Ga203:Zn0 = l : 1 :2[ -25- 201203392 摩爾數比]的組成比的氧化物半導體成膜用靶材。 另外,當作爲氧化物半導體使用Ιη-Ζη-Ο類材料時, 將所使用的靶材的組成比設定爲原子數比爲Ιη:Ζη = 5〇:ΐ至 1:2 (換算爲摩爾數比則爲Ιη203:Ζη0 = 25: 1至1 :4 ),較佳 爲Ιη:Ζη = 20:1至1:1 (換算爲摩爾數比則爲Ιη2〇3:Ζη〇=ι〇:ι 至1:2),更較佳爲Ιη:Ζη=15:1至1.5:1(換算爲摩爾數比則 爲In203:Zn0=15:2至3:4 )。例如,作爲用於形成I η · Ζ η - Ο 類氧化物半導體的靶材,當原子數比爲Ιη:Ζη··0 = Χ:Υ:Ζ時 ,將其設定爲Ζ>1.5Χ + Υ。 氧化物半導體成膜用靶材的塡充率爲90%以上且100% 以下,較佳爲95 %以上且99.9%以下。藉由使用高塡充率的 氧化物半導體成膜用靶材.,可以使所形成的氧化物半導體 膜成爲緻密的膜。 作爲成膜的氣圍,採用稀有氣體(典型的是氬)氣園 下、氧氣圍下或稀有氣體和氧的瑪合氣圍下等即可。另外 ,爲了防止氧化物半導體膜中混入氫、水、羥基、氫化物 等,最好採用使用充分去除了氫、水、羥基、氫化物等的 含氫原子的雜質的高純度氣體的氣圍。 更明確而言,例如可以採用如下方法形成氧化物半導 體膜。 首先,在保持爲減壓狀態的沉積室內保持基板100 ’ 並且將基板溫度設定爲l〇〇°C以上且600 °C以下,較佳爲 200 t以上且400°C以下。藉由邊加熱基板1〇〇邊進行成膜 ,可以降低氧化物半導體膜中含有的雜質濃度。另外,可 -26- 201203392 以減輕由於濺射帶來的損傷。 接著,邊去除殘留在沉積室內的水分邊 及水等的含氫原子的雜質的高純度氣體並使 基板100上形成氧化物半導體膜。爲了去除 內的水分,作爲排氣單元,較佳使用吸附型 ,低溫泵、離子泵、鈦昇華泵等。另外,作 也可以使用配備有冷阱的渦輪分子泵。由於 行了排氣的沉積室中,如氫分子、水(h2o 原子的化合物(較佳還包括包含碳原子的化 除,由此可以降低利用該沉積室形成的氧化 含有的雜質濃度。 作爲成膜條件的一個例子,可以採用如 與靶材之間的距離爲100mm ;壓力爲0.6Pa 電源爲0.5kW ;成膜氣圍爲氧(氧流量比率 。另外,當使用脈衝直流電源時,可以減少 粉狀物質(也稱爲微粒、塵屑),並且膜厚 ,所以是較佳的。 然後,對氧化物半導體膜108進行熱處 處理,可以去除氧化物半導體膜108中的過 水及羥基)而改善氧化物半導體膜的結構, 中的缺陷能級。將上述熱處理的溫度設定ί 6 5 0 °C以下,較佳爲4 5 0 °C以上且6 0 0 °C以下 的應變點。 作爲熱處理,例如,可以將被處理物放 引入去除了氫 用上述靶材在 殘留在沉積室 真空栗,例如 爲排氣單元, 利用低溫泵進 |)等的包含氫 合物)等被去 物半導體膜中 下條件:基板 :直流(DC ) 爲1 0 0 % )氣圍 成膜時產生的 度分佈也均勻 理。藉由該熱 量的氫(包括 從而降低能隙 專2 5 (TC以上且 ,或低於基板 入使用電阻發 -27- 201203392 熱體等的電爐中,並在氮氣圍下以450 °C加熱1個小時。在 此期間,不使氧化物半導體膜1 08接觸大氣以防止水或氫 的混入。 熱處理裝置不限於電爐,還可以使用利用被加熱的氣 體等的介質的熱傳導或熱輻射來加熱被處理物的裝置。例 如,可以使用 GRTA( Gas Rapid Thermal Anneal:氣體快 速熱退火)裝置、LRTA ( Lamp Rapid Thermal Anneal : 燈快速熱退火)裝置等的RTA ( Rapid Thermal Anneal :快 速熱退火)裝置。GRTA裝置是利用高溫氣體進行熱處理 的裝置。作爲氣體,使用如氬等的稀有氣體或氮等的即使 進行熱處理也不與被處理物產生反應的惰性氣體。LRTA 裝置是藉由從鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉 燈或者高壓汞燈等的燈發射的光(電磁波)輻射來加熱被 處理物的裝置。 例如,作爲上述熱處理,也可以進行如下GRTA處理 ,即將被處理物引入到被加熱的惰性氣體氣圍中,進行加 熱幾分鐘,然後從該惰性氣體氣圍中抽出被處理物。藉由 使用GRTA處理,可以短時間進行高溫熱處理。另外,即 使溫度條件超過被處理物的耐熱溫度,也可以應用該方法 。另外,在處理中,還可以將惰性氣體換爲含有氧的氣體 。這是因爲如下緣故:藉由在含有氧的氣圍中進行熱處理 ,可以降低由於氧缺損而引起的能隙中的缺陷能級。 另外,作爲惰性氣體氣圍,最好採用以氮或稀有氣體 (氨、氖、氬等)爲主要成分且不含有水、氫等的氣圍。 -28- 201203392 例如,較佳引入熱處理裝置中的氮或氦、氖、 氣體的純度爲6N( 99.9999%)以上,更 9 9.99999% )以上(即,雜質濃度爲lppm以 0 · 1 p p m 以下)。 此外,由於上述熱處理具有去除氫或水等 以可以將該熱處理也稱爲脫水化處理、脫氫化 脫水化處理、脫氫化處理例如也可以在將氧化 處理爲島狀之前的時序進行。另外,這樣的脫 脫氫化處理不侷限於進行一次,而也可以進行 ,藉由該熱處理也可以去除上述鹵素摻雜處理 極絕緣膜l〇2a等中的氫等。 接著,對上述氧化物半導體膜108進行處 島狀的氧化物半導體膜108 (參照圖2D )。 作爲氧化物半導體膜108的處理,先在氧 膜上形成所希望的形狀的掩模,然後對該氧化 進行蝕刻。上述掩模可以利用光微影製程等的 或者,也可以利用噴墨法等的方法形成掩模。 另外,此時也可以與蝕刻氧化物半導體理 對使用由與氧化物半導體膜108相同種類的成 緣材料的閘極絕緣膜1 02b進行蝕刻,來將閘極 處理爲島狀。 此外,對氧化物半導體膜1 08以及閘極絕 蝕刻可以採用乾蝕刻或濕蝕刻。當然,也可以 刻使用。 Μ等的稀有 佳爲7Ν ( 下,較佳爲 的效果,所 處理等。該 物半導體膜 水化處理、 多次。另外 中混入到閘 理,來形成 化物半導體 物半導體膜 方法形成。 莫108—起, 分構成的絕 絕緣膜l〇2b 緣膜102b的 組合上述蝕 -29 - 201203392 另外,不一定必須要將氧化物半導體膜108處理爲島 狀。 接著,對氧化物半導體膜108進行利用氧182的處理( 也稱爲氧摻雜處理或氧電漿摻雜處理)(參照圖2E)。這 裏,在氧182中至少包含氧自由基、氧原子和氧離子中的 一種。藉由對氧化物半導體膜108進行氧摻雜處理,可以 使氧化物半導體膜1〇8中、氧化物半導體膜108的介面附近 或氧化物半導體膜1〇8中及該介面附近含有氧。在此情況 下,將氧的含量設定爲超過氧化物半導體膜108的化學計 量比的程度,較佳爲超過化學計量比的1倍至2倍(大於1 倍且小於2倍)。或者,當以單晶中的氧量爲Y時,可以將 氧含量設定爲超過Y的程度,較佳爲超過Y至2Υ»或者, 當以不進行氧摻雜處理時的氧化物半導體膜中的氧量Z爲 基準時,可以將氧含量設定爲超過Z的程度,較佳爲超過Z 至2Z。另外,之所以在上述較佳的範圍中存在上限是因爲 在氧含量過多時,如氫吸收合金(氫吸藏合金)那樣,氧 化物半導體膜108會吸收氫的緣故。此外,在氧化物半導 體膜中的氧含量大於氫含量。 當使用其結晶結構由InGaO3(Zn〇)m(m>0)表示的材 料時,例如在以m = l(InGaZn04)的結晶結構爲基準時,在 ΙηΟαΖηΟχφ X可以超過4至8 ’而在以m = 2(InGaZn205)的結 晶結構爲基準時,在InGaZn2Ox中X可以超過5至10。這裏 ,只要在氧化物半導體的一部分(包括介面)存在有這樣 的氧過剩區域即可。 -30- 201203392 此外,在氧化物半導體膜中,氧是主要成分材料之一 。因此,難以藉由 SIMS(Secondary Ion Mass Spectroscopy :二次離子質譜測定技術)等的方法準確估計氧化物半導 體膜中的氧濃度。也就是說,難以判斷是否有意地對氧化 物半導體膜添加氧。 另外,氧有170和180等同位素,並且,一般認爲在自 然界的17〇和18〇的存在比率分別是氧原子整體的0.03 7%和 0.204%左右。也就是說,在氧化物半導體膜中的上述同位 素的濃度爲藉由SIMS等的方法可估計的程度,因此有時可 以藉由測量這些濃度進一步準確地估計氧化物半導體膜中 的氧濃度。由此,可以藉由測量這些濃度判斷是否有意地 對氧化物半導體膜添加氧。 例如,當以18 〇的濃度爲基準時,在氧化物半導體膜 中,添加了氧的區域中的氧同位素的濃度D 1 ( 18 0)和沒有 添加氧的區域中的氧同位素的濃度02(180)之間的關係爲 D1 (180)>D2(180)。 另外,添加到氧化物半導體膜的氧182的至少一部分 較佳在氧化物半導體中具有懸空鍵。這是因爲,懸空鍵可 以與有可能殘留在膜中的氫接合而使氫固定化(不動離子 化)的緣故。 上述氧182可以利用電漿產生裝置或臭氧產生裝置而 產生。更具體來說,例如,可以藉由利用能夠對半導體裝 置進行蝕刻處理的裝置或對抗蝕劑掩模進行灰化處理的裝 置等產生氧182,並對氧化物半導體膜1〇8進行處理。此外 -31 - 201203392 ,也可以藉由照射由電場加速的氧離子來添加氧。 另外,爲了更好地進行氧添加,較佳對基板施加電偏 壓。 另外,較佳對進行了氧摻雜處理的氧化物半導體膜 108進行熱處理。將該熱處理的溫度設定爲250 °c以上且 700°C以下,較佳爲400°C以上且600°C以下或低於基板的 應變點。 藉由該熱處理,可以從氧化物半導體膜去除因氫與氧 化物半導體材料的反應而產生的水、氫氧化物(OH)等 。另外,藉由該熱處理也可以去除上述氧摻雜處理中混入 到氧化物半導體膜108等中的氫等。可以在水、氫等被充 分降低的氮、氧、超乾燥空氣(使用CRDS ( cavity ring-down laser spectroscopy :光腔衰蕩雷射光譜法)方式的 露點儀來測定時的水分量爲20ppm (露點換算爲-55°C )以 下,較佳爲lppm以下,更佳爲lOppb以下的空氣)、稀有 氣體(氬、氦等)等氣圍下進行熱處理,尤其是,較佳在 包含氧的氣圍下進行熱處理。此外,較佳將引入熱處理裝 置中的氮、氧 '稀有氣體的純度設定爲6N( 99.9999% )以 上(即,雜質濃度爲lppm以下),更佳爲7N( 99.99999% )以上(即,雜質濃度爲0.1 ppm以下)。 此外,也可以重複進行氧摻雜處理和熱處理。藉由重 複進行該處理,可以進一步提高電晶體的可靠性。此外, 可以適當地設定重複次數。 在根據本實施例的上述熱處理中,較佳在含氧的氣圍 -32- 201203392 下加熱氧化物半導體膜108。由此,可以向氧化物半導體 膜1 08供給因上述脫水化(或脫氫化)處理而有可能減少 的氧。在這種意思上也可以將該熱處理稱爲加氧化。 另外,以加氧化爲目的的熱處理的時序只要在形成氧 化物半導體膜1 08之後就沒有特別的限制。例如,可以在 形成後述的絕緣膜110a之後進行以加氧化爲目的的熱處理 。或者,也可以在形成閘極電極之後進行以加氧化爲目的 的熱處理。或者,也可以在進行以脫水化等爲目的的熱處 理之後繼續進行以加氧化爲目的的熱處理,也可以將以脫 水化等爲目的的熱處理兼作以加氧化爲目的的熱處理,也 可以將以加氧化爲目的的熱處理兼作以脫水化等爲目的的 熱處理。 如上那樣,藉由應用以脫水化等爲目的的熱處理和氧 摻雜處理或以加氧化爲目的的熱處理,可以以儘量不包含 其主要成分以外的雜質的方式使氧化物半導體膜108實現 高純度化。被高純度化的氧化物半導體膜108中的源自施 體的載子極少(近零)。藉由利用上述熱處理減少雜質以 形成i型(本徵半導體)或無限接近於i型的氧化物半導體 膜,可以實現具有極優越的特性的電晶體。 注意,在本實施例中,進行以脫水化等爲目的的熱處 理,將氧化物半導體膜108處理爲島狀,進行氧摻雜處理 ,並進行以加氧化爲目的的熱處理,但是這些製程不侷限 於該順序。 接著,在閘極絕緣膜l〇2a、閘極絕緣膜102b及氧化物 -33- 201203392 半導體膜108上形成用來形成源極電極及汲極電極(包括 使用與源極電極及汲極電極相同的層形成的佈線)的導電 膜,對該導電膜進行處理,形成源極電極104a及汲極電極 l〇4b (參照圖2F )。注意,根據這裏形成的源極電極l〇4a 的端部與汲極電極1 04b的端部之間的距離決定電晶體的通 道長度L ^ 作爲用作源極電極104a及汲極電極104b的導電膜,例 如有含有選自Al ' Cr、Cu、Ta、Ti、Mo、W中的元素的金 屬膜或以上述元素爲成分的金屬氮化物膜(氮化鈦膜、氮 化鋁膜、氮化鎢膜)等。另外,還可以使用在Al、Cu等的 金屬膜的下側或上側的一方或兩者層疊Ti、Mo、W等的高 熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜 、氮化鎢膜)的導電膜。 此外,用於源極電極〗04a及汲極電極104b的導電膜也 可以使用導電金屬氧化物形成。作爲導電金屬氧化物,可 以使用氧化銦(Ιη203 )、氧化錫(Sn02 )、氧化鋅(ZnO )、氧化銦氧化錫合金(In203-Sn02,縮寫爲ITO )、氧 化銦氧化鋅合金(Ιη203-Ζη0 )或使這些金屬氧化物材料 包含氧化砂的材料。 可以藉由使用抗蝕劑掩模的蝕刻對導電膜進行處理。 作爲利用該細刻形成抗蝕劑掩模時的曝光,可以使用紫外 線、KrF雷射或ArF雷射等。 另外,在當通道長度L短於25 nm時進行曝光的情況下 ,例如使用波長極短,即幾nm至幾十nm的超紫外線( -34- 201203392
Extreme Ultraviolet )進行形成抗蝕劑掩模時的曝光即可 。使用超紫外線的曝光的解析度高且其聚焦深度也大。從 而,可以使後面形成的電晶體的通道長度L微型化,而可 以提高電路的工作速度。 此外,也可以使用由所謂的多色調掩模形成的抗蝕劑 掩模進行蝕刻製程。由於使用多色調掩模形成的抗蝕劑掩 模成爲具有多種膜厚度的形狀,並且藉由進行灰化可以進 一步改變形狀,因此可以用於處理爲不同圖案的多個蝕刻 製程。由此,藉由使用一個多色調掩模,可以形成至少對 應於兩種以上的不同圖案的抗蝕劑掩模。就是說,可以實 現製程的簡化。 接著,形成與氧化物半導體膜108的一部分接觸且覆 蓋源極電極104a及汲極電極104b的絕緣膜1 10a、絕緣膜 1 10b (參照圖2F ) » 絕緣膜1 l〇a可以與閘極絕緣膜102b同樣地形成。也就 是說,作爲絕緣膜ll〇a,尤其較佳使用由與氧化物半導體 膜108相同種類的成分構成的絕緣材料。這是因爲,這種 材料與氧化物半導體膜的搭配良好,由此藉由將其用作絕 緣膜110a,可以保持與氧化物半導體膜108之間的介面的 良好狀態。例如,在氧化物半導體膜108由In-Ga-Zn-0類 的氧化物半導體材料構成的情況下,作爲由與其相同種類 的成分構成的絕緣材料,可以舉出氧化鎵等。 另外,絕緣膜110 a較佳含有氧,即較佳含有超過化學 計量比的程度,更佳超過化學計量比的1倍至2倍(大於1 -35- 201203392 倍且小於2倍)的氧。如此,藉由使絕緣膜1〗〇 a具有過剩 的氧,可以向氧化物半導體膜108以及與氧化物半導體膜 108的介面供應氧而降低氧缺損。 絕緣膜1 10b可以與閘極絕緣膜1 02a同樣地形成。也就 是說’絕緣膜1 1 Ob可以使用氧化矽、氮化矽 '氧氮化矽' 氮氧化矽、氧化鋁、氮化鋁、氧氮化鋁、氮氧化鋁、氧化 鈴或這些材料的混合材料的單層或疊層形成。 另外,絕緣膜1 1 〇b較佳含有氧,即較佳含有超過化學 計量比的程度,更佳超過化學計量比的1倍至2倍(大於1 倍且小於2倍)·的氧。如此,藉由使絕緣膜1 1 〇b具有過剩 的氧,可以向氧化物半導體膜108以及與氧化物半導體膜 1 0 8的介面供應氧而降低氧缺損。 這裏,最好採用由與氧化物半導體膜相同種類的成分 的絕緣材料構成的絕緣膜1 1 0 a和包含與氧化物半導體膜不 同的材料的絕緣膜1 1 Ob的疊層結構。這是因爲如下緣故: 藉由採用按順序層疊氧化物半導體膜1 0 8、絕緣膜1 1 〇b、 絕緣膜1 l〇a的結構,與氧化物半導體膜和絕緣膜1 i〇a的介 面相比,絕緣膜1 1 0a和絕緣膜1 1 0b的介面的電荷俘獲中心 優先地俘獲電荷,因此,可以充分抑制氧化物半導體膜介 面的電荷俘獲,從而可以提高半導體裝置的可靠性。 另外,作爲上述絕緣膜1 l〇a和絕緣膜1 10b的疊層結構 ,可以使用氧化鎵膜和氧化矽膜的疊層結構、氧化鎵膜和 氮化矽膜的疊層結構等。 另外,在圖1所示的電晶體〗20中,作爲絕緣膜採用由 -36- 201203392 與氧化物半導體膜相同種類的成分的絕緣材料構成的絕緣 膜1 10a和包含與氧化物半導體膜不同的材料的絕緣膜〗10b 的疊層結構,但不侷限於此。例如,也可以採用由與氧化 物半導體膜相同種類的成分的絕緣材料構成的絕緣膜ll〇a 和包含與氧化物半導體膜不同的材料的絕緣膜110b中的任 一種來形成絕緣膜。 另外,較佳以與閘極絕緣膜1 02 a或閘極絕緣膜102b接 觸的方式形成絕緣膜ll〇a或絕緣膜ll〇b。藉由這樣的方式 形成絕緣膜1 l〇a或絕緣膜1 10b,可以覆蓋氧化物半導體膜 108整體,由此可以藉由氧化物半導體膜1〇8以及與氧化物 半導體膜1 〇 8的介面有效地供給氧,而可以減小氧缺損。 藉由上述製程,形成電晶體120。 注意,上述說明是對被處理爲島狀並被高純度化的氧 化物半導體膜1 08進行氧摻雜處理的例子,但是所公開的 發明的一個實施例不侷限於此。例如,既可以在進行高純 度化處理及氧摻雜處理之後,將氧化物半導體膜處理爲島 狀,又可以在形成源極電極104a及汲極電極104b之後進行 氧摻雜處理。 〈半導體裝置的變形例〉 在圖3A至3F中,作爲圖1 A至1C所示的電晶體120的變 形例示出電晶體130、電晶體140、電晶體150、電晶體125 、電晶體135以及電晶體145的截面圖。 圖3A所示的電晶體130與電晶體120的共同點在於包括 -37- 201203392 基板1 00上的閘極電極1 1 2、閘極絕緣膜1 02a、閘極絕緣膜 102b、氧化物半導體膜1〇8、源極電極104a、汲極電極 1 04 b、絕緣膜1 1 0 a、絕緣膜1 1 〇b。電晶體1 3 0與電晶體1 2 0 的不同點在於有沒有覆蓋上述構成要素的絕緣膜114。就 是說’電晶體130具有絕緣膜114。其他構成要素與圖1A至 1 C中的電晶體1 20同樣,所以詳細內容可以參考關於圖1 A 至1C的記載》 這裏,絕緣膜1 1 4例如可以使用氧化矽、氮化矽、氧 化鋁、氮化鋁、氧化鎵、這些材料的混合材料等形成。尤 其是在作爲絕緣膜1 1 4使用氮化矽膜時,可以在防止所添 加的氧放出到外部的同時,有效地抑制從外部氫等混入到 氧化物半導體膜108中,因此是較佳的。尤其是,在絕緣 膜114中,將氫含量設定爲氮含量的十分之一以下,較佳 爲小於lxl02()cnr3,更佳爲小於5xl018cnT3。此外,還可 以在絕緣膜114中形成與源極電極l〇4a、汲極電極104b、 閘極電極1 1 2等連接的佈線。 圖3B所示的電晶體140與電晶體120的共同點在於包括 基板100上的閘極電極1 12、閘極絕緣膜102b、氧化物半導 體膜108、源極電極l〇4a、汲極電極l〇4b、絕緣膜1 10a。 電晶體140與電晶體120的不同點在於在閘極絕緣膜及氧化 物半導體膜108上的絕緣膜。就是說,在電晶體140中,僅 利用由與氧化物半導體膜相同種類的成分的絕緣材料構成 的閘極絕緣膜1 〇2b形成閘極絕緣膜’並僅利用由與氧化物 半導體膜相同種類的成分的絕緣材料構成的絕緣膜ll〇a形 -38- 201203392 成處於氧化物半導體膜108上的絕緣膜。其他構成要素與 圖1 A至1C中的電晶體120同樣,所以詳細內容可以參考關 於圖1 A至1C的記載。 另外,在形成電晶體140時,與圖2A、2B所示的製程 不同,在閘極電極1 12上形成閘極絕緣膜102b,然後對閘 極絕緣膜l〇2b進行鹵素摻雜處理,來使閘極絕緣膜102b包 含鹵素。由於氯或氟等鹵素的電負性比氧化物半導體膜 108中的金屬(Zn、Ga、In)的電負性大,因此藉由使閘 極絕緣膜l〇2b包含鹵素,可以從氧化物半導體膜108中的 M-Η鍵奪取氫原子。像這樣,添加到氧化物半導體膜1〇8 與閘極絕緣膜1 〇2b的介面的氯或氟等鹵素可以俘獲成爲電 晶體的退化原因的從氧化物半導體膜108中的M-Η鍵脫離 的氫離子。 圖3C所示的電晶體150與圖1A至1C所示的電晶體120 的共同點在於包括上述各構成要素。電晶體1 5 0與電晶體 120的不同點在於是否將閘極絕緣膜102b處理爲島狀。也 就是說,在電晶體120中,將閘極絕緣膜102b處理爲島狀 ,而在電晶體140中,不將閘極絕緣膜102b處理爲島狀。 另外,根據氧化物半導體膜1 08和閘極絕緣膜1 02b的蝕刻 選擇比,閘極絕緣膜1 〇2b的不與氧化物半導體膜1 0 8重疊 的區域的厚度有時薄於閘極絕緣膜l〇2b的與氧化物半導體 膜108重疊的區域的厚度。其他構成要素與圖1八至1(:同樣 〇 圖3D所示的電晶體125與圖1 A至1C所示的電晶體120 -39- 201203392 的共同點在於包括上述各構成要素。電晶體125與電晶體 120的不同點在於源極電極104a及汲極電極104b和氧化物 半導體膜108的疊層順序。就是說,在電晶體120中先形成 氧化物半導體膜1 〇8,而在電晶體1 25中先形成源極電極 104 a及汲極電極104b。其他構成要素與圖1 A至1C同樣。 圖3E所示的電晶體135具有在圖3D所示的電晶體125的 基礎上提供如電晶體1 3 0那樣的絕緣膜1 1 4的結構。 圖3 F所示的電晶體145具有如下結構:在圖3D所示的 電晶體1 25的基礎上,如電晶體1 40那樣,僅利用由與氧化 物半導體膜相同種類的成分的絕緣材料構成的閘極絕緣膜 1 02b形成閘極絕緣膜,並僅利用由與氧化物半導體膜相同 種類的成分的絕緣材料構成的絕緣膜1 1 〇a形成處於氧化物 半導體膜108上的絕緣膜。 此外,上述各個電晶體的結構可以適當地相互組合而 使用。 根據本實施例的電晶體採用如下氧化物半導體膜:即 ,藉由進行熱處理,從氧化物半導體排除氫、水、羥基或 氫化物(也稱爲氫化合物)等的含氫原子的雜質,且藉由 供應在雜質排除製程中有可能減少的氧,來實現高純度化 及i型(本徵)化的氧化物半導體膜。包括上述那樣被高 純度化的氧化物半導體膜的電晶體的臨界値電壓等電特性 變動被抑制,由此該電晶體在電性能上穩定。 尤其是,藉由利用氧摻雜處理增大氧化物半導體膜中 的氧含量,可以抑制由電偏壓應力或熱應力所引起的退化 -40- 201203392 ,並可以降低由光導致的退化。 並且,藉由利用鹵素摻雜處理對在其上形成氧化物半 導體膜的閘極絕緣膜添加以氯爲代表的鹵素,可以進一步 抑制由電偏壓應力或熱應力所引起的退化,並可以進一步 降低由光導致的退化。 如上所述,根據所公開的發明的一個實施例可以提供 高可靠性的電晶體。 本實施例所示的結構、方法等可以與其他實施例所示 的結構、方法等適當地組合而使用。 實施例2 在本實施例中,參照圖4A至圖6F對半導體裝置及半導 體裝置的製造方法進行說明。 〈半導體裝置的結構例〉 圖4A至4C示出電晶體3 20的結構例。在此,圖4A是平 面圖,而圖4B及圖4C分別是沿著圖4A中的A-B截面及C-D 截面的截面圖。注意,在圖4 A中爲了避免成爲複雜,而省 略電晶體320的構成要素的一部分(例如,閘極絕緣膜 310a、閘極絕緣膜310b等)。 圖4A至4C所示旳電晶體320包括:基板300上的絕緣膜 3〇2a ;絕緣膜302b ;氧化物半導體膜3 08 ;源極電極3 04a :汲極電極3 04b ;閘極絕緣膜310a ;閘極絕緣膜310b ;閘 極電極3 1 2。 41 - 201203392 在圖4A至4C所示的電晶體3 20中,氧化物半導體膜308 是被進行了氧摻雜處理的氧化物半導體膜。藉由進行氧摻 雜處理,可以實現可靠性高的電晶體3 2 0。 並且,在圖4A至4C所示的電晶體320中,對絕緣膜 3 02a進行鹵素摻雜處理。藉由進行這樣的齒素摻雜處理, 可以實現可靠性更高的電晶體320。 〈半導體裝置的製造製程例〉 以下,參照圖5A至5F對圖4A至4C所示的半導體裝置 的製造製程的一個例子進行說明》 首先,在基板3 0 0上形成絕緣膜3 0 2 a (參照圖5 A )。 雖然對基板3 00的材質等沒有很大的限制,但是至少 需要具有能夠承受後面的熱處理程度的耐熱性。例如,基 板300可以使用玻璃基板、陶瓷基板、石英基板、藍寶石 基板等。另外,作爲基板300,也可以應用矽或碳化矽等 的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半 導體基板、SOI基板等,並且也可以使用在這些基板上設 置有半導體元件的基板。 另外’作爲基板3 00,也可以使用撓性基板。在撓性 基板上設置電晶體時,可以在撓性基板上直接形成電晶體 。此外,也可以在其他基板上形成電晶體之後,剝離其並 轉置到撓性基板。注意’爲了剝離電晶體並轉置到撓性基 板’較佳在上述其他基板與電晶體之間形成分離層。 絕緣膜302a是用作基底的絕緣膜,並較佳使用包含與 -42- 201203392 後面形成的氧化物半導體膜不同的材料的絕緣材料。絕緣 膜302a可以使用電漿CVD法或濺射法等並使用氧化矽、氮 化矽、氧氮化矽、氮氧化矽、氧化鋁、氮化鋁、氧氮化鋁 、氮氧化鋁、氧化給或這些材料的混合材料的單層或疊層 形成。此外,從氫或水等不容易混入這一點來看,較佳利 用濺射法。 接著,對絕緣膜3〇2a進行利用鹵素380的處理(也稱 爲鹵素摻雜處理或鹵素電漿摻雜處理),以使絕緣膜302a 中含有鹵素(參照圖5B)。作爲鹵素380,可以使用氯或 氟等。氯或氟等的鹵素的電負性大,由此可以俘獲成爲電 晶體的退化原因的氫離子。此外,藉由使在其上形成氧化 物半導體膜308的絕緣膜302a中包含氯等鹵素,可以使絕 緣膜3〇2a中的氫固定化,並防止氫從絕緣膜3〇2a中擴散到 氧化物半導體膜3 0 8中。因此,即使對電晶體進行光照射 或對電晶體施加BT應力,也可以抑制電晶體特性的退化, 或可以減輕退化。 這裏,與氟相比,氯的原子半徑大且擴散係數小,因 此氯容易將氫離子固定到絕緣膜3 02a中。尤其是,在後面 進行的加熱處理中,氯比氟更不容易移動,因此可以更有 效地維持俘獲氫離子。由此,作爲鹵素3 8 0較佳使用氯。 在本實施例中,作爲鹵素380使用氯。當作爲鹵素380使用 氯時,在鹵素380中至少包含氯自由基、氯原子、氯離子 中的任一種。 上述鹵素3 8 0可以利用電漿產生裝置或臭氧產生裝置 -43- 201203392 而產生。更具體來說,例如,可以藉由利用能夠對半導體 裝置進行蝕刻處理的裝置或對抗蝕劑掩模進行灰化處理的 裝置等產生鹵素3 80,並對絕緣膜302a進行處理。這裏, 較佳在對絕緣膜302a表面的損壞成爲最小的條件下添加鹵 素。 另外,爲了更好地添加鹵素,較佳對基板施加電偏壓 。藉由增大對基板施加的偏壓,可以更深地添加鹵素。 在利用 ICP(Inductively Coupled Plasma:感應稱合電 漿)裝置添加氯的情況下,較佳對電漿產生源的ICP線圏施 加1 kW以上1 OkW以下的高頻電源,並將發生電漿的狀態維 持一定時間(30秒以上600秒以下)。例如,在如下條件 下進行氯摻雜處理:ICP功率爲6000W、偏壓功率爲250W 、氯氣體流量爲500sccm、處理室內的壓力爲1 .3Pa、處理 時間爲60秒。 另外,也可以藉由照射由電場加速的鹵素離子來添加 鹵素。 另外,可以與以氯爲代表的鹵素同時添加氧》 接著,在絕緣膜3 02 a上形成用作基底的絕緣膜3 02b ( 參照圖5 C )。 作爲絕緣膜3 02b,較佳使用由與後面形成的氧化物半 _體膜相同種類的成分構成的絕緣材料/這是因爲,這種 材料與氧化物半導體膜的搭配良好,由此藉由將其用作絕 綠膜302b,可以保持與氧化物半導體膜之間的介面的良好 狀態。這裏,“與氧化物半導體膜相同種類的成分”是指包 -44- 201203392 含選自氧化物半導體膜的構成金屬元素中的一種或多種元 素。例如,在氧化物半導體膜由In-Ga-Zn-Ο類的氧化物半 導體材料構成的情況下,作爲由與其相同種類的成分構成 的絕緣材料,可以舉出氧化鎵等。 另外,如圖5C所示,作爲用作基底的絕緣膜,最好採 用包含與氧化物半導體膜不同的材料的絕緣膜3 02 a和由與 氧化物半導體膜相同種類的成分的絕緣材料構成的絕緣膜 3 0 2b的疊層結構。這是因爲如下緣故:藉由採用按順序層 疊絕緣膜3〇2a、絕緣膜3 02b、氧化物半導體膜的結構,與 氧化物半導體膜和絕緣膜3 02b的介面相比,絕緣膜302a和 絕緣膜3 02b的介面的電荷俘獲中心優先地俘獲電荷,因此 ,可以充分抑制氧化物半導體膜介面的電荷俘獲,從而可 以提高半導體裝置的可靠性。另外,藉由對絕緣膜3 02 a進 行上述鹵素摻雜處理,絕緣膜302 a和絕緣膜302b的介面的 電荷俘獲中心可以更優先地俘獲電荷。 另外,作爲上述絕緣膜302a和絕緣膜302b的疊層結構 ,可以使用氧化鎵膜和氧化矽膜的疊層結構、氧化鎵膜和 氮化矽膜的疊層結構等。 另外,在圖4所示的電晶體320中,作爲用作基底的絕 緣膜,採用包含與氧化物半導體膜不同的材料的絕緣膜 3 02 a和由與氧化物半導體膜相同種類的成分的絕緣材料構 成的絕緣膜302b的疊層結構,但不侷限於此。例如,也可 以採用包含與氧化物半導體膜不同的材料的絕緣膜3 023和 由與氧化物半導體膜相同種類的成分的絕緣材料構成的絕 -45- 201203392 緣膜302b中的任一種來形成用作基底的絕緣膜。 接著,在絕緣膜3 02b上形成氧化物半導體膜3 08 (參 照圖5 C )。 氧化物半導體膜較佳利用不容易混合氫或水等的方法 形成。例如,可以利用濺射法等形成氧化物半導體膜。此 外,氧化物半導體膜的厚度較佳爲3nm以上且3 Onm以下。 這是因爲若使氧化物半導體膜的厚度過厚(例如,厚度爲 5 Onm以上),則有電晶體成爲常導通狀態的擔憂。 作爲用於氧化物半導體膜的材料,例如有含有銦的氧 化物半導體材料、含有銦及鎵的氧化物半導體材料等。 另外,作爲用於氧化物半導體膜的材料,可以使用: 四兀金屬氧化物的In-Sn-Ga-Zn-Ο類材料;三元金屬氧化 物的 In-Ga-Zn-O類材料、In-Sn_Zn-〇類材料、ιη Α丨·Ζη 〇 類材料、Sn-Ga-Zn-Ο類材料、a丨_Ga_Zn_〇類材料、Sn_Al-Zn-〇類材料;二元金屬氧化物的In-Zn-O類材料、Sn_Zn_〇 類材料、Al-Ζη-Ο類材料、Zn-Mg_〇類材料、Sn Mg_〇類材 料、In-Mg-Ο類材料、In_Ga_〇類材料;或者單元金屬氧化 物的In-Ο類材料、Sn_〇類材料、Zn〇類材料等。另外,也 可以使上述材料包含Si〇2。在此,例如,in_Ga_Zn_〇類材 料是指具有銦(In)、_ (Ga)、鋅(Zn)的氧化物膜, 並對其組成比並沒有限制。另外,也可以使In-Ga-Zn-〇類 材料包含In、Ga、Zn以外的元素。 另外氧化物半導體膜也可以使用以化學式 InM〇“Zn〇)“m>0)表示的材料的薄膜。在此,M表示選 -46- 201203392 自Ga ' A1、Μη和Co中的一種或多種金屬元素。例如,作 爲Μ,可以利用Ga、Ga及Al、Ga及Μη或Ga及Co等。 在本實施例中,藉由濺射法並使用In-Ga-Zn-Ο類氧化 物半導體成膜用靶材形成氧化物半導體膜。 作爲In-Ga-Zn-Ο類氧化物半導體成膜用靶材,例如可 以使用具有In2〇3:Ga203:ZnO=l:l:l[摩爾數比]的組成比的 氧化物半導體成膜用靶材。注意,不侷限於上述靶材的材 料及組成。例如還可以使用具有In203:Ga203:ZnO=l:l:2[ 摩爾數比]的組成比的氧化物半導體成膜用靶材。 另外,當作爲氧化物半導體使用Ιη-Ζη-Ο類材料時, 將所使用的.靶材的組成比設定爲原子數比爲In: Ζη=5 0:1至 1 :2 (換算爲摩爾數比則爲Ιη203:Ζη0 = 25: 1至1 :4 ),較佳 爲Ιη:Ζη = 20:1至1:1 (換算爲摩爾數比則爲Ιη2Ο3:ΖηΟ=10:1 至1:2),更佳爲Ιη:Ζη=15:1至1.5:1 (換算爲摩爾數比則爲 Ιη203:Ζη0=1 5:2至3:4 )。例如,作爲用於形成Ιη-Ζη-0類 氧化物半導體的靶材,當原子數比爲ιη:ζη:0 = χ:γ:ζ時, 將其設定爲ζ>1 .5Χ + Υ。 氧化物半導體成膜用靶材的塡充率爲90%以上且100% 以下,較佳爲9 5 %以上且9 9.9 %以下。藉由使用高塡充率的 氧化物半導體成膜用靶材,可以使所形成的氧化物半導體 膜成爲緻密的膜。 作爲成膜的氣圍,採用稀有氣體(典型的是氬)氣圍 下、氧氣圍下或稀有氣體和氧的混合氣圍下等即可。另外 ,爲了防止在氧化物半導體膜中混入氫、水、羥基、氫化 -47- 201203392 物等,最好採用使用充分去除了氫、水、羥基、氫化物等 的含氫原子的雜質的高純度氣體的氣圍。 更明確而言,例如可以採用如下方法形成氧化物半導 體膜。 首先,在保持爲減壓狀態的沉積室內保持基板300, 並且將基板溫度設定爲100 °C以上且600 °C以下,較佳爲 200 °C以上且4〇〇 °C以下。藉由邊加熱基板300邊進行成膜 ,可以降低在氧化物半導體膜中含有的雜質濃度。另外, 可以減輕由於濺射帶來的損傷。 接著,邊去除殘留在沉積室內的水分邊引入去除了氫 及水等的含氫原子的雜質的高純度氣體並使用上述靶材在 基板300上形成氧化物半導體膜。爲了去除殘留在沉積室 內的水分,作爲排氣單元,較佳使用吸附型真空泵,例如 ,低溫泵、離子泵、鈦昇華泵等。另外,作爲排氣單元, 也可以使用配備有冷阱的渦輪分子泵。由於利用低溫泵進 行了排氣的沉積室中,如氫分子、水(H2o )等的包含氫 原子的化合物(較佳還包括包含碳原子的化合物)等被去 除,由此可以降低利用該沉積室形成的氧化物半導體膜中 含有的雜質濃度》 作爲成膜條件的一個例子,可以採用如下條件:基板 與靶材之間的距離爲100mm ;壓力爲0.6Pa ;直流(DC ) 電源爲0.5k W ;成膜氣圍爲氧(氧流量比率爲100% )氣圍 。另外,當使用脈衝直流電源時,可以減少成膜時產生的 粉狀物質(也稱爲微粒、塵屑),並且膜厚度分佈也均勻 -48- 201203392 ,所以是較佳的。 然後,對氧化物半導體膜3 08進行熱處理。藉由該熱 處理,可以去除氧化物半導體膜3 08中的過量的氫(包括 水及羥基)而改善氧化物半導體膜的結構,從而降低能隙 中的缺陷能級。將上述熱處理的溫度設定爲2 5 0 °C以上且 650°C以下,較佳爲450°C以上且600°C以下,或低於基板 的應變點。 作爲熱處理,例如,可以將被處理物放入使用電阻發 熱體等的電爐中,並在氮氣圍下以45 0 °C加熱1個小時。在 此期間,不使氧化物半導體膜3 08接觸大氣以防止水或氫 的混入》 熱處理裝置不限於電爐,還可以使用利用被加熱的氣 體等的介質的熱傳導或熱輻射來加熱被處理物的裝置。例 如,可以使用 GRTA( Gas Rapid Thermal Anneal:氣體快 速熱退火)裝置、LRTA ( Lamp Rapid Thermal Anneal : 燈快速熱退火)裝置等的RTA ( Rapid Thermal Anneal :快 速熱退火)裝置。LRTA裝置是藉由從鹵素燈、金鹵燈、 氙弧燈、碳弧燈、高壓鈉燈、或者高壓汞燈等的燈發射的 光(電磁波)輻射來加熱被處理物的裝置》GRTA裝置是 利用高溫氣體進行熱處理的裝置。作爲氣體,使用如氬等 的稀有氣體或氮等的即使進行熱處理也不與被處理物產生 反應的惰性氣體。 例如,作爲上述熱處理,也可以進行如下GRTA處理 ,即將被處理物引入到被加熱的惰性氣體氣圍中,進行加 -49- 201203392 熱幾分鐘,然後從該惰性氣體氣圍中抽出被處理 使用GRTA處理,可以短時間進行高溫熱處理。 使溫度條件超過被處理物的耐熱溫度,也可以應 。另外,在處理中,還可以將惰性氣體換爲含有 。這是因爲如下緣故:藉由在含有氧的氣圍中進 ,可以降低由於氧缺損而引起的能隙中的缺陷能^ 另外,作爲惰性氣體氣圍,最好採用以氮或 (氦、氖、氬等)爲主要成分且不含有水、氫等 例如,較佳引入熱處理裝置中的氮或氦、氖、氬 氣體的純度爲6N ( 99.9999% )以上,更佳 99.999 99% )以上(即,雜質濃度爲lppm以下 0· 1 ppm以下)。 此外,由於上述熱處理具有去除氫或水等的 以可以將該熱處理也稱爲脫水化處理、脫氫化處 脫水化處理、脫氫化處理例如也可以在將氧化物 處理爲島狀之前的時序進行。另外,這樣的脫水 脫氫化處理不侷限於進行一次,而也可以進行多 ,藉由該熱處理也可以去除上述鹵素摻雜處理中 緣膜3 02a等中的氫等。 接著,對上述氧化物半導體膜308進行處理 島狀的氧化物半導體膜3 0 8 (參照圖5D) ° 藉由在氧化物半導體膜上形成所希望的形狀 後對該氧化物半導體膜進行蝕刻可以進行氧化物 3 08的處理。上述掩模可以利用光微影製程等的 物。藉由 另外,即 用該方法 氧的氣體 行熱處理 及。 稀有氣體 的氣圍。 等的稀有 爲7N ( ,較佳爲 效果,所 理等。該 半導體膜 化處理、 次。另外 混入到絕 ,來形成 的掩模之 半導體膜 方法形成 -50- 201203392 。或者,也可以利用噴墨法等的方法形成掩模。 另外,也可以與蝕刻氧化物半導體膜3 08的同時,對 使用由與氧化物半導體膜3 〇 8相同種類的成分構成的絕緣 材料的絕緣膜3 02b進行蝕刻,來將絕緣膜3 02b處理爲島狀 〇 此外,對氧化物半導體膜3 08以及絕緣膜3 02b的蝕刻 可以採用乾蝕刻或濕蝕刻。當然,也可以組合上述蝕刻使 用。 另外,不一定必須要將氧化物半導體膜3 08處理爲島 狀。 接著,對氧化物半導體膜3 08進行利用氧3 82的處理( 也稱爲氧摻雜處理或氧電漿摻雜處理)(參照圖5E)。這 裏,在氧382中至少包含氧自由基、氧原子和氧離子中的 一種。藉由對氧化物半導體膜308進行氧摻雜處理,可以 使在氧化物半導體膜3 08中、氧化物半導體膜3 08的介面附 近或在氧化物半導體膜3 08中及該介面附近含有氧。在此 情況下,將氧的含量設定爲超過氧化物半導體膜308的化 學計量比的程度,較佳爲超過化學計量比的1倍至2倍(大 於1倍且小於2倍)。或者,當以單晶中的氧量爲Y時,可 以將氧含量設定爲超過Y的程度,較佳爲超過Y至2Y。或 者,當以不進行氧摻雜處理時的氧化物半導體膜中的氧量 Z爲基準時’可以將氧含量設定爲超過z的程度,較佳爲超 過Z至2Ζ»另外,在上述較佳的範圍中存在有上限是因爲 在氧含量過多時,如氫吸收合金(氫吸藏合金)那樣,氧 -51 - 201203392 化物半導體膜308會吸收氫的緣故。此外,在氧化物半導 體膜中的氧含量大於氫含量。 當使用其結晶結構由InGa〇3(ZnO)m (m>0)表示的材 料時’例如在以m=l(InGaZn〇4)的結晶結構爲基準時,在 InGaZnOx中X可以超過4至8,而在以m = 2(InGaZn205)的結 晶結構爲基準時,在InGaZn2〇x*x可以超過5至10。這裏 ’只要在氧化物半導體的一部分(包括介面)存在有這樣 的氧過剩區域即可。 此外,在氧化物半導體膜中,氧是主要成分材料之一 。因此,難jk藉由SIMS等的方法準確估計氧化物半導體膜 中的氧濃度。也就是說,難以判斷是否有意地對氧化物半 導體膜添加氧。 另外,氧有170和180等同位素,並且,一般認爲在自 然界的17〇和〇18的存在比率分別是氧原子整體的0.037%和 0.2 04%左右。也就是說,在氧化物半導體膜中的上述同位 素的濃度爲藉由SIMS等的方法可估計的程度,因此藉由測 量這些濃度,有時可以進一步準確地估計氧化物半導體膜 中的氧濃度。由此,可以藉由測量這些濃度判斷是否有意 地對氧化物半導體膜添加氧。 例如,當以18〇的濃度爲基準時,在氧化物半導體膜 中,添加有氧的區域中的氧同位素的濃度D1(180)和不添 加有氧的區域中的氧同位素的濃度02(180)之間的關係爲 D1 (18〇)>D2(180)。 另外,添加到氧化物半導體膜的氧382的至少一部分 -52- 201203392 較佳在氧化物半導體中具有懸空鍵。這是因爲,具有懸空 鍵可以與有可能殘留在膜中的氫接合而使氫固定化(不動 離子化)的緣故。 上述氧3 82可以利用電漿產生裝置或臭氧產生裝置而 產生。更具體來說,例如,可以藉由利用能夠對半導體裝 置進行蝕刻處理的裝置或對抗蝕劑掩模進行灰化處理的裝 置等產生氧382,並對氧化物半導體膜3 08進行處理。此外 ,也可以藉由照射由電場加速的氧離子來添加氧。 另外,爲了更好地進行氧添加,較佳對基板施加電偏 壓。 另外,較佳對進行了氧摻雜處理的氧化物半導體膜 308進行熱處理。將該熱處理的溫度設定爲250 °C以上且 7〇〇°C以下,較佳爲400°C以上且600t以下或低於基板的 應變點。 藉由該熱處理,可以從氧化物半導體膜去除因氧與氧 化物半導體材料的反應而產生的水、氫氧化物(OH)等 。另外,藉由該熱處理也可以去除上述氧摻雜處理中混入 到氧化物半導體膜308等中的氫等。可以在水、氫等被充 分降低的氮、氧、超乾燥空氣(使用CRDS (cavity ring-down laser spectroscopy: 光腔衰 蕩雷射 光譜法 ) 方式的 露點儀來測定時的水分量爲20ppm (露點換算爲-55°C.)以 下,較佳爲lppm以下,更佳爲lOppb以下的空氣)、稀有 氣體(氬、氨等)等氣圍下進行熱處理,尤其是,較佳在 包含氧的氣圍下進行熱處理。此外,較佳將引入熱處理裝 -53- 201203392 置中的氮、氧、稀有氣體的純度設定爲6N( 99.9999%)以 上(BP ’雜質濃度爲lppm以下),更佳爲7N( 99.99999% )以上(即,雜質濃度爲0.1 ppm以下)。 此外,也可以重複進行氧摻雜處理和熱處理。藉由重 複進行該處理,可以進一步提高電晶體的可靠性。此外, 可以適當地設定重複次數。 在根據本實施例的上述熱處理中,較佳在含氧的氣圍 下加熱氧化物半導體膜3 08。因此,雖然由上述脫水化( 或脫氫化)處理有可能減少氧,但可以向氧化物半導體膜 3 08供應氧。在這意思上也可以將該熱處理稱爲加氧化。 另外,以加氧化爲目的的熱處理的時序只要在形成氧 化物半導體膜3 08之後就沒有特別的限制。例如,可以在 形成後述的閘極絕緣膜3 1 0 a之後進行以加氧化爲目的的熱 處理。或者,也可以在形成閘極電極之後進行以加氧化爲 目的的熱處理。或者,也可以在進行以脫水化等爲目的的 熱處理之後繼續進行以加氧化爲目的的熱處理,也可以將 以脫水化等爲目的的熱處理兼作以加氧化爲目的的熱處理 ,也可以將以加氧化爲目的的熱處理兼作以脫水化等爲目 的的熱處理。 如上那樣,藉由應用以脫水化等爲目的的熱處理和氧 摻雜處理或以加氧化爲目的的熱處理,可以以儘量不包含 其主要成分以外的雜質的方式使氧化物半導體膜3 08實現 高純度化。被高純度化的氧化物半導體膜3 08中的源自施 體的載子極少(近零)。藉由利用上述熱處理減少雜質以 -54- 201203392 形成i型(本徵半導體)或無限接近於i型的氧化物半導體 膜,可以實現具有極優越的特性的電晶體。 注意,在本實施例中,進行以脫水化等爲目的的熱處 理,將氧化物半導體膜3 08處理爲島狀,進行氧摻雜處理 ,並進行以加氧化爲目的的熱處理,但是這些製程不侷限 於該順序。
接著,在絕緣膜302a、絕緣膜3 02b及氧化物半導體膜 3 08上形成用來形成源極電極及汲極電極(包括使用與源 極電極及汲極電極相同的層形成的佈線)的導電膜,對該 導電膜進行處理,形成源極電極304a及汲極電極30 4b (參 照圖5F )。注意,根據這裏形成的源極電極304a的端部與 汲極電極30 4b的端部之間的距離決定電晶體的通道長度L 作爲用作源極電極3(Ma及汲極電極304b的導電膜,例 如有含有選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金 屬膜或以上述元素爲成分的金屬氮化物膜(氮化鈦膜、氮 化鉬膜、氮化鎢膜)等。另外,還可以使用在Al、Cu等的 金屬膜的下側或上側的一方或兩者層疊Ti、Mo、W等的高 熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜 、氮化鎢膜)的導電膜。 此外,用於源極電極304a及汲極電極3 04b的導電膜也 可以使用導電金屬氧化物形成。作爲導電金屬氧化物,可 以使用氧化銦(Ιη203 )、氧化錫(Sn02 )、氧化鋅(ZnO ) '氧化銅氧化錫合金(InzOs-SnO〗1縮寫爲ITO)、氧 -55- 201203392 化銦氧化鋅合金(In2〇3-ZnO )或使這些金屬氧化物材料 包含氧化矽的材料。 可以藉由使用抗蝕劑掩模的蝕刻對導電膜進行處理。 作爲利用該蝕刻形成抗蝕劑掩模時的曝光,可以使用紫外 線、KrF雷射或ArF雷射等。 另外’在當通道長度L短於25nm時進行曝光的情況下 ’例如使用波長極短,即幾nrn至幾十nm的超紫外線( Extfeme Ultraviolet )進行形成抗蝕劑掩模時的曝光即可 。使用超紫外線的曝光的解析度高且其聚焦深度也大。從 而,可以使後面形成的電晶體的通道長度L微型化,而可 以提高電路的工作速度。 此外,也可以使用所謂多色調掩模形成的抗蝕劑掩模 進行蝕刻製程。由於使用多色調掩模形成的抗蝕劑掩模成 爲具有多種膜厚度的形狀,並且藉由進行灰化可以進一步 改變形狀,因此可以用於處理爲不同圖案的多個蝕刻製程 。由此,藉由使用一個多色調掩模,可以形成至少對應於 兩種以上的不同圖案的抗蝕劑掩模。就是說,可以實現製 程的簡化。 接著,形成與氧化物半導體膜3 08的一部分且覆蓋源 極電極3 04a及汲極電極3 04b的閘極絕緣膜310a、閘極絕緣 膜3 10b (參照圖5F)。 閘極絕緣膜31〇a可以與絕緣膜302b同樣地形成。也就 是說,作爲閘極絕緣膜31〇a,較佳使用由與氧化物半導體 膜308相同種類的成分構成的絕緣材料。這是因爲,這種 -56- 201203392 材料與氧化物半導體膜的搭配良好,由此藉由將其用作閛 極絕緣膜310a,可以保持與氧化物半導體膜3 08之間的介 面的良好狀態。例如,在氧化物半導體膜3 0 8由I η - G a - Ζ η -〇類的氧化物半導體材料構成的情況下,作爲由與其相同 種類的成分構成的絕緣材料,可以舉出氧化鎵等。 另外,閘極絕緣膜310a較佳含有氧,即較佳含有超過 化學計量比的程度,更佳超過化學計量比的1倍至2倍(大 於1倍且小於2倍)的氧。如此,藉由使閘極絕緣膜3 1 0a具 有過剩的氧,可以向氧化物半導體膜3 08以及與氧化物半 導體膜3 08的介面供應氧而降低氧缺損。 閘極絕緣膜310b可以與絕緣膜302a同樣地形成。也就 是說’閜極絕緣膜3 1 Ob可以使用氧化矽、氮化矽、氧氮化 矽、氮氧化矽、氧化鋁、氮化鋁、氧氮化鋁、氮氧化鋁、 氧化給或這些材料的混合材料的單層或疊層形成。但是, 考慮到用作電晶體的閘極絕緣膜,也可以採用相對介電常 數局的材料’例如氧化鈴 '氧化鉬、氧化紀、砂酸給( HfSixOy(x>0、y>〇))、鋁酸給(HfAlx〇y(x>〇、y>〇))、 添加有氮的矽酸給、添加有氮的鋁酸飴等。 另外’閘極絕緣膜3 1 Ob較佳含有氧,即較佳含有超過 化學計量比的程度,更較佳超過化學計量比的1倍至2倍( 大於1倍且小於2倍)的氧。如此,藉由使閘極絕緣膜3〗0b 具有過剩的氧,可以向氧化物半導體膜308以及與氧化物 半導體膜308的介面供應氧而降低氧缺損^ 這裏’最好採用由與氧化物半導體膜相同種類的成分 -57- 201203392 的絕緣材料構成的閘極絕緣膜310a和包含與氧化物半導體 膜不同的材料的閘極絕緣膜31 Ob的疊層結構。這是因爲如 下緣故:藉由採用按順序層疊氧化物半導體膜3 08_、閘極 絕緣膜310b、閘極絕緣膜310a的結構,與氧化物半導體膜 和閘極絕緣膜3 1 0a的介面相比,閘極絕緣膜3 1 0a和閘極絕 緣膜3 1 Ob的介面的電荷俘獲中心優先地俘獲電荷,因此, 可以充分抑制氧化物半導體膜介面的電荷俘獲,從而可以 提高半導體裝置的可靠性。 另外,作爲上述閘極絕緣膜310a和閘極絕緣膜310b的 疊層結構,可以使用氧化鎵膜和氧化矽膜的疊層結構、氧 化鎵膜和氮化矽膜的疊層結構等。 另外,在圖4所示的電晶體320中,作爲絕緣膜採用由 與氧化物半導體膜相同種類的成分的絕緣材料構成的閘極 絕緣膜3 1 0a和包含與氧化物半導體膜不同的材料的閘極絕 緣膜3 1 0b的疊層結構,但不侷限於此。例如,也可以採用 由與氧化物半導體膜相同種類的成分的絕緣材料構成的閘 極絕緣膜310 a和包含與氧化物半導體膜不同的材料的閘極 絕緣膜31 0b中的任一種來形成絕緣膜。 另外,較佳以與絕緣膜3 02a或絕緣膜3 02b接觸的方式 形成閘極絕緣膜3 1 Oa或閘極絕緣膜3 1 0b。藉由這樣的方式 形成閘極絕緣膜3 1 0a或閘極絕緣膜3 1 0b,可以覆蓋氧化物 半導體膜308整體,由此可以藉由氧化物半導體膜308以及 與氧化物半導體膜3 08的介面有效地供給氧,而可以減小 氧缺損。 -58- 201203392 另外,使用微波(例如,頻率爲2.45GHz )的高密度 電漿CVD可以形成緻密且絕緣耐壓高的高品質絕緣層,所 以在形成閘極絕緣膜3 1 0a、閘極絕緣膜3 1 Ob時利用該方法 是較佳的。這是由於藉由使高純度化的氧化物半導體與高 品質閘極絕緣膜密接可以降低介面態而形成良好的介面特 性的緣故。 接著,在閘極絕緣膜31 Ob上的與氧化物半導體膜3 08 重疊的區域中形成閘極電極3 1 2 (參照圖5F )。閘極電極 312可以藉由電漿CVD法或濺射法等並使用鉬、鈦、鉅、 鎢、鋁、銅、鈸、銃等金屬材料或以該金屬材料爲主要成 分的合金材料形成。另外,閘極電極312可以採用單層結 構或疊層結構。 藉由上述製程,形成電晶體320。 注意,上述說明是對被處理爲島狀並被高純度化的氧 化物半導體膜308進行氧摻雜處理的例子,但是所公開的 發明的一個實施例不侷限於此。例如,既可以在進行高純 度化處理及氧摻雜處理之後,將氧化物半導體膜處理爲島 狀,又可以在形成源極電極3 04 a及汲極電極3 04b之後進行 氧摻雜處理。 〈半導體裝置的變形例〉 在圖6A至6F中,作爲圖4A至4C所示的電晶體320的變 形例示出電晶體3 3 0、電晶體340、電晶體3 50、電晶體325 、電晶體3 3 5以及電晶體3 4 5的截面圖。 -59- 201203392 圖6A所示的電晶體3 3 0與電晶體320的共同點在於包括 基板300上的絕緣膜3 02a、絕緣膜302b、氧化物半導體膜 308、源極電極304a、汲極電極304b、閘極絕緣膜3 1 Oa、 閘極絕緣膜3 1 Ob、閘極電極3 1 2 »電晶體3 3 0與電晶體3 2 0 的不同點在於有沒有覆蓋上述構成要素的絕緣膜314。就 是說,電晶體3 3 0具有絕緣膜314。其他構成要素與圖4A至 4C中的電晶體3 20同樣,所以詳細內容可以參考關於圖4A 至4C的記載。 這裏,絕緣膜314例如可以使用氧化矽、氮化矽、氧 化鋁、氮化鋁、氧化鎵、這些材料的混合材料等形成。尤 其是在作爲絕緣膜314使用氮化矽膜時,在可以防止所添 加的氧放出到外部的同時,可以有效地抑制從外部氫等混 入到氧化物半導體膜3 08中,因此是較佳的。尤其是,在 絕緣膜314中,將氫含量設定爲氮含量的十分之一以下, 較佳爲小於lxl〇2()cnr3,更佳爲小於5xl018cm_3。此外, 還可以在絕緣膜314中形成與源極電極3 04a、汲極電極 3 04b、閘極電極312等連接的佈線。 圖6B所示的電晶體340與電晶體320的共同點在於包括 基板3 00上的絕緣膜3 02b、氧化物半導體膜3 08、源極電極 3 04a、汲極電極3 04b、閘極絕緣膜310a、閘極電極312。 電晶體340與電晶體320的不同點在於用作基底的絕緣膜以 及閘極絕緣膜。就是說,在電晶體340中,僅利用由與氧 化物半導體膜相同種類的成分的絕緣材料構成的絕緣膜 3〇2b形成用作基底的絕緣膜,並僅利用由與氧化物半導體 -60- 201203392 膜相同種類的成分的絕緣材料構成的閘極絕緣膜31〇a形成 閘極絕緣膜。其他構成要素與圖4A至4C中的電晶體320同 樣,所以詳細內容可以參考關於圖4 A至4C的記載。 另外,在形成電晶體340時,與圖5A、5B所示的製程 不同’在基板300上形成絕緣膜302b,然後對絕緣膜302b 進行鹵素摻雜處理,來使絕緣膜302b包含鹵素。由於氯或 氟等鹵素的電負性比氧化物半導體膜308中的金屬(Zn、 Ga、In )的電負性大’因此藉由使絕緣膜3 02b包含鹵素, 可以從氧化物半導體膜308中的M-Η鍵奪取氫原子。像這 樣’添加到氧化物半導體膜308與絕緣膜302b的介面的氯 或氟等鹵素可以俘獲成爲電晶體的退化原因的從氧化物半 導體膜308中的M-Η鍵脫離的氫離子。 圖6C所示的電晶體3 50與圖4A至4C所示的電晶體320 的共同點在於包括上述各構成要素。電晶體3 50與電晶體 3 20的不同點在於是否將絕緣膜3 02b處理爲島狀。也就是 說,在電晶體320中,將絕緣膜302b處理爲島狀,而在電 晶體3 40中’不將絕緣膜3 02b處理爲島狀。另外,根據氧 化物半導體膜3 08和絕緣膜3 02b的蝕刻選擇比,絕緣膜 3〇2b的不與氧化物半導體膜308重疊的區域的厚度有時薄 於絕緣膜302b的與氧化物半導體膜308重疊的區域的厚度 。其他構成要素與圖4A至4C同樣。 圖6D所示的電晶體3 25與圖4A至4C所示的電晶體320 的共同點在於包括上述各構成要素。電晶體325與電晶體 320的不同點在於源極電極304a及汲極電極304b和氧化物 -61 - 201203392 半導體膜3 08的疊層順序。就是說,在電晶體320中先形成 氧化物半導體膜308,而在電晶體325中先形成源極電極 3〇4a及汲極電極304b。其他構成要素與圖4A至4C同樣。 圖6E所示的電晶體3 3 5具有在圖6D所示的電晶體325的 基礎上提供如電晶體3 3 0那樣的絕緣膜3 1 4的結構。 圖6F所示的電晶體345具有如下結構:在圖6D所示的 電晶體3 25的基礎上,如電晶體340那樣,僅利用由與氧化 物半導體膜相同種類的成分的絕緣材料構成的絕緣膜3 02b 形成用作基底的絕緣膜,並僅利用由與氧化物半導體膜相 同種類的成分的絕緣材料構成的閘極絕緣膜3 1 0a形成閘極 絕緣膜。 此外,上述各個電晶體的結構可以適當地相互組合而 使用。 根據本實施例的電晶體採用如下氧化物半導體膜:即 ,藉由進行熱處理,從氧化物半導體排除氫、水、羥基或 氫化物(也稱爲氫化合物)等的含氫原子的雜質,且藉由 供應在雜質排除製程中有可能減少的氧,來實現高純度化 及i型(本徵)化的氧化物半導體膜。包括上述那樣被高 純度化的氧化物半導體膜的電晶體的臨界値電壓等電特性 變動被抑制,由此該電晶體在電性能上穩定。 尤其是,藉由利用氧摻雜處理增大氧化物半導體膜中 的氧含量,可以抑制由電偏壓應力或熱應力所引起的退化 ,並可以降低由光導致的退化。 並且,藉由利用鹵素摻雜處理對在其上形成氧化物半 -62- 201203392 導體膜的絕緣膜添加以氯爲代表的鹵素,可以進一步抑制 由電偏壓應力或熱應力所引起的退化,並可以進一步降低 由光導致的退化。 如上所述,根據所公開的發明的一個實施例可以提供 高可靠性的電晶體。 本實施例所示的結構、方法等可以與其他實施例所示 的結構、方法等適當地組合而使用。 實施例3 在本實施例中,對可以用於氧摻雜處理或鹵素摻雜處 理的電漿裝置(也稱爲灰化裝置)的例子進行說明。另外 ,由於該裝置可以對應例如第五代以後的大型玻璃基板, 所以比起離子植入裝置等更適於工業化。 圖17A示出板料送進方式多室設備的俯視圖的一個例 子。圖17B示出進行氧電漿摻雜的電漿裝置(也稱爲灰化 裝置)的截面圖的一個例子。 圖17A所示的板料送進方式多室設備包括:三個圖17B 所示的電漿裝置10、具有三個收納被處理基板的盒式介面 (cassette port ) 14的基板供給室1 1、裝載閉鎖室12及傳 送室1 3等。被供給到基板供給室的基板藉由裝載閉鎖室1 2 及傳送室13被傳送到電漿裝置內的真空處理室15進行氧電 漿摻雜。進行完氧電漿摻雜的基板從電漿裝置經過裝載閉 鎖室及傳送室被傳送到基板供給室。另外,基板供給室1 1 及傳送室13分別配置有用來搬送被處理基板的傳送機械。 -63- 201203392 參照圖17B可知電漿裝置10備有真空處理室15。真空 處理室15的上部配置有多個氣體吹出口及電漿發生源ICP 線圈1 6 (感應耦合電漿線圈)》 從電漿裝置10的上面看在其中央部分設置有12個氣體 吹出口。各個氣體吹出口藉由氣體流道17與供給氧氣的氣 體供給源連接,氣體供給源備有質量流量控制器等而可以 對氣體流道17供給所希望的流量(大於Osccm且lOOOsccm 以下)的氧氣。由氣體供給源供給的氧氣從氣體流道1 7藉 由12個氣體吹出口供給到真空處理室15內。 ICP線圈16是由多個帶狀的導體以螺旋狀配置而成。 各導體的一端藉由用來進行高阻抗調整的匹配電路電連接 到第一高頻電源18 (13.56MHz),另一端接地。 真空處理室的下部配置有用作下部電極的基板工作臺 19。利用設置在基板工作臺19上的靜電吸盤等,基板工作 臺上的被處理基板20被保持爲能夠裝卸。基板工作臺19備 有作爲加熱結構的加熱器及作爲冷卻機構的He氣體流道。 基板工作臺連接於、用來施加基板偏壓電壓的第二高頻電 .源 21 ( 3.2MHz )。 另外,真空處理室15設置有排氣口並備有自動壓力控 制閥 22 (Automatic Pressure Control Valve,也稱爲 APC )〇APC連接於渦輪分子泵23,並且藉由渦輪分子泵23連 接於乾燥泵24。APC進行真空處理室內的壓力控制,渦輪 分子泵23及乾燥泵24對真空處理室15內進行減壓。 接著,在圖17B中示出在真空處理室15內生成電漿來 -64- 201203392 對設置在被處理基板20上的氧化物半導體膜、基底絕緣膜 或閘極絕緣膜進行氧電漿摻雜的一個例子。 首先,利用渦輪分子泵23及乾燥泵24等使真空處理室 15內保持所希望的壓力,然後將被處理基板20設置在真空 處理室15內的基板工作臺上。注意,被保持在基板工作臺 上的被處理基板20至少具有氧化物半導體膜或基底絕緣膜 。在本實施例中,將真空處理室15內的壓力保持爲1.33Pa 。另外,將從氣體吹出口供給到真空處理室15內的氧氣流 量設定爲250sccm。 接著,由第一高頻電源18對ICP線圈16施加高頻電力 來生成電漿。並且,將生成電漿的狀態維持一定時間(30 秒以上600秒以下)。另外,將對ICP線圈16施加的高頻電 力設定爲1 kW以上1 OkW以下。在本實施例中設定爲6000W 。此時,也可以由第二高頻電源21向基板工作臺施加基板 偏壓電壓。在本實施例中將用於施加基板偏壓電壓的電力 設置爲1 000W。 在本實施例中,將生成電漿的狀態維持6 0秒,然後將 被處理基板20從真空處理室15中搬出。由此,可以對設置 在被處理基板20上的氧化物半導體膜、基底絕緣膜或閘極 絕緣膜進行氧電漿摻雜。 此外,藉由使用同樣的裝置並使用氯氣體或氟氣體等 鹵素氣體可以進行鹵素摻雜處理。 上述本實施例所示的結構或方法等可以與其他的實施 例所示的結構或方法等適當地組合而使用。 -65- 201203392 實施例4 在本實施例中作爲半導體裝置的一個例子示出儲存媒 體(記憶元件)。在本實施例中,將實施例1或2等所示的 使用氧化物半導體的電晶體與使用氧化物半導體以外的材 料的電晶體形成在同一基板上。 圖7 A和圖7B是半導體裝置的結構的一個例子。圖7A 示出半導體裝置的截面,而圖7B示出半導體裝置的平面。 這裏,圖7A相當於圖7B的C1-C2及D1-D2的截面。另外, 圖7C示出將上述半導體裝置作爲記憶元件而使用時的電路 圖的一個例子。圖7A及圖7B所示的半導體裝置的下部具有 使用第一半導體材料的電晶體240,上部具有實施例2所示 的電晶體3 45。另外,在電晶體3 45中,作爲第二半導體材 料使用氧化物半導體。在本實施例中,將氧化物半導體材 料以外的半導體材料作爲第一半導體材料。作爲氧化物半 導體以外的半導體材料,例如可以使用矽、鍺、矽鍺、碳 化矽或鎵砷等,並且,較佳使用單晶半導體。另外,還可 以使用有機半導體材料。使用這樣的半導體材料的電晶體 可以容易地進行高速工作。另一方面,使用氧化物半導體 的電晶體利用其特性而可以長時間地保持電荷。 另外,在本實施例中,雖然示出使用電晶體345構成 儲存媒體的例子,但是也可以使用實施例1或2示出的電晶 體代替電晶體3 45。 圖7中的電晶體240包括:設置在含有半導體材料(例 -66 - 201203392 如矽等)的基板200上的通道形成區216;以夾著通道形成 區216的方式設置的雜質區域220;接觸於雜質區域220的 金屬化合物區域224 ;設置在通道形成區216上的閘極絕緣 膜208 ;以及設置在閘極絕緣膜208上的閘極電極210。 作爲含有半導體材料的基板2 00,可以採用矽或碳化 矽等的單晶半導體基板、多晶半導體基板、矽鍺等的化合 物半導體基板或SOI基板等。注意,一般來說,“SOI基板” 是指在絕緣表面上設置有矽半導體膜的基板,但是在本說 明書等中,還包括在絕緣表面上設置有由矽以外的材料構 成的半導體膜的基板。也就是說,“SOI基板”所具有的半 導體膜不侷限於矽半導體膜。此外,SOI基板還包括在玻 璃基板等絕緣基板上隔著絕緣層設置有半導體膜的基板。 另外,在基板200上,以圍繞電晶體240的方式設置有 元件分離絕緣膜206,以覆蓋電晶體240的方式設置有絕緣 膜228及絕緣膜23 0。此外,爲了實現高整合化,如圖7A所 示電晶體240最好採用不設置側壁絕緣膜的結構。另一方 面,當重視電晶體240的特性時,可以在閘極電極210的側 面設置側壁絕緣膜而形成包含雜質濃度不同區域的雜質區 域 220。 電晶體240可以使用矽、鍺、矽鍺、碳化矽或鎵砷等 形成。該種電晶體240具有能夠高速工作的特點。爲此, 藉由將該電晶體用作讀出用的電晶體,可以高速地進行資 訊的讀出。 在形成電晶體240之後,作爲電晶體345及電容元件 -67- 201203392 164的形成前的處理,對絕緣膜228、絕緣膜230進行CMP 處理來使閘極電極210的上表面露出。作爲使閘極電極210 的上表面露出的處理,除了 CMP處理之外還可以使用蝕刻 處理等。但是,爲了提高電晶體345的特性,較佳使絕緣 膜228、絕緣膜230的表面盡可能地平坦。 接著,形成與氧化物半導體膜3 08接觸且用作基底的 絕緣膜3 02。絕緣膜302可以藉由利用實施例2所示的絕緣 膜3 0 2 a、絕緣膜3 0 2 b或這些的疊層結構並使用實施例2所 示的材料及形成製程而形成。 接著,在閘極電極210、絕緣膜228 '絕緣膜230等上 形成導電膜,對該導電膜進行選擇性的蝕刻來形成源極電 極304a及汲極電極304b。 可以利用如濺射法等的PVD法或如電漿CVD法等的 CVD法來形成導電膜。另外,作爲導電膜的材料,可以使 用選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素或以上述元 素爲成分的合金等。也可以使用選自Μη、Mg、Zr、Be、Nd 、Sc中的一種或多種的材料。 導電膜既可以採用單層結構也可以採用兩層以上的疊 層結構。例如可以舉出:鈦膜或氮化鈦膜的單層結構;含 有矽的鋁膜的單層結構;在鋁膜上層疊鈦膜的雙層結構; 在氮化鈦膜上層疊鈦膜的雙層結構:層疊鈦膜、鋁膜及鈦 膜的三層結構等。另外’當作爲導電膜採用鈦膜或氮化鈦 膜的單層結構時,具有易於將源極電極304a及汲極電極 3〇4b處理爲錐形形狀的優點。 -68 - 201203392 上部的電晶體345的通道長度(L)由源極電極304a及 汲極電極3 04b的下端部的間隔決定。另外,當形成通道長 度(L)短於25 nm的電晶體時,較佳使用波長短即幾nm至 幾十nm的超紫外線進行形成掩模時的曝光。 接著,在以覆蓋源極電極3 04a及汲極電極304b的方式 形成氧化物半導體膜之後,對該氧化物半導體膜進行選擇 性的蝕刻以形成氧化物半導體膜3 08。使用實施例2所示的 材料及形成製程形成氧化物半導體膜。 接下來,形成接觸與氧化物半導體膜3 08的閘極絕緣 膜3 1 0。閘極絕緣膜3 1 0使用實施例2所示的閘極絕緣膜 3 1 0a、閘極絕緣膜3 1 Ob或這些的疊層結構並使用實施例2 所示的材料及形成製程來形成。 接著,在閘極絕緣膜310上的與氧化物半導體膜308重 疊的區域上形成閘極電極312a,並在與源極電極3 04 a重疊 的區域上形成電極312b。 較佳在形成閘極絕緣膜310之後,在惰性氣體氣圍或 者氧氣圍下進行熱處理(也稱爲加氧化等)。加熱處理的 溫度爲200°C以上450°C以下,較佳爲250°C以上3 50°C以下 。例如,在氮氣圍下以250 °C進行1小時的加熱處理即可。 藉由進行熱處理,可以降低電晶體的電特性的不均勻。 另外,以加氧化爲目的的熱處理的時序不侷限於此。 例如,也可以在形成閘極電極之後進行以加氧化爲目的的 熱處理。另外,可以接著以脫水化等爲目的的熱處理進行 以加氧化爲目的的熱處理,也可以在以脫水化等爲目的的 -69- 201203392 熱處理中兼倂以加氧化爲目的的熱處理,還可以在以加氧 化爲目的的熱處理中兼倂以脫水化等爲目的的熱處理。 如上所述,藉由進行以脫水化等爲目的的熱處理、氧 摻雜處理或以加氧化爲目的的熱處理,可以使氧化物半導 體膜308儘量地不包含其主要成分以外的雜質而使其高純 度化。 藉由在閘極絕緣膜3 1 0上形成導電膜之後,對該導電 膜進行選擇性的蝕刻來形成閘極電極3 1 2 a及電極3 1 2b。 接著,在閘極絕緣膜310、閘極電極31 2a及電極312b 上形成絕緣膜1 51及絕緣膜152。絕緣膜151及絕緣膜152可 以利用濺射法或CVD法等形成。另外,還可以使用含有如 氧化矽、氧氮化矽、氮化矽、氧化給、氧化鋁、氧化鎵等 的無機絕緣材料的材料形成。 接下來,在閘極絕緣膜3 1 0、絕緣膜1 5 1及絕緣膜1 5 2 中形成到達汲極電極3 04b的開口。該開口藉由進行使用掩 模等的選擇性的蝕刻而形成》 然後,在上述開口中形成電極154,並在絕緣膜152上 形成接觸於電極154的佈線156。 電極154例如可以在利用PVD法或CVD法等在包括開口 的區域中形成導電膜後,利用蝕刻處理或CMP等的方法去 除上述導電膜的一部分來形成。 佈線156是藉由利用如濺射法等的PVD法或如電漿CVD 法等的CVD法形成導電膜之後對該導電膜進行構圖而形成 的。另外,作爲導電膜的材料,可以使用選自A1、Cr、Cu -70- 201203392 、Ta、Ti、Mo、W中的元素或以上述元素爲成分的合金等 。也可以使用選自Mn、Mg、Zr、Be、Nd、Sc中的一種或 多種的材料。詳細內容與源極電極304a或汲極電極3 04b等 相同。 藉由上述方法可以形成使用被高純度化的氧化物半導 體膜308的電晶體345及電容元件164。電容元件164由源極 電極3 04a、氧化物半導體膜3 08、閘極絕緣膜310及電極 312b構成。 另外,在圖7所示的電容元件164中,藉由層疊氧化物 半導體膜308和絕緣膜310,可以充分確保源極電極3 04a與 電極312b之間的絕緣性。當然,爲了確保足夠的電容,也 可以採用不具有氧化物半導體膜308的結構的電容元件164 。再者,當不需要電容時,也可以採用不設置電容元件 1 6 4的結構。 圖7C示出將上述半導體裝置用作記憶元件時的電路圖 的一個例子。在圖7C中,電晶體345的源極電極和汲極電 極中的一方與電容元件164的電極的一方及電晶體240的閘 極電極電連接。另外,第一佈線(1st Line :也稱爲源極 線)與電晶體240的源極電極電連接,第二佈線(2nd Line :也稱爲位元線)與電晶體240的汲極電極電連接,第三 佈線(3rd Line :也稱爲第一信號線)與電晶體3 45的源極 電極和汲極電極中的另一方電連接,第四佈線(4th Line :也稱爲第二信號線)與電晶體3 45的閘極電極電連接, 並且,第五佈線(5th Line:也稱爲字線)與電容元件164 -71 - 201203392 的電極中的另一方電連接。 由於使用氧化物半導體的電晶體345的截止電流極小 ,藉由使電晶體345成爲截止狀態,可以極長時間地保持 與電晶體345的源極電極和汲極電極中的一方、電容元件 164的電極的一方以及電晶體240的閘極電極電連接的節點 (以下,節點FG)的電位。此外,藉由具有電容元件164 ,可以容易地保持施加到節點FG的電荷,並且’可以容易 地讀出所保持的資訊。 在對半導體裝置儲存資訊時(寫入),首先,將第四 佈線的電位設定爲使電晶體345成爲導通狀態的電位,而 使電晶體345成爲導通狀態。由此,第三佈線的電位被供 給到節點FG,由此節點FG積蓄預定量的電荷。這裏,施 加賦予兩種不同電位位準的電荷(以下,稱爲低(Low)位 準電荷、高(High)位準電荷)中的任一種。然後,藉由使 第四佈線的電位成爲使電晶體345成爲截止狀態的電位來 使電晶體345成爲截止狀態,由於節點FG變爲浮動狀態, 節點FG保持預定的電荷的狀態。如上所述,藉由使節點 FG積蓄並保持預定量的電荷,可以使儲存單元儲存資料。 因爲電晶體345的截止電流極小,所以供給到節點fg 的電荷被保持很長時間。因此,不需要刷新工作或者可以 使刷新工作的頻度變爲極低,從而可以充分降低耗電量。 此外,即使沒有電力供給,也可以在較長期間內保持儲存 內容。 在讀出儲存於儲存單元的資料的情況(讀出)下,# -72- 201203392 在對第一佈線供給預定電位(恆定電位)的情況下,對第 五佈線供給適當的電位(讀出電位)時,對應於保持於節 點FG的電荷量電晶體24〇成爲不同的狀態。這是因爲如下 原因:通常,當電晶體240是η通道型時,節點FG保持High 位準電荷的情況下的電晶體240的表觀臨界値Vth_H低於節 點FG保持Low位準電荷的情況下的電晶體240的表觀臨界 値VthL。在此’表觀臨界値是指爲使電晶體24〇成爲“導通 狀態”而需要的第五佈線的電位。所以,藉由將第五佈線 的電位設定爲Vth_H與V,h L之間的電位vQ,可以辨別節點 FG所保持的電荷。例如’在寫入中,在被施加High位準電 荷的情況下,當第五佈線的電位成爲VQ(>Vth H)時,電晶 體240成爲“導通狀態”。在被施加Low位準電荷的情況下, 即使第五佈線的電位成爲V〇(<Vth_L),電晶體240也保持“ 截止狀態”。由此,藉由控制第五佈線的電位來讀出電晶 體2 4 0的導通狀態或截止狀態(讀出第二佈線的電位), 可以讀出所儲存資料(讀出模式)》 此外’當重寫儲存於儲存單元的資料時,藉由對利用 上述寫入而保持有預定量的電荷的節點FG供給新電位,使 節點FG保持新資料的電荷。明確而言,將第四佈線的電位 設定爲使電晶體3 4 5成爲導通狀態的電位,來使電晶體3 4 5 成爲導通狀態。由此’第三佈槔的電位(新資料的電位) 供給到節點FG ’節點FG被積蓄預定量的電荷。然後,藉 由將第四佈線的電位成爲使電晶體3M成爲截止狀態的電 位’來使電晶體345成爲截止狀態,由此節點fg成爲保持 -73- 201203392 新資料的電荷的狀態。也就是說,藉由在利用第一寫入使 節點FG保持預定量的電荷的狀態下,進行與第一寫入相同 的工作(第二寫入),可以對儲存的資料進行重寫。 本實施例所示的電晶體3 4 5藉由使用被高純度化、本 徵化的氧化物半導體膜3 08,可以充分地降低電晶體3 45的 截止電流。此外,藉由使氧化物半導體膜3 08成爲氧過剩 的層,可以抑制電晶體3 45的電特性變動從而可以形成電 特性穩定的電晶體。並且,藉由鹵素摻雜處理對在其上形 成氧化物半導體膜的閘極絕緣膜添加以氯爲代表的鹵素, 可以抑制起因於電偏壓應力或熱應力的劣化,並可以減少 由光引起的劣化。並且,藉由使用這種電晶體,可以得到 可以極長時間地保持儲存內容的可靠性高的半導體裝置。 此外,儲存多値資料的半導體裝置要求臨界値變動很小。 電晶體345適合用於這種半導體裝置》 另外,在本實施例所示的半導體裝置中,藉由使電晶 體240與電晶體345重疊,可以實現整合度得到充分提高的 半導體裝置。 本實施例所示的結構或方法等可以與其他實施例所示 的結構或方法等適當地組合而使用。 實施例5 可以藉由使用在實施例〗或2中例示的電晶體來製造具 有顯示功能的半導體裝置(也稱爲顯示裝置)。此外,藉 由將包括電晶體的驅動電路的一部分或全部與像素部一起 -74- 201203392 形成在與該像素部相同的基板上,可以形成系統整合型面 板(system-on-panel ) ° 在圖8A中’以圍繞設置在第一基板々OQi上的像素部 4002的方式設置密封材料4〇〇5,並且,使用第二基板4006 進行密封。在圖8A中’在第一基板4001上的與由密封材料 4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或 多晶半導體膜形成在另行準備的基板上的掃描線驅動電路 4004、信號線驅動電路4003。此外,供給到另行形成的信 號線驅動電路4003、掃描線驅動電路4004或者像素部4002 的各種信號及電位從FPC (撓性印刷電路Flexible printed circuit ) 4018a、4018b供給。 在圖8B和8C中,以圍繞設置在第一基板4001上的像素 部4002和掃描線驅動電路4004的方式設置密封材料4005。 此外’在像素部4002和掃描線驅動電路4004上設置有第二 基板4006。因此,像素部4002、掃描線驅動電路4004與顯 示元件一起由第一基板4001、密封材料4 005以及第二基板 4〇06密封。在圖8B和8C中,在第一基板4001上的與由密封 材料4005圍繞的區域不同的區域中安裝有使用單晶半導體 膜或多晶半導體膜形成在另行準備的基板上的信號線驅動 電路4003。在圖8B和8C中,供給到另行形成的信號線驅動 電路400 3、掃辑線驅動電路4004或者像素部4 00 2的各種信 號及電位從FPC4018供給。 此外,圖8B和8C示出另行形成信號線驅動電路4003並 且將該信號線驅動電路4003安裝到第一基板4001的實例, -75- 201203392 但是不侷限於該結構。既可以另行形成掃描線驅動電路並 進行安裝’又可以另行僅形成信號線驅動電路的一部分或 者掃描線驅動電路的一部分並進行安裝。 注意’對另行形成的驅動電路的連接方法沒有特別的 限制,而可以採用C 0 G ( C h i ρ Ο n G 1 a s s,玻璃上晶片)方 法、引線接合方法或者TAB (Tape Automated Bonding, 卷帶式自動接合)方法等。圖8A是藉由COG方法安裝信號 線驅動電路4003、掃描線驅動電路4004的例子,圖8B是藉 由COG方法安裝信號線驅動電路4003的例子,而圖8C是藉 由TAB方法安裝信號線驅動電路4003的例子。 此外’顯示裝置包括密封有顯示元件的面板和在該面 板中安裝有包括控制器的1C等的模組。 注意’本說明書中的顯示裝置是指影像顯示裝置、顯 示裝置或光源(包括照明裝置)。另外,顯示裝置還包括 :安裝有連接器諸如FPC、TAB膠帶或TCP的模組;在TAB 膠帶或TCP的端部上設置有印刷線路板的模組;藉由COG 方式將1C (積體電路)直接安裝到顯示元件的模組。 此外,設置在第一基板上的像素部及掃描線驅動電路 包括多個電晶體,並且,可以應用在實施例1或2中例示的 電晶體。 作爲設置在顯示裝置中的顯示元件,可以使用液晶元 件(也稱爲液晶顯示元件)、發光元件(也稱爲發光顯示 元件)。發光元件將由電流或電壓控制亮度的元件包括在 其範嘴內,明確而言,包括無機EL(Electro Luminescence -76- 201203392 ,電致發光)、有機el等。此外’也可以應用電子墨水等 由於電作用而改變對比度的顯示媒體。 參照圖9至圖11而說明半導體裝置的一種實施例。圖9 至圖1 1相當於沿著圖8B的M-N線的截面圖。 如圖9至圖11所示,半導體裝置包括連接端子電極 4015及端子電極4016,並且,連接端子電極4015及端子電 極4016藉由各向異性導電膜4019電連接到FPC4018所包括 的端子。 連接端子電極4015由與第一電極層4〇30相同的導電膜 形成,並且,端子電極4016由與電晶體4010、4011的源極 電極及汲極電極相同的導電膜形成。 此外,設置在第一基板4001上的像素部4002、掃描線 驅動電路4004包括多個電晶體,並且,在圖9至圖11中例 示像素部4002所包括的電晶體4010、掃描線驅動電路4004 所包括的電晶體4011。在圖10及圖11中,在電晶體4010、 4.0 11上設置有絕緣層4021。 在本實施例中,作爲電晶體40 1 0、電晶體40 1 1,可以 應用在實施例1或2中示出的電晶體。電晶體40 1 0 '電晶體 40 1 1的電特性變動被抑制,所以在電性上是穩定的。因此 ,作爲圖9至圖11所示的本實施例的半導體裝置,可以提 供可靠性高的半導體裝置。 此外,在本實施例中,可以在絕緣層上的與驅動電路 用電晶體40 11的氧化物半導體膜的通道形成區域重疊的位 置設置有導電層》藉由將導電層設置在與氧化物半導體膜 -77- 201203392 的通道形成區域重疊的位置,可以進一步降低BT試驗前後 的電晶體4〇11的臨界値電壓的變化量。此外,導電層的電 位既可以與電晶體40 1 1的閘極電極的電位相同,又可以不 同’並且,還可以用作第二閘極電極。此外,導電層的電 位也可以爲GND、0V或者浮動狀態。 此外,該導電層還具有遮蔽外部的電場,即不使外部 的電場作用到內部(包括電晶體的電路部)的功能(尤其 是,遮蔽靜電的靜電遮蔽功能)。利用導電層的遮蔽功能 ,可以防止由於靜電等外部的電場的影響而使電晶體的電 特性變動。 設置在像素部4002中的電晶體4010電連接到顯示元件 ,構成顯示面板。只要可以進行顯示就對顯示元件沒有特 別的限制,而可以使用各種各樣的顯示元件》 圖9示出作爲顯示元件使用液晶元件的液晶顯示裝置 的例子。在圖9中,作爲顯示元件的液晶元件4013包括第 —電極層4030、第二電極層4031以及液晶層4008。注意, 以夾持液晶層4〇〇8的方式設置有用作取向膜的絕緣膜4032 、4033。第二電極層4031設置在第二基板4006 —側,並且 ,第一電極層4030和第二電極層4031夾著液晶層4008而層 叠 ° 此外,間隔物403 5是藉由對絕緣膜選擇性地進行0虫刻 而獲得的柱狀間隔物,並且它是爲控制液晶層4 0 0 8的厚度 (單元間隙)而設置的。另外,間隔物40 3 5的形狀不侷限 於柱狀,例如還可以使用球狀間隔物。 -78- 201203392 當作爲顯示元件使用液晶元件時,可以使用熱致液晶 、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液 晶、反鐵電液晶等。上述液晶材料根據條件而呈現膽固醇 相、近晶相、立方相、手征向列相、均質相等》 另外,還可以使用不使用取向膜的呈現藍相的液晶。 藍相是液晶相的一種,是指當使膽固醇相液晶的溫度上升 時即將從膽固醇相轉變到均質相之前出現的相。由於藍相 只出現在較窄的溫度範圍內,所以爲了改善溫度範圍而將 混合有5wt%以上的手性試劑的液晶組成物用於液晶層。由 於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速 度短,即爲lmsec以下,並且其具有光學各向同性,所以 不需要取向處理,從而視角依賴性小。另外,由於不需要 設置取向膜而不需要摩擦處理,因此可以防止由於摩擦處 理而引起的靜電破壞,並可以降低製造製程中的液晶顯示 裝置的不良、破損。從而,可以提高液晶顯示裝置的生產 率。 此外,液晶材料的固有電阻率爲1χ1〇9Ω.cm以上,較 佳爲以上,更佳爲ixi〇12n.cm以上。注意,本 說明書中的固有電阻率的値爲以20 °C測量的値。 考慮到配置在像素部中的電晶體的汲極電流等而以能 夠在指定期間中保持電荷的方式設定設置在液晶驛示裝置 中的儲存電容器的大小。藉由使用具有高純度的氧化物半 導體膜的電晶體’設置具有各像素中的液晶電容的三分之 —以下’較佳爲五分之一以下的電容的大小的儲存電容器 -79- 201203392 ,就足夠了。 在本實施例中使用的具有高純度化的氧化物半導體膜 的電晶體可以降低截止狀態下的電流値(截止電流値)° 因此,可以延長視頻信號等的電信號的保持時間’並且’ 還可以延長電源導通狀態下的寫入間隔。因此,可以降低 刷新工作的頻度,所以可以得到抑制耗電量的效果。 此外,在本實施例中使用的具有高純度化的氧化物半 導體膜的電晶體可以得到較高的電場效應遷移率’所以可 以進行高速驅動。因此,藉由將上述電晶體用於液晶顯示 裝置的像素部,可以提供高圖像品質的圖像。此外’由於 上述電晶體可以在同一基板上分別製造驅動電路部、像素 部,所以可以削減液晶顯示裝置的零部件數。 液晶顯示裝置可以採用TN ( Twisted Nematic,扭曲 向列)模式、IPS ( In-Plane-Switch ing,平面內轉換)模 式、FFS( Fringe Field Switching,邊緣電場轉換)模式 、ASM ( Axially Symmetric aligned Micro-cell,軸對稱排 列微單元)模式、OCB ( Optical Compensated Birefringence,光學補償彎曲)模式、FLC( Ferroelectric Liquid Crystal,鐵電性液晶)模式、以及AFLC ( Anti ferroelectric Liquid Crystal,反鐵電性液晶)模式等》 此外,也可以使用常黑型液晶顯示裝置,例如採用垂 直配向(VA)模式的透過型液晶顯示裝置。在此,垂直 配向模式是指控制液晶顯示面板的液晶分子的排列的方式 的一種,是當不施加電壓時液晶分子朝向垂直於面板表面 -80- 201203392 的方向的方式。作爲垂直配向模式,例如可以使用MVA ( Multi-Domain Vertical Alignment :多象限垂直配向)模 式、PVA ( Patterned V er t i c a 1 A1 i g n m e n t :垂直取向構型 )模式、ASV (Advanced Super View)模式等。此外,也 可以使用將像素(pixel )分成幾個區域(子像素),並且 使分子分別倒向不同方向的稱爲多疇化或者多域設計的方 法。 此外’在顯示裝置中,適當地設置黑矩陣(遮光層) 、偏振構件、相位差構件、抗反射構件等的光學構件(光 學基板)等。例如,也可以使用利用偏振基板以及相位差 基板的圓偏振。此外,作爲光源,也可以使用背光燈、側 光燈等。 此外’也可以作爲背光燈利用多個發光二極體(LED )來進行分時顯示方式(場序制驅動方式)。藉由應用場 序制驅動方式’可以不使用濾光片地進行彩色顯示。 此外’作爲像素部中的顯示方式,可以採用逐行掃描 方式或隔行掃描方式等。此外,當進行彩色顯示時在像素 中受到控制的顔色因素不偈限於RGB ( R顯示紅色,G顯示 綠色’ B顯示藍色)的三種顏色。例如,也可以採用 RGBW(W顯示白色)、或者對RGB追加黃色(yellow)、 青色(cyan )、紫紅色(magenta )等中的—種顏色以上 的顔色。注意’也可以按每個顏色因素的點使其顯示區域 的大小不同。但是,本發明不侷限於彩色顯示的顯示裝置 ,而也可以應用於單色顯示的顯示裝置。 -81 - 201203392 此外,作爲顯示裝置所包括的顯示元件,可以應用利 用電致發光的發光元件。利用電致發光的發光元件根據發 光材料是有機化合物還是無機化合物被區別,一般地,前 者被稱爲有機EL元件,而後者被稱爲無機EL元件。 在有機EL元件中,藉由對發光元件施加電壓,電子及 電洞分別從一對電極注入到包括具有發光性的有機化合物 的層,以流過電流。並且,這些載子(電子及電洞)重新 結合,具有發光性的有機化合物形成激發狀態,當從該激 發狀態回到基態時發光。由於這種機理,這種發光元件被 稱爲電流激發型發光元件。 無機EL元件根據其元件結構而分類爲分散型無機EL 元件和薄膜型無機EL元件。分散型無機EL元件具有發光 層,其中發光材料的粒子分散在黏合劑中,並且其發光機 理是利用施主能級和受主能級的施主-受主重新結合型發 光。薄膜型無機EL元件具有一種結構,其中,發光層夾在 介電層之間,並且該夾著發光層的介電層由電極夾住,其 發光機理是利用金屬離子的內殼層電子躍遷的定域型發光 。注意,這裏作爲發光元件使用有機E L元件進行說明。 爲了取出發光,使發光元件的一對電極中的至少一個 爲透明即可。並且,在基板上形成電晶體及發光元件,作 爲發光元件,有從與基板相反一側的表面取出發光的頂部 發射;從基板一側的表面取出發光的底部發射;從基板一 側及與基板相反一側的表面取出發光的雙面發射結構的發 光元件,可以應用上述任一種發射結構的發光元件。 -82- 201203392 圖ίο示出作爲顯示元件使用發光元件的發光裝置的例 子。作爲顯示元件的發光元件45 1 3電連接到設置在像素部 4002中的電晶體4010。注意’發光元件451 3的結構是由第 一電極層4030、電致發光層4511、第二電極層4031構成的 疊層結構,但是’不侷限於該結構。根據從發光元件4 5 1 3 取出的光的方向等’可以適當地改變發光元件4513的結構 。在產生電流激發型發光時,由電晶體的汲極電流控制發 光強度。但是,當電晶體的臨界値變動時,汲極電流顯著 地變化,因此需要臨界値變動小的電晶體。實施例1或2所 示的電晶體適合於該用途。 分隔壁4510使用有機絕緣材料或者無機絕緣材料形成 。尤其是’使用感光樹脂材料,在第一電極層4030上形成 開口部,並且較佳將該開口部的側壁形成爲具有連續曲率 的傾斜面。 電致發光層4511可以使用一個層構成,也可以使用多 個層的疊層構成。 爲了防止氧、氫、水分、二氧碳等侵入發光元件4513 中,而也可以在第二電極層4031及分隔壁4510上形成保護 膜。作爲保護膜,可以形成氮化矽膜、氮氧化矽膜、DLC (Diamond-Like Carbon,類金鋼石碳)膜等。此外,在由 第一基板4001、第二基板4006以及密封材料4005密封的空 間中設置有塡充材料4514並被密封。如此,爲了不暴露於 外氣,而較佳使用氣密性高且脫氣少的保護薄膜(黏合薄 膜、紫外線固化樹脂薄膜等)、覆蓋材料進行封裝(封入 -83- 201203392 作爲塡充材料45 1 4,除了氮或氬等惰性氣體以外,還 可以使用紫外線固化樹脂、熱固化樹脂,並且,可以使用 PVC (聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、 矽酮樹脂、PVB (聚乙烯醇縮丁醛)或者EVA (乙烯-醋酸 乙烯酯)。例如,作爲塡充材料而使用氮,即可。 另外,如果需要,則可以在發光元件的射出表面上適 當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相 位差板(λ/4板,λ/2板)、濾色片等的光學薄膜。此外, 也可以在偏光板、圓偏光板上設置防反射膜。例如,可以 進行抗眩光處理,該處理是利用表面的凹凸來擴散反射光 而可以降低眩光的處理。 此外,作爲顯示裝置,也可以提供使電子墨水驅動的 電子紙。電子紙也稱爲電泳顯示裝置(電泳顯示器),並 且,具有如下優點:與紙同樣的易讀性:其耗電量比其他 顯示裝置的耗電量低;形狀薄且輕。 作爲電泳顯示裝置,有各種各樣的形式,但是它是多 個包括具有正電荷的第一粒子和具有負電荷的第二粒子的 微膠漢分散在溶劑或溶質中,並且,藉由對微膠囊施加電 場,使微膠囊中的粒子彼此移動到相對方向,以只顯示集 合在一方側的粒子的顏色的裝置。注意,第一粒子或者第 二粒子包括染料,並且,當沒有電場時不移動。此外,第 一粒子的顏色和第二粒子的顔色不同(包括無色)。 如此,電泳顯示裝置是利用介電常數高的物質移動到 -84- 201203392 尚電場區域’即所謂的介電泳效應(dielectrophoretic effect)的顯示器。 分散有上述微囊的溶劑被稱爲電子墨水,並且該電子 墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外, 還可以藉由使用濾色片、具有色素的粒子來進行彩色顯示 〇 此外,作爲微囊中的第一粒子及第二粒子,使用選自 導電材料、絕緣材料、半導體材料、磁性材料、液晶材料 、鐵電性材料、電致發光材料、電致變色材料、磁泳材料 中的一種材料或這些的材料的複合材料即可。 此外’作爲電子紙,還可以應用使用旋轉球顯示方式 的顯示裝置。旋轉球顯示方式是如下方法,即將分別塗爲 白色和黑色的球形粒子配置在用於顯示元件的電極層的第 一電極層與第二零極層之間,使第一電極層與第二電極層 之間產生電位差來控制球形粒子的方向,以進行顯示。 圖11示出半導體裝置的一個實施例的主動矩陣型電子 紙。圖1 1所示的電子紙是使用旋轉球顯示方式的顯示裝置 的例子。 在連接到電晶體4〇10的第一電極層4030與設置在第二 基板4006上的第二電極層4〇31之間設置有具有黑色區域 4615a及白色區域4615b並且在該黑色區域4615a及白色區 域4615b的周圍包括塡充有液體的空洞4612的球形粒子 46 13,並且,球形粒子46 13的周圍塡充有樹脂等塡充材料 4614。第二電極層403 1相當於公共電極(對置電極)。第 -85- 201203392 二電極層4 0 3 1電連接到公共電位線。 注意,在圖9至圖1 1中,作爲第一基板4〇〇1、第二基 板4006,除了玻璃基板以外,還可以使用具有撓性的基板 。例如,可以使用具有透光性的塑膠基板等。作爲塑膠基 板,可以使用 FRP ( Fiberglass-Reinforced Plastics ;玻璃 纖維強化塑膠)板、PVF (聚氟乙烯)薄膜、聚酯薄膜或 丙烯酸樹脂薄膜。此外,也可以使用具有由PVF薄膜或聚 酯薄膜夾住鋁箔的結構的薄片。 絕緣層4 0 2 1可以使用無機絕緣材料或者有機絕緣材料 來形成。注意,當使用丙烯酸樹脂、聚醯亞胺、苯並環丁 烯類樹脂、聚醯胺、環氧樹脂等具有耐熱性的有機絕緣材 料時’適於用作平坦化絕緣膜。此外,除了上述有機絕緣 材料以外,還可以使用低介電常數材料(low-lc材料)、 矽氧烷類樹脂、PSG (磷矽玻璃)、BPSG (硼磷矽玻璃) 等。注意’可以藉由層疊多個由這些材料形成的絕緣膜, 來形成絕緣層》 對絕緣層402 1的形成方法沒有特別的限制,可以根據 其材料而利用濺射法、旋塗法、浸漬法、噴塗法、液滴噴 射法(噴墨法、絲網印刷、膠版印刷等)、輥塗機、幕式 塗佈機、刮刀式塗佈機等。 顯示裝置藉由透過來自光源或顯示元件的光來進行顯 示。因此,設置在透過光的像素部中的基板、絕緣膜、導 電膜等的薄膜全都對可見光的波長區域的光具有透光性。 關於對顯示元件施加電壓的第一電極層及第二電極層 -86- 201203392 (也稱爲像素電極層、公共電極層、對置電極層等),根 據取出光的方向、設置電極層的地方以及電極層的圖案結 構而選擇其透光性、反射性,即可。 作爲第一電極層4030、第二電極層4031,可以使用包 括氧化鎢的氧化銦、包括氧化鎢的氧化銦鋅、包括氧化鈦 的氧化銦、包括氧化鈦的氧化銦錫、氧化銦錫(以下表示 爲ITO )、氧化銦鋅、添加有氧化矽的氧化銦錫等具有透 光性的導電材料。 此外,第一電極層4030、第二電極層403 1可以使用鎢 (W)、鉬(Mo)、锆(Zr)、給(Hf)、釩(V)、鈮 (Nb )、鉅(Ta )、鉻(Cr )、鈷(Co )、鎳(Ni )、 鈦(Ti)、鈾(Pt)、鋁(A1)、銅(Cu)、銀(Ag)等 的金屬、其合金或者其氮化物中的一種或多種來形成。 此外,由於電晶體谷易受到靜電等的破壞,所以較佳 設置驅動電路保護用的保護電路。保護電路較佳使用非線 性元件構成。 如上所述,藉由應用在實施例1或2中例示的電晶體, 可以提供可靠性高的半導體裝置。 本實施例可以與其他實施例所示的結構適當地組合而 實施。 實施例6 藉由使用由實施例1或2中的任何一個示出的作爲一例 的電晶體,可以製造具有讀取物件的資料的圖像感測器功 •87- 201203392 能的半導體裝置。 圖12A示出具有圖像感測器功能的半導體裝置的一例 。圖12A示出光電感測器的等效電路,而圖12B示出光電感 測器的一部分的截面圖。 光電二極體6 02的一個電極電連接到光電二極體重設 信號線658,而光電二極體602的另一個電極電連接到電晶 體6 40的閘極。電晶體640的源極和汲極電極中的一個電連 * 接到光電感測器參考信號線672,而電晶體640的源極和汲 極電極中的另一個電連接到電晶體656的源極和汲極電極 中的一個。電晶體656的閘極電連接到閘極信號線659,電 晶體6 5 6的源極和汲極電極中的另一個電連接到光電感測 器輸出信號線671。 注意,在本說明書的電路圖中,爲了使使用氧化物半 導體膜的電晶體一目了然,將使用氧化物半導體膜的電晶 體的符號表示爲“OS”。在圖12A中’電晶體640和電晶體 65 6是使用氧化物半導體膜的電晶體。 圖12B是示出光電感測器中的光電二極體602和電晶體 640的截面圖,其中在具有絕緣表面的基板601 (TFT基板 )上設置有用作感測器的光電二極體602和電晶體640。藉 由使用黏合層608,在光電二極體602和電晶體640上設置 有基板613。另外,在電晶體64〇上設置有第一層間絕緣層 63 3以及第二層間絕緣層634。 光電二極體602設置在第一層間絕緣層63 3上’並且光 電二極體602具有如下結構:在形成在第一層間絕緣層63 3 -88- 201203392 上的電極層641和設置在第二層間絕緣層634上的電極層 642之間從第一層間絕緣層63 3 —側按順序層疊有第一半導 體層606a、第二半導體層60 6b及第三半導體層606c。 另外,以與電晶體640的閘極電極電連接的方式在與 該閘極電極相同的層中設置閘極電極645。閘極電極645藉 由設置在第一層間絕緣層633、電晶體640的保護絕緣膜以 及電晶體640的閘極絕緣膜中的開口電連接到設置在第一 層間絕緣層63 3中的電極層644。由於與第三半導體層606c 電連接的電極層642藉由電極層644與閘極電極645電連接 ,所以光電二極體602與電晶體640電連接。此外,與第一 半導體層606a電連接的電極層641與形成在第二層間絕緣 層63 4的導電層643電連接。
在本實施例中,作爲電晶體640可以使用實施例1或2 中任一個所示的電晶體。由於電晶體640、電晶體656的電 特性變動得到抑制而在電方面穩定,所以作爲圖1 2 A和1 2 B 所示的本實施例的半導體裝置可以提供可靠性高的半導體 裝置。 在此,例示一種pin型的光電二極體,其中層疊用作 第一半導體層606a的具有p型的導電型的半導體層、用作 第二半導體層60 6b的高電阻的半導體層(i型半導體層) 、用作第三半導體層606c的具有n型的導電型的半導體層 〇 第一半導體層606 a是ρ型半導體層,而可以由包含賦 予P型的雜質元素的非晶矽膜形成。使用包含屬於週期表 -89- 201203392 中的第13族的雜質元素(例如,硼(B.))的半導體材料氣 體藉由電漿CVD法形成第一半導體層606a。作爲半導體材 料氣體,可以使用矽烷(SiH4 )。替代地,可以使用Si2H6 、SiH2Cl2、SiHCl3、SiCl4或 SiF4等。進一步替代地,可以 使用如下方法:在形成不包含雜質元素的非晶矽膜之後, 使用擴散方法或離子植入方法將雜質元素引入到該非晶矽 膜。較佳在使用離子植入方法等引入雜質元素之後進行加 熱等來使雜質元素擴散。在此情況下,作爲形成非晶矽膜 的方法,可以使用LPCVD方法、氣相沉積方法或濺射方法 等。較佳將第一半導體層6 06 a的厚度設定爲10nm以上且 5 Onm以下。 第二半導體層60 6b是i型半導體層(本徵半導體層) ,而可以由非晶矽膜形成。爲了形成第二半導體層606b, 藉由電漿CVD法,使用半導體材料氣體形成非晶矽膜。作 爲半導體材料氣體,可以使用矽烷(SiH4)。替代地,可 以使用 Si2H6、SiH2Cl2、SiHCl3、SiCl4 或 SiF4 等。也可以 藉由LPCVD法、氣相沉積法、濺射法等形成第二半導體層 606b。較佳將第二半導體層606b的厚度設定爲200nm以上 且1 OOOnm以下。 第三半導體層606c是η型半導體層,而可以由包含賦 予η型的雜質元素的非晶矽膜形成。使用包含屬於週期表 中的第15族的雜質元素(例如,磷(Ρ))的半導體材料氣 體藉由電漿CVD法形成第三半導體層606e。作爲半導體材 料氣體’可以使用矽烷(SiH4 )。替代地,可以使用Si2H6 -90- 201203392 、SiH2Cl2、SiHCl3、SiCl4 或 SiF4 等。進一步替代地,可以 使用如下方法:在形成不包含雜質元素的非晶矽膜之後, 使用擴散方法或離子植入方法將雜質元素引入到該非晶矽 膜。較佳在使用離子植入方法等引入雜質元素之後進行加 熱等來使雜質元素擴散。在此情況下,作爲形成非晶矽膜 的方法’可以使用LPCVD方法、氣相沉積方法或濺射方法 等。較佳將第三半導體層606c的厚度設定爲20nm以上且 2 OOnm以下。 此外,第一半導體層606a、第二半導體層606b以及第 三半導體層6 0 6 c可以不使用非晶半導體形成,而使用多晶 半導體或微晶半導體(半非晶半導體,Semi Amorphous Semiconductor : SAS )开多成 0 在考慮吉布斯自由能時’微晶半導體屬於介於非晶和 單晶之間的中間亞穩態。即’微晶半導體處於自由能穩定 的第三態,且具有短程有序和晶格畸變。此外,柱狀或針 狀晶體在相對於基板表面的法線方向上生長。作爲微晶半 導體的典型例子的微晶矽’其拉曼光譜向表示單晶矽的 520cm-1的低波數一側偏移。亦即,微晶矽的拉曼光譜的 峰値位於表示單晶矽的520cm·1和表示非晶矽的48〇cnri之 間。另外’包含至少1 at· %或其以上的氫或鹵素,以終結 懸空鍵。還有’藉由包含氦、氬、氪、氖等的稀有氣體元 素來進一步促進晶格畸變’提高穩定性而得到優良的微晶 半導體膜。 該微晶半導體膜可以藉由頻率爲幾十MHz至幾百MHz -91 - 201203392 的高頻電漿CVD法或頻率爲1GHz以上的微波電漿CVD設備 形成。典型地,可利用用氫氣稀釋的含有矽的氣體(例如 SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4或 SiF4等)形成該 微晶半導體膜。此外,除了氫化矽和氫之外,還可以使用 選自氦、氬、氪、氖中的一種或多種稀有氣體元素進行稀 釋來形成微晶半導體膜。在上述情況下,將氫的流量比設 定爲氫化矽的5倍以上且200倍以下,較佳設定爲50倍以上 且150倍以下,更佳設定爲100倍。再者,也可以在含矽的 氣體中混入CH4、C2H6等的碳化物氣體、GeH4、GeF4等的 含有鍺的氣體、F2等。 此外,由於光電效應生成的電洞的遷移率低於電子的 遷移率,因此當p型半導體層側上的表面用作光接收面時 ,pi η光電二極體具有較好的特性。這裏示出將光電二極 體6 02從形成有pin型的光電二極體的基板601的面接收的 光622轉換爲電信號的例子。此外,來自其導電型與用作 光接收面的半導體層一側相反的半導體層一側的光是千擾 光,因此,電極層較佳由具有遮光性的導電膜形成。注意 ,替代地,可以使用η型半導體層側的表面作爲光接收面 〇 作爲第一層間絕緣層6 3 3、第二層間絕緣層6 3 4,最好 採用用作減少表面凹凸的平坦化絕緣膜的絕緣層。作爲第 一層間絕緣層63 3、第二層間絕緣層634,例如可以使用聚 醯亞胺、丙烯酸樹脂、苯並環丁烯類樹脂、聚醯胺或環氧 樹脂等的有機絕緣材料。除了上述有機絕緣材料之外,還 -92 - 201203392 可以使用低介電常數材料(low_k材料)、矽氧烷類樹脂 PSG (磷矽玻璃)、BpsG (硼磷矽玻璃)等的單層或疊 層。 可以使用絕緣材料,且根據該材料使用灘射法、旋塗 法、浸漬法' 噴塗法、液滴噴出法(噴墨法、絲網印刷、 膠版印刷等)、輥塗法、簾塗法、刮刀塗佈法等來形成第 —層間絕緣層6 3 3及第二層間絕緣層6 3 4。 藉由檢測入射到光電二極體6 〇 2的光,可以讀取檢測 物件的資訊。另外’在讀取檢測物件的資訊時,可以使用 背光燈等的光源。 作爲電晶體64〇,可以使用實施例1或2所示的電晶體 。包含如下氧化物半導體膜的電晶體的電特性變動得到抑 制而在電方面穩定’該氧化物半導體膜是藉由意圖性地去 除氫、水分、羥基或氫化物(也稱爲氫化合物)等雜質而 被高純度化並藉由氧摻雜處理含有過剩的氧的氧化物半導 體膜。因此,可以提供高可靠性的半導體裝置。 以上,本實施例所示的結構、方法等可以與其他實施 例所示的結構、方法等適當地組合使用。 實施例7 可將本說明書中公開的半導體裝置應用於多種電子設 備(包括遊戲機)。作爲電子設備,例如可以舉出電視裝 置(也稱爲電視或電視接收機)、用於電腦等的監視器、數 位相機、數位攝像機等影像拍攝裝置、數位相框、行動電 -93- 201203392 話機(也稱爲手機、行動電話裝置)、可攜式遊戲機、移動 資訊終端、聲音再現裝置、彈子機等大型遊戲機等。以下 ’對具備在上述其他實施例中說明的液晶顯示裝置的電子 設備的例子進行說明。 圖13A示出電子書閱讀器(也稱爲E_book ),可以具 有框體9630、顯示部9631、操作鍵9632、太陽能電池9633 以及充放電控制電路9634。圖13A所示的電子書閱讀器可 以具有如下功能:顯示各種各樣的資訊(靜態圖像、動態 圖像 '文字圖像等);將日曆、日期或時刻等顯示在顯示 部上;對顯示在顯示部上的資訊進行操作或編輯;藉由各 種各樣的軟體(程式)控制處理等。另外,在圖13A中, 作爲充放電控制電路9634的一例,示出具有電池9635和 DCDC轉換器(以下簡稱爲轉換器)963 6的結構。藉由將 之前的實施例所示的半導體裝置應用於顯示部9631,可以 提供高可靠性電子書閱讀器。 藉由採用圖13A所示的結構,當將半透過型液晶顯示 裝置或反射型液晶顯示裝置用於顯示部963 1時,可以預料 電子書閱讀器在較明亮的情況下也被使用,所以可以高效 地進行利用太陽能電池9 6 3 3的發電以及利用電池9 6 3 5的充 電,所以是較佳的。另外,太陽能電池963 3是較佳的,因 爲它可以適當地設置在框體9630的空餘空間(表面或背面 )而高效地進行電池963 5的充電。另外’當作爲電池963 5 使用鋰離子電池時,有可以謀求實現小型化等的優點。 此外,參照圖13B所示的方塊圖而說明圖13A所示的充 -94- 201203392 放電控制電路9634的結構及工作。圖i3B示出太陽能電池 9633、電池9635、轉換器9636、轉換器9637、開關SW1至 SW3、顯示部9631,並且,電池963 5'轉換器9636、轉換 器9637、開關SW1至SW3相當於充放電控制電路9634。 首先’說明在利用外光使太陽能電池963 3發電時的工 作的實例。利用轉換器963 6對太陽能電池所發的電力進行 升壓或降壓’以得到用來對電池9635進行充電的電壓。並 且’當利用來自太陽能電池9633的電力使顯示部9631工作 時使開關SW1導通,並且,利用轉換器9637將其升壓或降 壓到顯示部963 1所需要的電壓。此外,當不進行顯示部 9631上的顯示時,使SW1截止並使SW2導通,以對電池 963 5進行充電,即可。 接著,說明在不利用外光使太陽能電池963 3發電時的 工作的實例。藉由使SW3導通並且利用轉換器9637對電池 963 5所蓄的電力進行升壓或降壓。並且,當使顯示部9631 工作時,利用來自電池9635的電力。 注意,雖然作爲充電方法的一例而示出太陽能電池 9 63 3,但是也可以利用其他方法對電池96 3 5進行充電。此 外,也可以組合其他充電方法進行充電。 圖14A示出筆記本個人電腦,由主體3001、框體3002 、顯示部3 003以及鍵盤3004等構成。藉由將之前的實施例 所示的半導體裝置應用於顯示部3003,可以提供高可靠性 筆記本個人電腦。 圖14B示出可攜式資訊終端(PDA),在主體3021中 -95- 201203392 設置有顯示部3023、外部介面3 02 5以及操作按鈕3 024等。 另外,還具備操作可攜式資訊終端的觸屏筆3022。藉由將 之前的實施例所示的半導體裝置應用於顯示部3 023,可以 提供高可靠性可攜式資訊終端(PDA )。 圖14C示出電子書閱讀器的一個例子。例如,電子書 閱讀器2700由兩個框體,即框體2701及框體2703構成。框 體2701及框體2703由軸部2711形成爲一體,且可以以該軸 部27】1爲軸進行開閉工作。藉由採用這種結構,可以進行 如紙的書籍那樣的工作。 框體2701組裝有顯示部2705,而框體2703組裝有顯示 部27 07。顯示部27 05及顯示部27 07的結構既可以是顯示連 屏畫面的結構,又可以是顯示不同的畫面的結構》藉由採 用顯示不同的畫面的結構,例如在右邊的顯示部(圖14C 中的顯示部2705 )中可以顯示文章,而在左邊的顯示部( 圖14C中的顯示部2707)中可以顯示圖像。藉由將之前的 實施例所示的半導體裝置應用於顯示部2705和顯示部2707 ,可以提供高可靠性電子書閱讀器2700。 此外,在圖14C中示出框體270 1具備操作部等的例子 。例如,在框體270 1中具備電源272 1、操作鍵2723、揚聲 器2725等。利用操作鍵2723可以翻頁。注意’在與框體的 顯示部相同的平面上可以設置鍵盤、定位裝置等。另外’ 也可以採用在框體的背面或側面具備外部連接端子(耳機 端子、USB端子等)、記錄媒體插入部等的結構。再者’ 電子書閱讀器2700也可以具有電子詞典的功能。 -96- 201203392 此外,電子書閱讀器2700也可以採用能夠以無線的方 式收發資訊的結構。還可以採用以無線的方式從電子書閱 讀器伺服器購買所希望的書籍資料等,然後下載的結構。 圖14D示出行動電話,由框體2800及框體2801的兩個 框體構成。框體2801具備顯示面板2802、揚聲器2803、麥 克風28 04、定位裝置2806、影像拍攝用透鏡28 07、外部連 接端子2808等。此外,框體28 00具備對行動電話進行充電 的太陽能電池單元2810、外部儲存槽2811等。另外,在框 體2801內組裝有天線。藉由將之前的實施例所示的半導體 裝置應用於顯示面板2802,可以提供高可靠性行動電話。 另外,顯示面板2 802具備觸摸螢幕,圖14D使用虛線 示出作爲映射而被顯示出來的多個操作鍵2805。另外,還 安裝有用來將由太陽能電池單元2810輸出的電壓升壓到各 電路所需的電壓的升壓電路。 顯示面板2802根據使用方式適當地改變顯示的方向。 另外’由於在與顯示面板28 02同一面上設置影像拍攝用透 鏡28 07,所以可以實現視頻電話。揚聲器2803及麥克風 2 8 04不侷限於音頻通話,還可以進行視頻通話、錄音、再 生等。再者,滑動框體28 00和框體280 1而可以處於如圖 MD那樣的展開狀態和重疊狀態,所以可以實現適於攜帶 的小型化。 外部連接端子2808可以與AC適配器及各種電纜如USB «纜等連接,並可以進行充電及與個人電腦等的資料通訊 °另外,藉由將記錄媒體插入外部儲存槽2811中,可以對 -97- 201203392 應於更大量資料的保存及移動》 另外’也可以是除了上述功能以外還具有紅外線通信 功能、電視接收功能等的行動電話》 圖14E示出數位攝像機,其由主體3 05 1、顯示部A 3057、取景器3053、操作開關3054、顯示部B 3055以及電 池3 0 5 6等構成。藉由將之前的實施例所示的半導體裝置應 用於顯示部A 3057及顯示部B 305 5,可以提供高可靠性數 位攝像機。 圖1 4 F示出電視裝置的一例。在電視裝置9 6 0 0中,框 體9601組裝有顯示部9603。利用顯示部9603可以顯示映射 。此外,在此示出利用支架9605支撐框體960 1的結構。藉 由將之前的實施例所示的半導體裝置應用於顯示部9603, 可以提供高可靠性電視裝置9600。 可以藉由利用框體960 1所具備的操作開關或另行提供 的遙控操作機進行電視裝置9600的操作。或者,也可以採 用在遙控操作機中設置顯示部的結構,該顯示部顯示從該 遙控操作機輸出的資訊。 另外,電視裝置96 00採用具備接收機、數據機等的結 構。可以藉由利用接收機接收一般的電視廣播。再者,藉 由數據機連接到有線或無線方式的通信網路,從而也可以 進行單向(從發送者到接收者)或雙向(在發送者和接收 者之間或在接收者之間等)的資訊通信。 以上,本實施例所示的結構、方法等可以與其他實施 例所示的結構、方法等適當地組合使用。 -98 - 201203392 【圖式簡單說明】 圖1 A至圖1C是說明半導體裝置的一個實施例的圖; 圖2 A至圖2F是說明半導體裝置的製造方法的一個實施 例的圖: 圖3 A至圖3 F是說明半導體裝置的一個實施例的圖; 圖4A至圖4C是說明半導體裝置的一個實施例的圖; 圖5 A至圖5 F是說明半導體裝置的製造方法的一個實施 例的圖; 圖6 A至圖6 F是說明半導體裝置的一個實施例的圖; 圖7 A至圖7C是半導體裝置的截面圖、俯視圖及電路圖 t 圖8 A至圖8 C是說明半導體裝置的一個實施例的圖; 圖9是說明半導體裝置的一個實施例的圖; 圖10是說明半導體裝置的一個實施例的圖; 圖11是說明半導體裝置的一個實施例的圖; 圖12A和圖12B是說明半導體裝置的一個實施例的圖; 圖13A和圖13B是表示電子設備的圖; 圖14A至14F是表示電子設備的圖; 圖15是表示SIMS測試的結果的圖; 圖16A和圖16B是說明截面STEM圖像的圖;以及 圖17A和圖17B是電漿裝置的俯視圖以及截面圖。 【主要元件符號說明】 -99- 201203392 ίο :電漿裝置 1 1 :基板供給室 1 2 :裝載閉鎖室 1 3 :傳送室 1 4 :盒式介面 1 5 :真空處理室 1 6 : IC P線圈 1 7 :氣體流道 1 8 :第一尚頻電源 1 9 :基板工作臺 20 :被處理基板 21 :第—闻頻電源 2 2 :自動壓力控制閥 2 3 :渦輪分子泵 24 :乾燥泵 1 00 :基板 102a :閘極絕緣膜 102b :閘極絕緣膜 1 0 4 a :源極電極 10 4b:汲極電極 1 0 6 :氧化物半導體膜 108 :氧化物半導體膜 1 1 0 a :絕緣膜 1 1 0 b :絕緣膜 -100- 201203392 1 1 2 :閘極電極 1 1 2 a :閘極電極 112b:電極 1 1 4 :絕緣膜 1 2 0 :電晶體 1 2 5 :電晶體 1 3 0 :電晶體 1 3 5 :電晶體 1 4 0 :電晶體 1 4 5 :電晶體 1 5 0 :電晶體 1 5 1 :絕緣膜 1 5 2 :絕緣膜 1 5 4 :電極 1 5 6 :佈線 160 :電晶體 1 6 4 :電容元件 1 8 0 :鹵素 1 82 :氧 200 :基板 206 :元件分離絕緣膜 208 :閘極絕緣膜 2 1 0 :閘極電極 2 1 6 :通道形成區 -101 - 201203392 220 :雜質區域 224:金屬化合物區域 22 8 :絕緣膜 2 3 0 :絕緣膜 240 :電晶體 300 :基板 3 02 :絕緣膜 3 0 2 a :絕緣膜 3 02b :絕緣膜 304a:源極電極 304b:汲極電極 3 08 :氧化物半導體膜 3 1 0 :閘極絕緣膜 3 10a :閘極絕緣膜 3 10b :閘極絕緣膜 3 1 2 :閘極電極 3 1 2 a :閘極電極 312b:電極 3 1 4 :絕緣膜 3 2 0 :電晶體 3 25 :電晶體 3 3 0 :電晶體 3 3 5 :電晶體 3 4 0 :電晶體 -102 201203392 345 :電晶體 3 5 0 :電晶體 380 :鹵素 3 82 :氧 6 0 1 :基板 602 :光電二極體 606a:半導體層 6〇6b :半導體層 606c :半導體層 608 :黏合層 61 3 :基板 622 :光 631 :絕緣膜 6 3 3 :層間絕緣層 6 3 4 :層間絕緣層 640 :電晶體 6 4 1 :電極層 6 4 2 :電極層 6 4 3 :導.電層 644 :電極層 6 4 5 :閘極電極 65 6 :電晶體 6 5 8 :光電二極體重設信號線 6 5 9 :閘極信號線 -103- 201203392 67 1 :光電感測器輸出信號線 672 :光電感測器參考信號線 2700 :電子書閱讀器 2701 :框體 2703 :框體 2 7 0 5 :顯示部 2 7 0 7 :顯示部 27 1 1 :軸部 2721 :電源 2 7 2 3 :操作鍵 272 5 :揚聲器 2800 :框體 2 8 0 1 :框體 2802:顯示面板 2 8 03 :揚聲器 2804 :麥克風 2 8 0 5 :操作鍵 2806 :定位裝置 2807 :影像拍攝用透鏡 2 8 08 :外部連接端子 28 10 :太陽能電池單元 2 8 1 1 :外部儲存槽 3001 :主體 3 002 :框體 -104- 201203392 3 0 0 3 :顯示部 3004 :鍵盤 3021 :主體 3 022 :觸屏筆 3 023 :顯示部 3 02 4 :操作鍵 3 025 :外部介面 3051 :主體 3 053 :取景器 3 0 5 4 :操作開關 3 05 5 :顯示部(B) 3 0 5 6 :電池 3 05 7 :顯示部(A) 4001 :基板 4002 :像素部 4 0 0 3 :信號線驅動電路 4 0 0 4 :掃描線驅動電路 4 0 0 5 :密封材料 4 0 0 6 :基板 4 0 0 8 :液晶層 4010 :電晶體 401 1 :電晶體 4013 :液晶元件 4015 :連接端子電極 -105- 201203392 4016 : 4018: 4019 : 402 1 : 4030 : 403 1: 4032 : 403 5 : 4510: 4511: 4513: 4514: 4612 : 4613: 4614 : 46 15a 46 15b 9600 : 960 1 : 9603 : 9605 : 963 0 : 963 1 : 963 2 :
端子電極 FPC 各向異性導電膜 絕緣層 電極層 電極層 絕緣膜 間隔物 分隔壁 電致發光層 發光元件 塡充材料 空洞 球形粒子 塡充材料 :黑色區域 :白色區域 電視裝置 框體 顯示部 支架 框體 顯示部 操作鍵 -106 201203392 9 6 3 3 :太陽能電池 9634:充放電控制電路 9 6 3 5 :電池 963 6 :轉換器 963 7 :轉換器 -107

Claims (1)

  1. 201203392 七、申請專利範圍: 1. —種半導體裝置的製造方法,包含如下步驟: 形成閘極電極; 在該閘極電極上形成第一絕緣膜; 對該第一絕緣膜進行鹵素摻雜處理以對該第一絕緣膜 供給鹵素原子; 在該第一絕緣膜上形成氧化物半導體膜,以使該氧化 物半導體膜與該閘極電極重疊; 對該氧化物半導體膜進行第一熱處理,以去除該氧化 物半導體膜中的氫原子; 對該去除了氫原子的氧化物半導體膜進行氧摻雜處理 來對該氧化物半導體膜中供給氧原子: 對該被供給有氧原子的氧化物半導體膜進行第二熱處 理; 在該氧化物半導體膜上,與該氧化物半導體膜接觸地 形成源極電極和汲極電極;以及 在該氧化物半導體膜上,與該氧化物半導體膜接觸地 形成第二絕緣膜。 2. 根據申請專利範圍第1項之半導體裝置的製造方法 ,還包含如下步驟:形成含有氮的第三絕緣膜,以使含有 氮的第三絕緣膜覆蓋該第二絕緣膜。 3. 根據申請專利範圍第1項之半導體裝置的製造方法 ,還包含如下步驟:將該氧化物半導體膜處理爲島狀氧化 物半導體膜。 -108- 201203392 4. 根據申請專利範圍第3項之半導體裝置的製造方法 ,其中在將該氧化物半導體膜處理爲島狀氧化物半導體膜 的該製程中,至少對該第一絕緣膜的一部分也處理爲島狀 第一絕緣膜。 5. 根據申請專利範圍第3項之半導體裝置的製造方法 ,其中該第二絕緣膜接觸於該第一絕緣膜。 6. 根據申請專利範圍第1項之半導體裝置的製造方法 ,其中該第一絕緣膜和該第二絕緣膜中的至少一方含有該 氧化物半導體膜的構成元素。 7. 根據申請專利範圍第1項之半導體裝置的製造方法 ,其中該第一絕緣膜和該第二絕緣膜中的至少一方具有豐 層結構,該疊層結構包含含有該氧化物半導體膜的構成元 素的第三絕緣膜以及含有與該氧化物半導體膜的構成元素 不同的元素的第四絕緣膜。 8. 根據申請專利範圍第1項之半導體裝置的製造方法 ,其中該第一絕緣膜和該第二絕緣膜中的至少一方含有鎵 〇 9·根據申請專利範圍第1項之半導體裝置的製造方法 ,其中該第一絕緣膜和該第二絕緣膜中的至少一方具有 層結構’該疊層結構包含含有鎵的第三絕緣膜以及含有與 鎵不同的材料的第四絕緣膜。 10.根據申請專利範圍第1項之半導體裝置的製造方 法’其中在該鹵素摻雜處理中使用氯。 11·根據申請專利範圍第1項之半導體裝置的製造方 -109- 201203392 法’還包含如下步驟:在該第一絕緣膜上形成第三絕緣膜 〇 12. 根據申請專利範圍第11項之半導體裝置的製造方 法, 其中該第一絕緣膜含有與該氧化物半導體膜的構成元 素不同的元素’以及 其中該第三絕緣膜含有該氧化物半導體膜的構成元素 〇 13. 根據申請專利範圍第11項之半導體裝置的製造方 法’ 其中該第一絕緣膜含有與鎵不同的材料,以及 其中該第三絕緣膜含有鎵。 14. —種半導體裝置的製造方法,包含如下步驟: 形成第一絕緣膜; 對該第一絕緣膜進行鹵素摻雜處理以對該第一絕緣膜 供給鹵素原子; 在該第一絕緣膜上形成氧化物半導體膜; 對該氧化物半導體膜進行第一熱處理,以去除該氧化 物半導體膜中的氫原子; 對該去除了氫原子的氧化物半導體膜進行氧摻雜處理 來對該氧化物半導體膜中供給氧原子; 對該被供給有氧原子的氧化物半導體膜進行第二熱處 理; 在該氧化物半導體膜上,與該氧化物半導體膜接觸地 -110- 201203392 形成源極電極和汲極電極; 在該氧化物半導體膜上,與該氧化物半導體膜接觸地 形成第二絕緣膜;以及 在該第二絕緣膜上形成閘極電極,以使該閘極電極與 該氧化物半導體膜重疊。 I5·根據申請專利範圍第Μ項之半導體裝置的製造方 法,還包含如下步驟:形成含有氮的第三絕緣膜,以使含 有氮的第三絕緣膜覆蓋該閘極電極。 16. 根據申請專利範圍第14項之半導體裝置的製造方 法,還包含如下步驟:將該氧化物半導體膜處理爲島狀氧 化物半導體膜。 17. 根據申請專利範圍第16項之半導體裝置的製造方 法,其中在將該氧化物半導體膜處理爲島狀氧化物半導體 膜的該製程中,至少對該第一絕緣膜的一部分也處理爲島 狀第一絕緣膜。 18. 根據申請專利範圍第16項之半導體裝置的製造方 法,其中該第二絕緣膜接觸於該第一絕緣膜。 19. 根據申請專利範圍第14項之半導體裝置的製造方 法,其中該第一絕緣膜和該第二絕緣膜中的至少一方含有 該氧化物半導體膜的構成元素。 2〇.根據申請專利範圍第14項之半導體裝置的製造方 法,其中該第一絕緣膜和該第二絕緣膜中的至少一方具有 疊層結構,該疊層結構包含含有該氧化物半導體膜的構成 元素的第三絕緣膜以及含有與該氧化物半導體膜的構成元 -111 - 201203392 素不同的元素的第四絕緣膜。 21. 根據申請專利範圍第14項之半導體裝置的製造方 法,其中該第一絕緣膜和該第二絕緣膜中的至少一方含有 鎵。 22. 根據申請專利範圍第14項之半導體裝置的製造方 法,其中該第一絕緣膜和該第二絕緣膜中的至少一方具有 疊層結構,該疊層結構包含含有鎵的第三絕緣膜以及含有 與鎵不同的材料的第四絕緣膜。 23. 根據申請專利範圍第14項之半導體裝置的製造方 法,其中在該鹵素摻雜處理中使用氯β 24. 根據申請專利範圍第14項之半導體裝置的製造方 法’還包含如下步驟:在該第一絕緣膜上形成第三絕緣膜 〇 25. 根據申請專利範圍第24項之半導體裝置的製造方 法, 其中該第一絕緣膜含有與該氧化物半導體膜的構成元 素不同的元素,以及 其中該第三絕緣膜含有該氧化物半導體膜的構成元素 〇 26. 根據申請專利範圍第24項之半導體裝置的製造方 法, 其中該第一絕緣膜含有與鎵不同的材料,以及 其中該第三絕緣膜含有鎵。 -112-
TW100116674A 2010-05-14 2011-05-12 半導體裝置的製造方法 TWI525709B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010112037 2010-05-14

Publications (2)

Publication Number Publication Date
TW201203392A true TW201203392A (en) 2012-01-16
TWI525709B TWI525709B (zh) 2016-03-11

Family

ID=44912141

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100116674A TWI525709B (zh) 2010-05-14 2011-05-12 半導體裝置的製造方法

Country Status (5)

Country Link
US (1) US8440510B2 (zh)
JP (2) JP2011258939A (zh)
KR (1) KR101806271B1 (zh)
TW (1) TWI525709B (zh)
WO (1) WO2011142467A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9159837B2 (en) 2012-05-10 2015-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI641141B (zh) * 2012-06-29 2018-11-11 日商半導體能源研究所股份有限公司 半導體裝置
TWI664666B (zh) * 2012-04-20 2019-07-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120031026A (ko) * 2009-06-30 2012-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR102228220B1 (ko) 2009-07-03 2021-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN102668096B (zh) 2009-10-30 2015-04-29 株式会社半导体能源研究所 半导体装置及其制造方法
KR101689378B1 (ko) 2010-04-23 2016-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20130045418A (ko) 2010-04-23 2013-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101806271B1 (ko) * 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9496405B2 (en) 2010-05-20 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN107452630B (zh) 2010-07-02 2020-11-27 株式会社半导体能源研究所 半导体装置
US8883555B2 (en) 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
US8841664B2 (en) * 2011-03-04 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI658516B (zh) * 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
CN105931967B (zh) 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102108572B1 (ko) 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8951899B2 (en) 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device
US20130137232A1 (en) 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
KR102072244B1 (ko) * 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8981367B2 (en) * 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013111756A1 (en) * 2012-01-25 2013-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TW201901972A (zh) 2012-01-26 2019-01-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR20130089419A (ko) * 2012-02-02 2013-08-12 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
US9112037B2 (en) * 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130221345A1 (en) 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6174334B2 (ja) * 2012-02-29 2017-08-02 株式会社半導体エネルギー研究所 半導体装置
CN103367458B (zh) * 2012-04-03 2017-03-01 元太科技工业股份有限公司 薄膜晶体管及其制造方法
US8999773B2 (en) 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
WO2013163004A1 (en) 2012-04-24 2013-10-31 Applied Materials, Inc. Pvd aln film with oxygen doping for a low etch rate hardmask film
JP2013239531A (ja) * 2012-05-14 2013-11-28 Fujifilm Corp 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、x線センサー並びにx線デジタル撮影装置
TWI596778B (zh) * 2012-06-29 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP6224931B2 (ja) 2012-07-27 2017-11-01 株式会社半導体エネルギー研究所 半導体装置
JP6220597B2 (ja) * 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
TWI782259B (zh) 2012-10-24 2022-11-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6300489B2 (ja) * 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102279459B1 (ko) * 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
TW202535182A (zh) * 2013-05-16 2025-09-01 日商半導體能源研究所股份有限公司 半導體裝置
US9666697B2 (en) * 2013-07-08 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device including an electron trap layer
JP6203566B2 (ja) * 2013-08-06 2017-09-27 常陽工学株式会社 封止装置および封止方法
JP6345023B2 (ja) 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR102232133B1 (ko) 2013-08-22 2021-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103500711B (zh) * 2013-10-15 2017-06-06 深圳市华星光电技术有限公司 薄膜晶体管的制造方法
JP6440457B2 (ja) 2013-11-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置
JP6444714B2 (ja) 2013-12-20 2018-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10096489B2 (en) 2014-03-06 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN107111970B (zh) 2014-10-28 2021-08-13 株式会社半导体能源研究所 显示装置、显示装置的制造方法及电子设备
US9768317B2 (en) * 2014-12-08 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of semiconductor device, and electronic device
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US10147823B2 (en) * 2015-03-19 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10056497B2 (en) 2015-04-15 2018-08-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102549926B1 (ko) 2015-05-04 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기
JP6004459B1 (ja) * 2015-12-08 2016-10-05 国立大学法人 奈良先端科学技術大学院大学 薄膜トランジスタとその製造方法および前記薄膜トランジスタを有する半導体装置
WO2017175095A1 (en) 2016-04-08 2017-10-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6968567B2 (ja) * 2016-04-22 2021-11-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10475869B2 (en) * 2016-08-23 2019-11-12 Semiconductor Energy Laboratory Co., Ltd. Display device including display element and transistor
WO2018138619A1 (en) * 2017-01-30 2018-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN111406324A (zh) * 2017-11-28 2020-07-10 Agc株式会社 半导体化合物、具有半导体化合物的层的半导体元件、层叠体、及靶
WO2023189489A1 (ja) * 2022-03-30 2023-10-05 株式会社ジャパンディスプレイ 半導体装置
JPWO2024190116A1 (zh) * 2023-03-16 2024-09-19
WO2024190115A1 (ja) * 2023-03-16 2024-09-19 株式会社ジャパンディスプレイ 半導体装置及びその製造方法

Family Cites Families (130)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2721157B2 (ja) * 1987-03-26 1998-03-04 株式会社東芝 半導体装置
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10303128A (ja) * 1997-04-30 1998-11-13 Fujitsu Ltd 成膜方法
JPH10335325A (ja) * 1997-05-29 1998-12-18 Seiko Epson Corp 酸化硅素膜形成方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP2453481B1 (en) 2004-11-10 2017-01-11 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577256B (zh) 2005-11-15 2011-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
JP5177954B2 (ja) * 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ZnO 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP4759598B2 (ja) * 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5325446B2 (ja) * 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
JP5430248B2 (ja) 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI518800B (zh) * 2008-08-08 2016-01-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP2010045263A (ja) * 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
KR20100023151A (ko) * 2008-08-21 2010-03-04 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그 제조방법
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5339825B2 (ja) 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5258475B2 (ja) * 2008-09-22 2013-08-07 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JPWO2010047077A1 (ja) * 2008-10-23 2012-03-22 出光興産株式会社 薄膜トランジスタ及びその製造方法
KR20170024130A (ko) 2009-10-21 2017-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
WO2011108381A1 (en) 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101748404B1 (ko) 2010-04-23 2017-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101324760B1 (ko) 2010-04-23 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN105702587B (zh) 2010-04-23 2020-01-21 株式会社半导体能源研究所 半导体装置的制造方法
KR101689378B1 (ko) 2010-04-23 2016-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20130045418A (ko) 2010-04-23 2013-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011135987A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101806271B1 (ko) * 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI664666B (zh) * 2012-04-20 2019-07-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9159837B2 (en) 2012-05-10 2015-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9711652B2 (en) 2012-05-10 2017-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9966475B2 (en) 2012-05-10 2018-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI641141B (zh) * 2012-06-29 2018-11-11 日商半導體能源研究所股份有限公司 半導體裝置
US10134852B2 (en) 2012-06-29 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10453927B2 (en) 2012-06-29 2019-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including nitride insulating layer and method for manufacturing the same

Also Published As

Publication number Publication date
KR101806271B1 (ko) 2017-12-07
JP2016157959A (ja) 2016-09-01
JP6239022B2 (ja) 2017-11-29
KR20130058021A (ko) 2013-06-03
WO2011142467A1 (en) 2011-11-17
US20110281394A1 (en) 2011-11-17
TWI525709B (zh) 2016-03-11
JP2011258939A (ja) 2011-12-22
US8440510B2 (en) 2013-05-14

Similar Documents

Publication Publication Date Title
TWI525709B (zh) 半導體裝置的製造方法
TWI576924B (zh) 半導體裝置的製造方法
TWI600161B (zh) 半導體裝置的製造方法
TWI419209B (zh) 半導體裝置的製造方法
TWI550879B (zh) 半導體裝置的製造方法
TWI524430B (zh) 半導體裝置之製造方法
TWI559407B (zh) 半導體裝置的製造方法
TWI557806B (zh) 半導體裝置及半導體裝置的製造方法
TWI578404B (zh) 半導體裝置的製造方法
TW201205684A (en) Method for manufacturing semiconductor device
TW201250859A (en) Method of manufacturing semiconductor device
TW201203393A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees