[go: up one dir, main page]

TW201203375A - Method for damage-free junction formation - Google Patents

Method for damage-free junction formation Download PDF

Info

Publication number
TW201203375A
TW201203375A TW100118498A TW100118498A TW201203375A TW 201203375 A TW201203375 A TW 201203375A TW 100118498 A TW100118498 A TW 100118498A TW 100118498 A TW100118498 A TW 100118498A TW 201203375 A TW201203375 A TW 201203375A
Authority
TW
Taiwan
Prior art keywords
workpiece
doping
dopant
processing chamber
implant
Prior art date
Application number
TW100118498A
Other languages
English (en)
Inventor
Christopher R Hatem
Ludovic Godet
Original Assignee
Varian Semiconductor Equipment
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Varian Semiconductor Equipment filed Critical Varian Semiconductor Equipment
Publication of TW201203375A publication Critical patent/TW201203375A/zh

Links

Classifications

    • H10P30/20
    • H10P32/1204
    • H10P30/204
    • H10P30/208
    • H10P32/1408
    • H10P32/171
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0241Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] doping of vertical sidewalls, e.g. using tilted or multi-angled implants
    • H10P30/225

Landscapes

  • Physical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Plasma Technology (AREA)

Description

201203375 六、發明說明: 【發明所屬之技術領域】 本發明涉及接合形成,且更明確地說,涉及在沉積之 前使用離子植入的接合形成。 【先前技術】 離子植入(ion implantation)是用於將導電性更改雜 質(conductivity-altering impurity)引入工件(workpiece) 中的標準技術。將所要的雜質材料在離子源中離子化,對 離子進行加速以形成具有規定能量的離子束,且在工件表 面處引導所述離子束。離子束中的高能離子穿透到工件材 料塊中’且嵌入到工件材料的晶格(cryStaiiine lattice ) 中以形成具有所要導電性的區。 在矽工件中,一個矽原子通常以四面體形式結合到四 個相鄰矽原子以在整個工件中形成次序井然的晶格。這可 稱為金剛石立方晶體結構(diamond cubic crystal structure)。相反,這種次序在非晶矽中並不存在。而是, 非晶矽中的矽原子形成無規網格,矽原子可能不以四面體 形式結合到四個其他矽原子。實際上,一些矽原子可具有 懸掛鍵(dangling bond)。 使用非晶化植入(amorphizing implant)(例如非晶化 月'J 植入(pre-amorphizingimplant ’ PAI))來對工件的晶格 進行非晶化。在非晶化植入之前,工件通常具有具長程晶 序(long-range order )的晶格,例如以四面體形式結合的 a曰體結構。這種有序晶格可允許所植入的離子移動穿過晶 201203375 格或實質上位於晶格的原子之間的溝道。通過對工件進行 非晶化’因為工件將缺乏長程晶序,可防止或減少摻雜劑 在猶後植入期間發生穿隧。因此,由於離子將不會更深地 穿隨到工件中’摻雜劑植入輪靡(dopant implant profile) 可變得較淺。 隨著半導體裝置的尺寸縮小,形成無損的、高活性的 陡靖電接合(abrupt electrical junction)變得更具挑戰性。對 於極薄絕緣體上石夕(extremely thin silicon-on-insulator, ETSOI)或韓式場效應電晶體裝置(FinFet)來說尤是如此。 儘管已使用了沉積系統和擴散爐,但難以控制摻雜劑擴散 到裝置中的精確深度。因此,此項技術中需要一種進行精 確植入的改進型方法,且更明確地說,改進型接合形成。 【發明内容】 根據本發明的第一方面,提供一種摻雜方法。所述方 法包含將惰性氣體植入到工件中到達第一深度。在所述工 件的表面上沉積摻雜劑。對所述工件進行退火,使得所述 摻雜劑擴散到所述第一深度。 的所述第一深度 根據本發明的第三方面,提供一種摻雜方法 根據本發明的第二方面,提供一種摻雜方法。所述方 法J含將雜氣體植人批件❹轉平面表面中到達第 一深度。在所述多個非平面表面上沉積摻雜劑。對所述工 件進行退火,使得所述摻雜劑擴散到所述多個非平面^面 所述方 法包含將讀放置讀雜室巾4所述處理腔室中^ 201203375 真空。在所述處理腔室中形成惰性氣體。將惰性氣體 離子植入制述工件巾到達第—深度。轉雜^質g 所述處理腔至’且在所述m積所述摻雜劑物 處理腔室移除所駐件且破壞所述真^對所述 進行退火,使騎述雜劑擴制巧的所述第一深 度。 為讓本發明之上述特徵和優點能更明顯易懂,下文特 舉實施例,並配合所附圖式作詳細說明如下。 、 【實施方式】 本文中結合電漿掺雜離子植入器(plasma doping ion implanter)來描述此製程的實施例。然而,這些實施例可 與半導體製造中所涉及的其他系統和製程或使用植入或沉 積的其他系統一起使用。舉例來說,在替代實施例中,束 線離子植入器(beamline ion implanter )與沉積系統 (deposition system) —起使用。因此,本發明不限於下文 所描述的具體實施例。 轉向圖1 ’電榮摻雜系統(plasma doping system) 100 包括處理腔室(process chamber) 102,其界定封閉容積 (enclosed volume) 103。載入鎖(load lock) 107 連接到處 理腔室102。當工件105在内部時,載入鎖107可抽空到 真空或向大氣排氣《處理腔室102或工件105可通過例如 在載入鎖107内的溫度調節系統(temperature regulation system)來冷卻或加熱。台板(platen) 104可放置在處理 腔室102中以支撐工件105。台板104也可通過溫度調節 201203375: 系統來冷卻或加熱。因此,電漿摻雜系統100可在一些實 施例中併入熱或冷離子植入。在一個例子中,工件105可 為具有圓盤形狀的半導體晶片,例如在一個實施例中,工 件丨〇5可為具有300 mm直徑的妙晶片。然而,工件1〇5 不限於矽晶片。工件105可通過靜電力或機械力箝位到台 板104的平坦表面。在一個實施例中,台板104可包括導 電引腳以用與工件105連接。 電漿摻雜系統100進一步包括源1〇1,其經配置以從 處理腔室102内的植入氣體(implant gas)產生電漿106。 源101可為RF源或所屬領域的技術人員已知的其他源。 台板104可被加偏壓。此偏壓可由DC或RF電源提供。 電漿摻雜系統100可進一步包括遮罩環(shield ring)、法 拉第感測器(Faraday sensor)或其他元件。在一些實施例 中’電漿換雜系統100為群集工具(cluster tool)的一部 分’或在單個電漿摻雜系統100内為以操作方式鏈結的處 理腔室102。因此,許多處理腔室1〇2可在真空中鏈結。 在這些實施例中,一些處理腔室102可進行植入,而其他 處理腔室進行沉積。 在操作期間’源101經配置以在處理腔室1〇2内產生 電漿106。在一個實施例中,源101為RF源,其使至少一 個RF天線中的RF電》爪為振以產生振盈磁場(oscillating magnetic field)。所述振盪磁場在處理腔室1〇2中誘發Rp 電流。處理腔室102中的RF電流激發植入氣體並對其進 行離子化以產生電漿106。提供到台板1〇4且因此提供到 201203375 ^ Λ M. 工件105的偏壓將在偏壓脈衝接通週期期間將來自電漿 106的離子朝向工件105加速。脈衝台板信號(pulsedpiaten signal)的頻率和/或脈衝的工作週期可經選擇以提供所要 劑量率(doserate)。脈衝台板信號的振幅可經選擇以提供 所要能量。在所有其他參數相等的情況下,較大能量將導 致較大植入深度。 如上所述,矽通常是晶體結構,其中每一矽原子以四 面體形式結合到四個相鄰矽原子。可使用離子植入來在矽 中形成非晶結構。在一個例子中,部分或完全非晶化的晶 體結構可使用PAI來形成。通過用原子或離子(例如氦) 來轟擊工件的此晶體結構,可更改矽的晶體結構。非晶結 構缺乏長程晶序,且包括一些具有懸掛鍵的原子。由於此 晶格缺乏長程晶序,所以晶格内不存在溝道。因此,離子 不能夠在工件的晶格之間穿隧。 儘管PAI消除了穿隧問題,但其會導致其他問題。植 入離子(尤其是例如鍺和矽等較重物質)在範圍末端區域 (end of range,EOR)處導致殘餘損害。範圍末端區域是 工件内植入離子到達的最低深度這些EOR缺陷在CMOS 電晶體中造成後續漏電(leakage)。超淺接合還需要能夠在 目標溫度附近具有毫秒(millisecond,MS)熱預算的退火 技術。MS退火的兩個缺點是無法完全移除來自較重物質 的植入損害,尤其是上文描述的EOR缺陷,以及缺乏摻雜 劑的橫向擴散,這在裝置内造成疊加電容問題。 氦植入不僅可防止離子穿隧,而且可實現毫秒 201203375 upif (millisecond,MS)退火。氦植入具有部分或完全使工件 非晶化以防止離子穿隧的能力。另外,已發現,氣植入在 退火之後不會造成殘餘損害或造成的殘餘損害程度較低。 乱PAI還將借助固相外延(s〇iid phase epitaxy,SPE)退火 或MS退火完全修復。另外,因為不存在殘餘損害,所以 氦PAI還將不會造成實質漏電,這不同於鍺pAi。 另外,在氦植入之後的退火製程期間,一些植入摻雜 劑離子(例如H碌或其他)將遷移到由氦植入形成 的原始非^結晶介©。測試6表明,這麵人離子並 散至超過原料晶·結晶介面,而是停止在此介面處。此遷 ^現象給予氦定制接合深度(Xj)和/或橫向擴散⑻的 =力氛PAI可因此通過克服與橫向擴散相關聯的問題來 。儘管此處明確地指明氣,但例如惰性氣體 專其他物質也可具有相同作用。 截面為說晴工件進行摻雜㈣—實施例的橫 截面側視圖。在圖2中,工件1 -ρ + 塗層·(例: 化物層200 °當然’氧化物層細也可 =入之w移除或可林在。⑽代實關中,使用電 祕刻或濕式剝離步驟來移除氧化物層200。 202 中’㈣植入物質2〇2來執行PAI。植入物質 另乂ii質另體或所屬領域的技術人員已知的 :产=植入物質202 *工件1〇5内植入到第-冰度綱(圖3中由虛線表示)。這在工件Η)5的第二 201203375
204與表面之間形成非晶化區2〇3。在一個特定例子中,pAI 的劑董或此罝經配置以使得PAI不會完全使工件非晶 化。而是,PAI僅部分地使工件1〇5非晶化。部分非晶化 可在晶體接合構内產生非晶化空穴。因此,可使某一區非 晶化,而相鄰區仍可為晶態的,且並不破壞工件\〇5的晶 格内的所有鍵。 在圖4中,在工件1〇5上沉積摻雜劑2〇5。舉例來說, 此摻雜劑可為含有m卜鍺、碳或所屬領域的技術 人員已知的其他摻雜劑的原子或分子物質。在圖5中,對 工件105進行退火,且摻雜劑2〇5擴散到第一深度2〇4。 如此可在與非晶化區2〇3相同的區中形成摻雜區施(在 圖5中通過陰影來說明)。在一個特定實施例中,執行毫秒 (millisecond,MS)退火。 使用PAI來控制摻雜劑2〇5的擴散。摻雜劑2〇5將僅 擴散到位於第—深度綱處的非晶結晶介面。針對故 使用氦或其他惰性氣體還減少植入損害且實現MS退火的 使用。氦或其他惰性氣體還增強活性且使得能夠在退火 間進行Xj和Yj控制。 圖6到圖9為說明對工件進行換雜的第二實施例的橫 截面側視圖。儘管圖2中的工件105為平面的,但圖6中 的工件105為非平面的。舉例來說,工件1〇5可為鱗式 效應電晶體、-系列溝槽或某三維裝置。除圖6到圖 所說明的結構以外的其他三維或非平面結構也是可能的。 圖6中的1件1G5可在表面上具有氧化物塗層·。 201203375 使用滅射物質201 (例如氬或某其他惰性氣體)來從工件 105移除氧化物層2〇〇。當然,氧化物層2〇〇也可在植入之 則不移除或可不存在。在替代實施例中,使用電漿蝕刻或 濕式剝離步驟來移除氧化物層2〇〇。 一 在圖7中,使用植入物質2〇2來執行pAI。植入物質 2〇2可為氦、另一惰性氣體或所屬領域的技術人員已知的 另一;PAI物質。將植入物質2〇2在工件1〇5内植入到第一 深度204 (圖7中由虛線表示)。這在工件1〇5的第一深度 4與表面之間形成非晶化區π]。如圖7中所說明,第一 ,度204跟隨工件1G5的輪#。不論此工们%的輪廟如 t第-深度204可處於均—深度。為了實現均一深度, 植人物質202的有角度分配。其次,非晶化區2〇3 :隨時間飽和’使得任何不均勻區將㈣較均勻或均一。 成非晶化區2G3的植人可繼續進行,直到實現均
中’ PAI _量或能量經配置以使得pA 工件=非晶化。而是’撕僅部分地使工件ι〇5非晶化。 此採雜二8中’在工件1〇5上沉積捧雜劑205。舉例來說, 人ί已^ 2含t硼、4、件、鍺、碳或所屬領域的技術 的其他摻雜·原子或分子物f。不論工件1〇5 或電漿殼紅程來在工件105料以Γ 電喈執恳_ 不同表面上均勻地沉積。 ^又θ工程使舰緣或偏壓板,其具有小絲引導或聚 201203375 集離子、原子或分子。此板修改電漿殼層内的電場以控 電漿與電漿殼層之間的邊界的形狀。 ^制 在圖9中,對工件1〇5進行退火且摻雜劑2〇5擴散 第一深度204。如此在與非晶化區2〇3相同的區中形換 雜區206(圖9中通過陰影來說明)。在—個特定實施例中多, 執行毫秒(millisecond,MS)退火。 ’ 圖6到圖9的實施例使得能夠在非平面表面上進 一摻雜。使用植入物質202的PAI可用以界定接合深户: 後續退火將在摻雜劑205中進行啟動和驅動。 又 圖10到圖13為說明對工件進行摻雜的第三實施 框圖。在圖1〇到圖13的實施财’可在不破壞真二 況下處理讀105’其巾轉1G5可為平_或非平月 在一個實例中,工件105可在不破壞真空的情況下保留在 處理腔室102或載入鎖107卜在一個特定實施例中,♦ 處理腔室102中的物質時,將讀⑽移動到載入雀; 在圖ίο中,將工件105放置在處理腔室1〇2中 使用機械手處置緒將工件1G5載人到台板1()4上 將工,1G5放置在處理腔室⑽中之前或之後形成真空在 ,圖11中形成植人物f2G2(例如氦或另—惰性氣體 的電漿。在一個例子中,對土 ^ θ X 對工件105和台板104加偏壓’ .φ 2〇2植入到工件105中到達特定深度。在圖 舉(例如摻輔2G5)填充處職室102。 舉例來說,摻雜劑2〇5可a# rj, ^ Γ為磷、砷、鍺、碳或硼。當將植 12 201203375 入物質202切換為摻雜劑2〇5時,可將工件⑽ 室^移動到載入鎖107。在工件1〇5上沉積換雜劑2〇5。 可在此沉積期間不對工件1()5或台板1〇4加偏壓。 在圖13中,移除摻雜劑2〇5。將工件1〇5從處理腔室 102移動到载入鎖1〇7。接著破壞真空,且可將工件 移出電轉齡統100。在另—料+,可在存在摻雜劑 205時在真空下將工件1〇5移動到載入鎖1们。隨後,可對 工件105進行退火,使得所沉積的摻雜劑2〇5在工件 中擴散到特定深度。舉例來說,可使用MS退火。在替代 實施例巾’可針對g 1〇到圖13中所說明的步驟在不破壞 真空的情況下使用多個處理腔室102。 在替代實施例中,電漿摻雜系統1〇〇可用以從工件1〇5 ,除任何氧化物塗層。電漿摻雜系統1〇〇可形成(例如) 氬的電漿,其用以錢射工件105。這也可在不破壞工件1〇5 周圍的真空的情況下發生。在一個例子中,可在濺射之後 但在植入物質202填充處理腔室102之前將工件1〇5移動 到載入鎖107。在另一例子中,工件1〇5在濺射之後保留 在台板104上’同時植入物質2〇2填充處理腔室。 通過在處理期間不破壞真空’可防止或減少工件1〇5 上的氧化物層生長。因為在工件1〇5處於真空環境中的情 況下氧化物生長減到最小,故可防止用以移除工件的 表面上的氧化物層的濺射步驟。在另一例子中,從工件1〇5 濺射移除初始氧化物層,且電漿摻雜系統1〇〇中的真空防 止後續氧化物生長。因此,可避免使用多個濺射步驟。 13 201203375 w ^ if * **" 本發明在範圍上不應受本文t所描述的具體實施例 P艮制。而疋’除了本文中所描述的那些内容之外,所屬領 域的技術人S將從前述描述和附圖中容㈣自本發明的盆 他各種實施例和修改。因此,此_他實施例和修改岐 屬於本發明的範_。此外,雖然本文巾已根據在特定環 境中針對特定目的進行特定實施的上下文描述了本發明, 但所屬領朗技術人貞將認剌其有錄靴於此且本 發明可在任何數目的環境中針對任何數目的目的有益地實 此,應根據如本文中所描述的本發明的整個範圍和 精神來解釋下文所陳述的權利要求書。 【圖式簡單說明】 θ 圖1為電漿摻雜系統的框圖。 圖2到圖5 截面側視圖。 圖6到圖9 截面側視圖。 為說明對件進行摻雜的第—實施例的橫 為說明對工件進行摻雜的第二實施例的橫 圖10 13為說0月對工件進行摻雜的第三實施例的 匡圖0 【主要元件符號說明】 100 :電漿摻雜系統 101 :源 102 :處理腔室 103 =封閉容積 104 :台板 201203375 105 : 工件 106 : 電漿 107 : 載入鎖 200 : 氧化物塗層 201 : 濺射物質 202 : 植入物質 203 : 非晶化區 204 : :第一深度 205 : :摻雜劑 206 : :摻雜區

Claims (1)

  1. 201203375 七、申請專利範圍: 1. 一種摻雜方法,其包含: 將惰性氣體植入到工件中到達第一深卢· 在所述工件的表面上沉積摻雜劑.以及 一深^所述工件進行退火,其中所述摻雜劑擴散到所述第 2·如申請專利範圍第i項所述之摻 植入使所述工件的晶格非晶化。 次八干所述 3.如申請專利範圍第i項所述之捧雜 工件在所絲面上具有氧化物塗層,且方 “申請專利範圍第3項所述移:摻 移除包含用氬濺射。 法其中所述 5.如申請專利範圍第上項所述之 摻雜劑選自由H珅、錯和碳組成的群,且 所述 6·如申請專利範圍第i項所述之方 退火包含毫秒退火。 〃雜方法’其中所述 7. —種摻雜方法,其包含: 將惰性氣體植入到工件的多個非 一深度; 十面表面中到達第 在所述多個非平面表面上沉積推雜 對所述工件進行退火,其中所述摻’ 個非平面表面的所述第_深度。"、1擴散到所述多 8. 如申請專利範圍第7項所述之摻雜方法,其中所述 201203375 植入使所述工件的晶格非晶化。 9.如中請專利範圍第7項所述之摻 :件在所述多個非平面表面上具有氧化物塗層:戶= 法進-步包含錢行所述植人之倾 移除所述氧化物塗層。 夕個非+面表面 10. 其中所 丨·如申請專利範圍第9項所述之摻雜 述移除包含用氬濺射。 石去 述二其中所 述退==範圍第7項所述之摻二中所 13. —種摻雜方法,其包含: 將工件放置到處理腔室中; 在所述處理腔室中形成真空; 在所述處理腔室中形成惰性氣體的電漿; 將惰性氣體離子植人到所駐件巾到達第_深度; 用摻雜劑物質填充所述處理腔室; 又 在所述工件上沉積所述摻雜劑物質; 從所述處理腔室移除所述工件且破壞所述真空;以及 對所述工件進行退火,其中所述摻雜劑物質擴散到所 述工件的所述第一深度。 14.如申請專利範圍第13項所述之摻雜方法,其進一 步包含在進行所述填充之前在所述真打將所述工&移動 到载入鎖。 17 201203375 Λ 15.如申請專利範圍第13項所述之播雜 述植入使所述工件的晶格非晶化。 〃法’其中所 16_如申請專利範圍第13項所述之摻雜方 述工件具有氧化物塗層,且所述方法進一步包乂其中所 述植入之前從所述工件移除所述氧化物塗層^ έ在進行所 17.如申請專利範圍第16項所述之摻 述移除包含用氬濺射。 / ,其中所 18·如申請專利範圍第13項所述之摻雜方法,盆 述摻雜劑物質選自由硼、填、珅、錯和碳組成的群^。 、、19.如申請專利範圍第13項所述之摻雜方法,其二 述退火包含毫秒退火。 、20.如申請專利範圍第13項所述之摻雜方法,1中 述形成所述真空的步驟發生在所述放置所述工件之^。
TW100118498A 2010-06-02 2011-05-26 Method for damage-free junction formation TW201203375A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/792,190 US20110300696A1 (en) 2010-06-02 2010-06-02 Method for damage-free junction formation

Publications (1)

Publication Number Publication Date
TW201203375A true TW201203375A (en) 2012-01-16

Family

ID=44514193

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100118498A TW201203375A (en) 2010-06-02 2011-05-26 Method for damage-free junction formation

Country Status (6)

Country Link
US (1) US20110300696A1 (zh)
JP (1) JP2013531372A (zh)
KR (1) KR20130115097A (zh)
CN (1) CN102918631A (zh)
TW (1) TW201203375A (zh)
WO (1) WO2011153074A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016122769A (ja) * 2014-12-25 2016-07-07 東京エレクトロン株式会社 ドーピング方法および半導体素子の製造方法
US9589802B1 (en) * 2015-12-22 2017-03-07 Varian Semuconductor Equipment Associates, Inc. Damage free enhancement of dopant diffusion into a substrate

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004075274A1 (ja) * 2003-02-19 2004-09-02 Matsushita Electric Industrial Co., Ltd. 不純物導入方法
US7010388B2 (en) * 2003-05-22 2006-03-07 Axcelis Technologies, Inc. Work-piece treatment system having load lock and buffer
US7501332B2 (en) * 2004-04-05 2009-03-10 Kabushiki Kaisha Toshiba Doping method and manufacturing method for a semiconductor device
EP1865537A1 (en) * 2005-03-30 2007-12-12 Matsushita Electric Industrial Co., Ltd. Impurity introduction apparatus and method of impurity introduction
DE102006015086B4 (de) * 2006-03-31 2010-07-01 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung äußerst flacher Übergänge mit hoher Qualität durch eine Kombination einer Festphasenepitaxie und einer Laserausheizung
US20090227096A1 (en) * 2008-03-07 2009-09-10 Varian Semiconductor Equipment Associates, Inc. Method Of Forming A Retrograde Material Profile Using Ion Implantation
US8138567B2 (en) * 2008-04-18 2012-03-20 Invisage Technologies, Inc. Materials, fabrication equipment, and methods for stable, sensitive photodetectors and image sensors made therefrom
US8372735B2 (en) * 2008-08-14 2013-02-12 Varian Semiconductor Equipment Associates, Inc. USJ techniques with helium-treated substrates

Also Published As

Publication number Publication date
US20110300696A1 (en) 2011-12-08
KR20130115097A (ko) 2013-10-21
JP2013531372A (ja) 2013-08-01
WO2011153074A1 (en) 2011-12-08
CN102918631A (zh) 2013-02-06

Similar Documents

Publication Publication Date Title
JP6867393B2 (ja) 基板のドーピング方法、半導体デバイスのドーピング方法及び基板をドーピングするシステム
US7919402B2 (en) Cluster ion implantation for defect engineering
US7135423B2 (en) Methods for forming low resistivity, ultrashallow junctions with low damage
TW200945425A (en) Removal of surface dopants from a substrate
US8598025B2 (en) Doping of planar or three-dimensional structures at elevated temperatures
TW201530622A (zh) 處理半導體裝置的方法以及形成鰭式場效應電晶體的方法
TWI469368B (zh) 在太陽能電池製造中供固態磊晶成長之直流電離子注入
JP4275753B2 (ja) イオン注入法
US3950187A (en) Method and apparatus involving pulsed electron beam processing of semiconductor devices
US7105427B1 (en) Method for shallow dopant distribution
TW201025405A (en) Techniques for ion implantation of molecular ions
TW201203375A (en) Method for damage-free junction formation
US20100112788A1 (en) Method to reduce surface damage and defects
JP2015035467A (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
US7622372B1 (en) Method for shallow dopant distribution
US11315790B2 (en) Enhanced substrate amorphization using intermittent ion exposure
Kim et al. Ultra-shallow junction formation on 3D silicon and germanium device structures by ion energy decoupled plasma doping
US9437432B1 (en) Self-compensating oxide layer
CN103871848A (zh) 一种超浅结均匀性的改善方法
HK1188335A (zh) 用於太陽能電池製造中的固相外延再生長的直流離子注入
HK1188335B (zh) 用於太陽能電池製造中的固相外延再生長的直流離子注入