TW201203311A - Method for forming contact hole of semiconductor device - Google Patents
Method for forming contact hole of semiconductor device Download PDFInfo
- Publication number
- TW201203311A TW201203311A TW099132557A TW99132557A TW201203311A TW 201203311 A TW201203311 A TW 201203311A TW 099132557 A TW099132557 A TW 099132557A TW 99132557 A TW99132557 A TW 99132557A TW 201203311 A TW201203311 A TW 201203311A
- Authority
- TW
- Taiwan
- Prior art keywords
- pattern
- layer
- forming
- line
- mask
- Prior art date
Links
Classifications
-
- H10P50/73—
-
- H10P76/4085—
-
- H10P76/4088—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Description
201203311 六、發明說明: 【發明所屬之技術領域】 本申請案主張在2010年7月6日所提出申請之韓國第 1 0-20 1 0-0064952號專利申請案之優先權,而該案係以全文 引用之方式被倂入本案中。 【先前技術】 本發明係關於一種用於製造半導體裝置之技術,且更 具體而言係關於一種形成半導體裝置之接觸孔的方法。 隨著半導體裝置變得更高度積體化,圖案線寬變得越 來越窄。在此,圖案線寬係指由間隔所分開之平行的線狀 結構的寬度。尤其,當此線寬係大約30nm時,將由於在曝 光設備之解析度上的限制而使得難以只藉光阻層來執行圖 案化製程。 爲克服此一課題,一種藉由在光阻層上執行回流 (reflow)製程或者在一光阻層上執行藉化學收縮輔助提高 解析度微影技術(RELACS (Resolution 'Enhancement Lithography Assisted by Chemical Shrink))製程而減小接 觸孔之直徑的方法已被建議。 此回流製程係一種藉由使用光阻層來形成接觸孔圖 案、在不低於玻璃轉移溫度之溫度下執行烘烤製程、以及 利用此光阻層膨脹之特性來減小接觸孔之直徑的方法。此 RELACS製程係一種藉由使用光阻層來形成接觸孔圖案、 使用RE LACS材料塗敷此光阻層之上方部分、以及執行烘 -4- 201203311 烤製程以便經由此光阻層與此RELACS材料間之反應而形 成新的層來減小接觸孔之直徑的方法。 雖然此回流製程及此R E L A C S製程各可減小接觸孔圖 案之直徑’但它們並不會減小此圖案之間距。因此,回流 製程及RELACS製程兩者均無法減小半導體晶片本身之大 小。同樣地,因極紫外線(E U V )曝光技術需要昂貴之設 備,故此種技術之使用係較不經濟的。 因此,有必要發展出一種用於形成半導體裝置之接觸 孔的方法,其可克服光阻層圖案之限制,並達成裝置積體 化與接觸孔成形之目標。 【發明內容】 本發明之多個示範性實施例係針對一種用於形成半導 體裝置之接觸孔的方法。 根據本發明之示範性實施例,一種形成半導體裝置之 接觸孔之方法包括下列步驟:在蝕刻目標層上面形成硬遮 罩;在此硬遮罩上面形成第一線條圖案:在此硬遮罩與此 第一線條圖案上面朝與此第一線條圖案相交之方向形成第 二線條圖案;藉使用該等第一及第二線條圖案作爲蝕刻屏 蔽來蝕刻該硬遮罩而形成篩網式硬遮罩圖案;及藉使用此 篩網式硬遮罩圖案作爲蝕刻屏蔽來蝕刻該蝕刻目標層而形 成接觸孔。 此硬遮罩可具有由第一多晶矽層與第一氮氧化矽層所 構成之堆疊結構。此硬遮罩可在此第一多晶砂層與此第一 -5- 201203311 氮氧化矽層之間另包括氧化物層、非晶質碳層,或氧化物 層與非晶質碳層之堆疊層。 第一線條圖案之形成可包括下列步驟:在該硬遮罩上 面形成第一線條遮罩;在此第一線條遮罩上面形成第一犧 牲層圖案;在此第一犧牲層圖案之多個側壁上面形成第一 間隔件圖案;移除此第一犧牲層圖案;藉使用此第一間隔 件圖案作爲一蝕刻屏壁來蝕刻此第一線條遮罩而形成該第 一線條圖案;及移除此第一間隔件圖案。 第一犧牲層圖案之形成可包括下列步驟:在第一線條 遮罩上面形成第一犧牲層;在此第一犧牲層上面形成第二 氮氧化矽層;在此第二氮氧化矽層上面形成第一抗反射 層;在此第一抗反射層上面形成具有線型圖案之第一光阻 層圖案;藉使用此第一光阻層圖案作爲蝕刻屏壁來蝕刻第 一抗反射層及第二氮氧化矽層;移除第一光阻層圖案及第 一抗反射層;及藉使用該經蝕刻之第二氮氧化矽層作爲一 蝕刻屏壁來蝕刻第一犧牲層而形成該第一犧牲層圖案。 第一間隔件圖案之形成可包括下列步驟:在第一線條 遮罩及第一犧牲層圖案上面形成間隔件成形絕緣層;及蝕 刻此間隔件成形絕緣層以便使得此間隔件成形絕緣層保留 在第一犧牲層圖案之多個側壁上。 第一犧牲層圖案可具有相對於第一間隔件圖案之蝕刻 選擇性。第一間隔件圖案可具有相對於第一線條遮罩之蝕 刻選擇性。第一線條遮罩可爲多晶矽層。第一犧牲層圖案 -6- 201203311 可爲旋塗碳(SOC(spin-on carbon))層。第一間隔件圖案 可爲超低溫氧化物(U LT Ο )層。 第一犧牲層圖案之移除可經由氧剝離製程而被進行。 第二線條圖案之形成可包括下列步驟:在該硬遮罩及 該第一線條圖案上面形成第二線條遮罩;在此第二線條遮 罩上面形成第二犧牲層圖案;在此第二犧牲層圖案之多個 側壁上面形成第二間隔件圖案;移除此第二犧牲層圖案; 及藉使用此第二間隔件圖案作爲蝕刻屏壁來蝕刻第二線條 遮罩而形成第二線條圖案。 第二犧牲層圖案可具有第二抗反射層及第二光阻層圖 案之堆疊結構。第二線條圖案之形成可另包括下列步驟: 在形成第二犧牲層圖案之前,在第二線條遮罩上面形成第 三氮氧化砂層。 第二線條圖案可由具有相對於第一線條圖案之蝕刻選 擇性的材料所形成。第二間隔件圖案可由具有相對於第二 線條遮罩之蝕刻選擇性的材料所形成。 第二線條遮罩可爲旋塗碳(SOC )層。第二間隔件圖 案可爲超低溫氧化物(u LT 0)層。 根據本發明之另一示範性實施例,一種形成半導體裝 置之接觸孔之方法可包括下列步驟:在蝕刻目標層上面形 成硬遮罩;在此硬遮罩上面形成第一線條遮罩;在此第一 線條遮罩上面形成第一間隔件圖案;藉使用此第一間隔件 圖案作爲蝕刻屏蔽來蝕刻第一線條遮罩而形成第一線條圖 201203311 案;移除此第一間隔件圖案;在此硬遮罩及此第一線條圖 案上面形成第二線條遮罩;在此第二線條遮罩上面朝與第 一線條圖案相交之方向形成第二間隔件圖案;藉使用第二 間隔件圖案作爲蝕刻屏蔽來蝕刻第二線條遮罩而形成第二 線條圖案;移除此第二間隔件圖案;藉由蝕刻該硬遮罩而 形成篩網式硬遮罩圖案;及藉使用此篩網式硬遮罩圖案作 爲蝕刻屏蔽來蝕刻該蝕刻目標層而形成接觸孔。 此方法可另包括下列步驟:在硬遮罩與第一線條遮罩 之間形成第一硬遮罩;在第一硬遮罩與第一線條遮罩之間 形成第二硬遮罩;使用該等第一及第二線條圖案作爲蝕刻 屏蔽來蝕刻該第二硬遮罩;及使用該經蝕刻之第二硬遮罩 作爲蝕刻屏蔽來蝕刻第一硬遮罩,其中藉由蝕刻該硬遮罩 而形成篩網式硬遮罩圖案係使用該等經蝕刻之第一及第二 硬遮罩作爲蝕刻屏蔽。 【實施方式】 本發明之多個示範性實施例將參照多個附圖而被詳細 說明於下文中。然而,本發明可藉多個不同形式被實現且 不應被解釋爲受限於本文中所提出之諸實施例。更確切地 說’這些實施例被提供以使本揭示內容周密且完整’且將 完全地將本發明之範圍傳達給熟習本技藝之人士。在此整 個揭示內容中,所有不同圖式及本發明實施例中所示之同 樣的元件符號係指同樣的元件。 -8 - 201203311 諸圖式並不必然依照比例繪製,且在一些情形中更將 比例誇大以便清楚地顯示該等實施例之特徵。當第一層被 稱爲係位於第二層「上」或位於基底「上」時,其不僅意 指此第一層被直接形成於此第二層或此基底上之情形,且 還意指第三層存在於此第一層與此第二層或此基底間之情 形。 第1 A至1 P圖係顯示根據本發明之示範性實施例之用 於形成半導體裝置之接觸孔之方法的立體圖。 參照第1 A圖,第一多晶矽層1 〇、非晶質碳層n及第 一氮氧化矽層12被堆疊在蝕刻目標層(未示於圖)上面。 此蝕刻目標層(未示於圖)可爲用於形成儲存節點之絕緣 層。此第一多晶砂層1 0當作用於触刻該独刻目標層(未示 於圖)之硬遮罩,且此非晶質碳層1 1當作用於蝕刻此第一 多晶砂層1 〇之硬遮罩。另外,此第一氣氧化砂層1 2當作 用於蝕刻此非晶質碳層11之硬遮罩。 最後’藉由利用由至少該第一多晶矽層1 0所製成之篩 網式硬遮罩來蝕刻該蝕刻目標層(未示於圖)而形成接觸 返回第1A圖,第二多晶矽層13、第一旋塗碳(SOC) 層14、第二氮氧化矽層15、及第一 ·抗反射層16被堆疊在 第一·氮氧化矽層1 2上面。第二多晶矽層1 3係將於後續製 程期間形成第一線條圖案之層。第一 S OC層1 4當作用於 蝕刻第二多晶矽層1 3之硬遮罩,且其在當第一間隔件圖案 -9 - 201203311 被隨後形成時亦當作犧牲層。第二氮氧化矽層15當作用於 蝕刻第一 S O C層1 4之硬遮罩’而第一抗反射層1 6則當作 用於在後續供形成第一光阻層圖案1 7用之曝光製程期間 防止反射之層。第二氮氧化矽層15可與第一抗反射層16 一起使用作爲抗反射層。 隨後’第一光阻層圖案】7被形成在第一抗反射層16 上面。第一光阻層圖案17係線型圖案,其特徵在於多個藉 由間隔而被分隔開之平行的線狀結構。此介於諸圖案間之 間隔可在考量隨後被形成之間隔件圖案下予以控制。 參照第1 B圖’第一抗反射層1 6 (參照第1 A圖)及第 二氮氧化矽層1 5 (參照第1 A圖)係使用第一光阻層圖案 1 7作爲蝕刻屏蔽而被蝕刻。 經蝕刻之第一抗反射層1 6 (參照第1 A圖)及經蝕刻 之第二氮氧化矽層15(參照第1A圖)在下文中被稱爲第 —抗反射層圖案16A及第二氮氧化矽層圖案15A。 參照第1C圖,第一光阻層圖案丨7(參照第1B圖)及 第一抗反射層圖案16A(參照第1B圖)被移除。此第一光 阻層圖案1 7 (參照第1 B圖)及此第一抗反射層圖案〗6A (參照第1 B圖)可經由乾蝕刻製程而被移除,而此該蝕刻 製程可爲氧剝離製程。 隨後’第一SOC層1 4 (參照第1 B圖)係使用第二氮 氧化矽層圖案1 5 A作爲蝕刻屏蔽而被蝕刻。經蝕刻之第一 SOC層14(參照第1B圖)被稱作爲第一 SOC層圖案14A。 -10- 201203311 參照第1 D圖,第一間隔件成形絕緣層1 8 (其係一用 於形成間隔件之絕緣層)被形成於第二多晶矽層13、第一 SOC層圖案14A及第二氮氧化矽層圖案15A上面。第—間 隔件成形絕緣層18可被形成爲使得第—SOC層圖案14A 及第二氮氧化矽層圖案15A之側壁被覆蓋。爲此目的,具 有絕佳階梯覆蓋性之材料可被使用。例如,第一間隔件成 形絕緣層1 8可爲超低溫氧化物(u LT Ο )層。 參照第1E圖,殘留在第一SOC層圖案14A(參照第 1 D圖)及第二氮氧化矽層圖案丨5 a (參照第1 D圖)的側 壁上之第一間隔件圖案1 8 A,係藉由蝕刻第一間隔件成形 絕緣層1 8 (參照第1D圖)而形成。各種蝕刻製程(例如 等方性蝕刻)可被用來形成第一間隔件圖案1 8 A。 隨後’第一 SOC層圖案14A(參照第1D圖)及第二 氮氧化矽層圖案15A(參照第1D圖)被移除。第二氮氧化 矽層圖案15A(參照第1D圖)可藉由與被用於形成第一間 隔件圖案1 8A相同的蝕刻製程而被移除。第一SOC層圖案 1 4A(參照第1 D圖)則可經由乾蝕刻製程而被移除。例如, 此乾蝕刻製程可爲一氧剝離製程。 結果,僅有第一間隔件圖案18A殘留在第二多晶矽層 13上面。 參照第1 F圖,第一線條圖案1 3 A藉使用第一間隔件圖 案1 8 A作爲蝕刻屏蔽來蝕刻第二多晶矽層1 3 (參照第1 F 圖)而被形成。第一線條圖案1 3 A被稍後才形成之第二線 201203311 條圖案所交叉,並在用於形成多個接觸孔之篩網式硬遮罩 圖案的形成期間被使用作爲蝕刻遮罩。 參照第1 G圖’第一間隔件圖案〗8 a (參照第1 F圖) 被移除。因爲第一間隔件圖案1 8 A (參照第1 F圖)具有非 對稱結構’其在上表面上的多個高度是不同的,故如果下 層在不移除第一間隔件圖案1 8 A (參照第1 F圖)的情況下 被蝕刻’則第一間隔件圖案1 8 A (參照第1 F圖)之非對稱 結構可能會被轉移(transcribed),並在用於形成接觸孔之後 續製程期間造成許多困難,諸如無法完全地打開接觸孔。 因此,可藉由事先移除第一間隔件圖案1 8 A (參照第 1 F圖)來防止此非對稱結構在蝕刻下層之後續製程期間被 轉移。 參照第1H圖,第二SOC層19、第三氮氧化矽層20 及第二抗反射層21被堆疊在第一氮氧化矽層12及第一線 條圖案13A上面。第二SOC層19可被形成爲具有一厚度, 其大於第一線條圖案13A之高度。第二SOC層19係用於 形成第二線條圖案之層。第二SOC層19在下層被蝕刻時 將與第一線條圖案13A —起當作硬遮罩。第三氮氧化矽層 20在第二SOC層19被蝕刻時當作硬遮罩。第三氮氧化矽 層20在第二光阻層圖案22被形成時將連同第二抗反射層 21 —起防止在曝光製程中之反射。第二抗反射層21在第 二光阻層圖案2 2被形成時不僅在曝光製程期間當作抗反 射層,且還將在用於形成第二間隔件圖案之後續製程中當 作犧牲層》 -12- 201203311 隨後,第二光阻層圖案22被形成於第二抗反射層21 上面。第二光阻層圖案22係線型圖案。尤其,第二光阻層 圖案22可被形成爲使得其伸出部與第一線條圖案13A相交 (亦即,如果第二光阻層圖案22與第一線條圖案1 3 A係位 於同一平面上,則它們將會相交)。同樣地,第二光阻層圖 案22被形成爲具有介於其諸結構之間的間隔,而此間隔則 會把將在稍後被形成之間隔件圖案列入考慮。第二光阻層 圖案22可被形成爲具有多個與第一光阻層圖案17 (參照第 1A圖)相類似的圖案特徵。亦即,第二光阻層圖案22可具 有多個線狀之結構,其具有與第一光阻層圖案17相同之線 寬與其間的間隔。 參照第II圖,第二抗反射層21(參照第1H圖)係使 用第二光阻層圖案22作爲蝕刻屏蔽而被蝕刻。經蝕刻之第 二抗反射層21 (參照第1H圖)被稱作爲第二抗反射層圖 案 21 A。 第二抗反射層圖案21A及第二光阻層圖案22當作用於 形成於稍後被形成之間隔件圖案的犧牲層。 參照第U圖,第二間隔件成形絕緣層2 3被形成於第 三氮氧化矽層20、第二抗反射層圖案21A、及第二光阻層 圖案22上面。第二間隔件成形絕緣層23可被形成爲使得 第二抗反射層圖案21A及第二光阻層圖案22之側壁被覆 蓋。爲達此目的’具有絕佳階梯覆蓋性之材料可被使用。 例如’第二間隔件成形絕緣層23可爲超低溫氧化物(ULTO ) 層。 -13- 201203311 參照第1K圖’殘留在第二抗反射層圖案21A(參 1J圖)及第二光阻層圖案22(參照第1J圖)的側壁 第二間隔件圖案2 3 A藉由蝕刻第二間隔件成形絕緣只 (參照第U圖)而被形成。各種蝕刻製程(例如一種 性蝕刻)可被用來形成第二間隔件圖案2 3 Α。 隨後’第二抗反射層圖案21A(參照第1J圖)及 光阻層圖案22(參照第Η圖)被移除。第二抗反射層 21Α(參照第1J圖)及第二光阻層圖案22(參照第1 可經由乾蝕刻製程而被移除。例如,此乾蝕刻製程可 剝離製程。 結果,僅有第二間隔件圖案23A殘留在第三氮氧 層2 0上面。 參照第1L圖,第三氮氧化矽層20(參照第1K圖 使用第二間隔件圖案2 3 A作爲蝕刻屏蔽而被蝕刻。此 刻之第三氮氧化矽層20(參照第1K圖)在下文中被 爲第三氮氧化矽層圖案20A。 參照第1M圖,第二SOC層19(參照第1L圖) 用第二間隔件圖案23A及第三氮氧化矽層圖案20A作 刻屏蔽而被蝕刻。經蝕刻之第二SOC層1 9 (參照第1 : 在下文中被稱作爲第二線條圖案19A。 第二線條圖案19A相交第一線條圖案13A,其在 第二SOC層19後殘留並被部分地暴露。第一線條圖案 及第二線條圖案19A在用於形成接觸孔之篩網式硬遮 形成時將一起被使用作爲蝕刻屏蔽。 照第 上之 I 23 等方 第― 圖案 J圖) 爲氧 化矽 )係 經蝕 稱作 係使 爲蝕 L圖) 蝕刻 1 3 A 罩被 -14- 201203311 第一線條圖案13A在形成第二線條圖案19A之 間會由於相對於第二SOC層19的蝕刻選擇性而不 刻。 參照第1N圖,第二間隔件圖案2 3 A (參照第1 及第三氮氧化矽層圖案2〇A(參照第1M圖)被移阔 因爲第二間隔件圖案23A(參照第1M圖)具有 結構其在上表面上的多個高度是不同的,故如果下 移除第二間隔件圖案23 A (參照第1 Μ圖)的情況 刻,則第二間隔件圖案2 3 A (參照第1 Μ圖)之非對 可能會被轉移,並在用於形成接觸孔之後續製程期 許多困難,諸如無法完全地打開接觸孔。 因此,可藉由事先移除第二間隔件圖案23Α( 1 Μ圖)來防止此非對稱結構被轉移。 隨後,第一氮氧化矽層1 2 (參照第1 Μ圖)係 一線條圖案1 3 Α及第二線條圖案1 9 Α作爲蝕刻屏蔽 刻。此經蝕刻之第一氮氧化矽層1 2 (參照第1 Μ圖 文中被稱作爲第一氮氧化矽層圖案12Α。 因爲第一線條圖案13Α在第二線條圖案19Α被 殘留且兩個圖案相交,故第一氮氧化矽層圖案12Α 刻以形成篩網式圖案,其具有多個開孔以便暴露位 方之非晶質碳層1 1的多個部分。 參照第10圖,第一線條圖案13Α(參照第1Ν 第二線條圖案19Α被移除。 製程期 會被蝕 Μ圖) 非對稱 層在不 下被蝕 稱結構 間造成 參照第 使用第 而被蝕 )在下 形成時 能被蝕 於其下 圖)及 -15- 201203311 第一線條圖案1 3 A (參照第1 N圖)及第二線條圖案 19A可具有不同之圖案高度,其可能導致蝕刻之不均勻 性。因此’如果它們在進一步蝕刻之前被移除,則蝕刻之 不均勻性可被避免。 非晶質碳層11 (參照第1N圖)係使用第一氮氧化矽 層圖案1 2 A作爲蝕刻屏蔽而被蝕刻。此經蝕刻之非晶質碳 層11 (參照第1N圖)在下文中被稱作爲非晶質碳層圖案 1 1 A。 參照第1 P圖,第一多晶矽層1 0 (參照第1 0圖)係使 用第一氮氧化矽層圖案1 2 A (參照第1 Ο圖)以及非晶質碳 層圖案1 1 A(參照第1 〇圖)作爲蝕刻屏蔽而被蝕刻。結果, 篩網式硬遮罩圖案1 0 A被形成。 隨後,第一氮氧化矽層圖案12A(參照第1〇圖)及非 晶質碳層圖案11A(參照第ΙΟ圖)被移除。 隨後,蝕刻目標層(未示於圖)係使用硬遮罩圖案10A 作爲蝕刻屏蔽而被蝕刻,以便形成接觸孔。在第1 P圖中, 硬遮罩圖案10A被形成爲方形篩網式圖案。然而,此篩網 之多個開孔可被形成爲各種形狀。此外,亦可利用此方形 篩網式硬遮罩圖案10A來蝕刻該蝕刻目標層(未示於圖), 並由於此蝕刻製程之使邊緣成平滑圓角之特性,以致可形 成圓形(c i r c u 1 a r)之接觸孔。 如上所述,在本發明之實施例中,用於形成間隔件圖 案之間隔件圖案技術(SPT )製程被執行兩次而形成多個具 -16- 201203311 有交叉方向之線型圖案以便形成篩網式硬遮罩圖案。尤 其,藉由在下層被蝕刻之前移除具有非對稱結構之間隔件 圖案,可防止可能因該非對稱結構所造成之蝕刻之不均勻 性及圖案之不均勻性。 同樣地,此SPT製程克服了在光阻層圖案之解析度方 面之限制。 雖然已藉由該等特定實施例來敘述本發明,但對於熟 習本技藝之人士而言顯而易知:各種不同之變更與修改均 可在不脫離後附之申請專利範圍中所界定之本發明的精神 與範圍下達成。 【圖式簡單說明】 第1 A至1 P圖係顯示根據本發明之示範性實施例之用 於形成半導體裝置之接觸孔之方法的立體圖。 【主要元件符號說明】 10 第— -多 晶 矽 層 1 0 A 篩網式 硬 遮 罩 圖 案 11 非晶質 碳 層 1 1 A 非晶質 碳 層 圖 案 12 第- -氮 氧 化 矽 層 1 2 A 第- -氮 氧 化 矽 層 圖案 13 第二多 晶 矽 暦 1 3 A 第- -線 條 圖 案 14 第- -旋 塗 碳 層 第一旋塗碳層圖案 第二氮氧化矽層 第二氮氧化矽層圖案 第一抗反射層 第一抗反射層圖案 第一光阻層圖案 第一間隔件成形絕緣層 第一間隔件圖案 第二旋塗碳層 第二線條圖案 第三氮氧化矽層 第三氮氧化矽層圖案 第二抗反射層 第二抗反射層圖案 第二光阻層圖案 第二間隔件成形絕緣層 第二間隔件圖案 -18-
Claims (1)
- 201203311 七、申請專利範圍: 1.一種形成半導體裝置之接觸孔之方法,其包括下列步驟: 在蝕刻目標層上面形成硬遮罩; 在該硬遮罩上面形成第一線條圖案; 在該硬遮罩與該第一線條圖案上面朝與該第一.丨泉{|条 圖案相交之方向形成第二線條圖案; 藉由使用該等第一及第二線條圖案作爲蝕刻屏蔽來 蝕刻該硬遮罩而形成篩網式硬遮罩圖案(meSh_type hud mask pattern);及 藉由使用該筛網式硬遮罩圖案作爲一触刻屏蔽來倉虫 刻該蝕刻目標層而形成接觸孔。 2 ·如申請專利範圍第1項之方法,其中該硬遮罩具有第一 多晶矽層與第一氮氧化矽層之堆®結構。 3 .如申請專利範圍第2項之方法,其中該硬遮罩在該第一 多晶矽層與該第一氮氧化矽層之間另包括氧化物層、非 晶質碳層,或氧化物層與非晶質碳層之堆疊層。 4.如申請專利範圍第1項之方法,其中該第一線條圖案之 形成包括下列步驟: 在該硬遮罩上面形成第一線條遮罩; 在該第一線條遮罩上面形成第一犧牲層圖案; 在該第一犧牲層圖案之多個側壁上面形成第一間隔 件圖案: 移除該第犧牲層圖案; -19- 201203311 藉由使用該第一間隔件圖案作爲餓刻屏壁來餓刻該 第一線條遮罩而形成該第一線條圖案;及 移除該第一間隔件圖案。 5. 如申請專利範圍第4項之方法,其中該第一犧牲層圖案 之形成包括下列步驟: 在該第一線條遮罩上面形成第一犧牲層; 在該第一犧牲層上面形成第二氮氧化砂層; 在該第二氮氧化矽層上面形成第一抗反射層; 在該第一抗反射層上面形成具有線型圖案之第一光 阻層圖案; 藉由使用該第一光阻層圖案作爲飩刻屏壁來蝕刻該 第一抗反射層及該第二氮氧化矽層; 移除該第一光阻層圖案及該第一抗反射層:及 藉由使用該經蝕刻之第二氮氧化矽層作爲蝕刻屏壁 來蝕刻該第一犧牲層而形成該第一犧牲層圖案。 6. 如申請專利範圍第4項之方法,其中該第一間隔件圖案 之形成包括下列步驟: 在該第一線條遮罩及該第一犧牲層圖案上面形成間 隔件成形絕緣層;及 蝕刻該間隔件成形絕緣層以便使得該間隔件成形絕 緣層殘留在該第~犧牲層圖案之多個側壁上。 7·如申請專利範圍第4項之方法,其中該第一犧牲層圖案 具有相對於該第一間隔件圖案之蝕刻選擇性。 -20- 201203311 8. 如申請專利範圍第4項之方法,其中該第一間隔件圖案 具有相對於該第一線條遮罩之蝕刻選擇性。 9. 如申請專利範圍第4項之方法,其中該第一線條遮罩係 多晶砂層。 1 〇.如申請專利範圍第4項之方法,其中該第一犧牲層圖案 係旋塗碳(SOC)層(spin- on carbon layer)。 1 1 .如申請專利範圍第4項之方法,其中該第一間隔件圖案 係超低溫氧化物(ULTO )層。 1 2 ·如申請專利範圍第1項之方法,其中該第二線條圖案之 形成包括下列步驟: 在該硬遮罩及該第一線條圖案上面形成第二線條遮 罩; 在該第二線條遮罩上面形成第二犧牲層圖案; 在該第二犧牲層圖案之多個側壁上形成第二間隔件 圖案, 移除該第二犧牲層圖案;及 藉由使用該第二間隔件圖案作爲蝕刻屏壁來蝕刻該 第二線條遮罩而形成該第二線條圖案。 1 3 .如申請專利範圍第1 2項之方法,其中該第二犧牲層圖 案具有第二抗反射層及第二光阻層圖案之堆疊結構。 1 4 .如申請專利範圍第1 2項之方法,其另包括下列步驟: 在該第二犧牲層圖案形成之前,在該第二線條遮罩 上面形成第三氮氧化矽層。 -2 1- 201203311 1 5 .如申請專利範圍第1 2項之方法,其中該第二線條圖案 係由具有相對於該第一線條圖案之蝕刻選擇性的材料所_ 形成。 1 6 如申請專利範圍第1 2項之方法,其中該第二間隔件圖 案係由具有相對於該第二線條遮罩之蝕刻選擇性的材g 所形成。 1 7 .如申請專利範圍第1 2項之方法,其中該第二線條遮罩 係旋塗碳(SOC )層。 1 8 ·如申請專利範圍第1 2項之方法,其中該第二間隔件圖 案係超低溫氧化物(U LT Ο )層。 19. 一種形成半導體裝置之接觸孔之方法,其包括下列步 驟: 在蝕刻目標層上面形成硬遮罩; 在該硬遮罩上面形成一第一線條遮罩; 在該第一線條遮罩上面形成第一間隔件圖案; 藉由使用該第一間隔件圖案作爲蝕刻屏蔽來蝕刻該 第一線條遮罩而形成第一線條圖案; 移除該第一間隔件圖案; 在該硬遮罩及該第一線條圖案上面形成第二線條遮 罩; 在該第二線條遮罩上面朝與該第一線條圖案相交之 方向形成第二間隔件圖案; 藉由使用該第二間隔件圖案作爲蝕刻屏蔽來蝕刻該 第二線條遮罩而形成該第二線條圖案; *22- 201203311 移除該第二間隔件圖案; 藉由蝕刻該硬遮罩而形成篩網式硬遮罩圖案;及 藉由使用該篩網式硬遮罩圖案作爲蝕刻屏蔽來餓刻 該蝕刻目標層而形成接觸孔。 2 0.如申請專利範圍第1 9項之方法’其另包括下列步驟: 在該硬遮罩與該第一線條遮罩之間形成第一硬遮 罩; 在該第一硬遮罩與該第一線條遮罩之間形成第二硬 遮罩; 使用該等第一及第二線條圖案作爲蝕刻屏蔽來蝕刻 該第二硬遮罩;及 使用該經蝕刻之第二硬遮罩作爲蝕刻屏蔽來蝕刻該 第一硬遮壤, 其中籍由蝕刻該硬遮罩而形成該篩網式硬遮罩圖案 係使用該等經蝕刻之第一及第二硬遮罩作爲蝕刻屏蔽。 -23-
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100064952A KR101145335B1 (ko) | 2010-07-06 | 2010-07-06 | 반도체 장치의 콘택 홀 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201203311A true TW201203311A (en) | 2012-01-16 |
Family
ID=45428182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099132557A TW201203311A (en) | 2010-07-06 | 2010-09-27 | Method for forming contact hole of semiconductor device |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20120009523A1 (zh) |
| KR (1) | KR101145335B1 (zh) |
| CN (1) | CN102315158A (zh) |
| TW (1) | TW201203311A (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102522370B (zh) * | 2011-12-22 | 2015-12-02 | 上海华虹宏力半导体制造有限公司 | 接触孔的形成方法 |
| US9449839B2 (en) | 2012-08-06 | 2016-09-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Self-assembled monolayer for pattern formation |
| US8883646B2 (en) * | 2012-08-06 | 2014-11-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Self-assembled monolayer for pattern formation |
| US8647981B1 (en) * | 2012-08-31 | 2014-02-11 | Micron Technology, Inc. | Methods of forming patterns, and methods of forming integrated circuitry |
| CN102881648B (zh) * | 2012-10-17 | 2016-09-14 | 上海华虹宏力半导体制造有限公司 | 金属互连结构的制作方法 |
| KR20140129787A (ko) | 2013-04-30 | 2014-11-07 | 에스케이하이닉스 주식회사 | 하드마스크구조물 및 그를 이용한 반도체장치의 미세 패턴 형성 방법 |
| US9698015B2 (en) * | 2013-10-21 | 2017-07-04 | Applied Materials, Inc. | Method for patterning a semiconductor substrate |
| CN104201097A (zh) * | 2014-09-02 | 2014-12-10 | 上海华力微电子有限公司 | 小尺寸图形的制作方法 |
| KR102337410B1 (ko) | 2015-04-06 | 2021-12-10 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성 방법 |
| KR102387944B1 (ko) | 2015-12-24 | 2022-04-18 | 삼성전자주식회사 | 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법 |
| CN108281413B (zh) * | 2017-01-06 | 2019-09-17 | 联华电子股份有限公司 | 制作电容器的方法 |
| KR20200105247A (ko) * | 2019-02-28 | 2020-09-07 | 에스케이하이닉스 주식회사 | 패턴 형성 방법 |
| CN112670245B (zh) * | 2019-10-15 | 2022-07-05 | 长鑫存储技术有限公司 | 半导体元件的制作方法 |
| US11120992B2 (en) * | 2019-11-11 | 2021-09-14 | Xia Tai Xin Semiconductor (Qing Dao) Ltd. | Method of fabricating semiconductor device |
| CN113173553A (zh) * | 2021-03-12 | 2021-07-27 | 中国科学院微电子研究所 | 一种纳米网的制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010056936A (ko) * | 1999-12-17 | 2001-07-04 | 박종섭 | 반도체 소자의 미세 콘택홀 형성방법 |
| KR20080060023A (ko) * | 2006-12-26 | 2008-07-01 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 콘택홀 패턴 형성 방법 |
| KR20080088929A (ko) * | 2007-03-30 | 2008-10-06 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
| KR100944348B1 (ko) * | 2008-05-16 | 2010-03-02 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
| US7879727B2 (en) * | 2009-01-15 | 2011-02-01 | Infineon Technologies Ag | Method of fabricating a semiconductor device including a pattern of line segments |
-
2010
- 2010-07-06 KR KR1020100064952A patent/KR101145335B1/ko not_active Expired - Fee Related
- 2010-09-27 TW TW099132557A patent/TW201203311A/zh unknown
- 2010-10-01 US US12/896,238 patent/US20120009523A1/en not_active Abandoned
- 2010-12-24 CN CN2010106042809A patent/CN102315158A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN102315158A (zh) | 2012-01-11 |
| KR101145335B1 (ko) | 2012-05-14 |
| KR20120004217A (ko) | 2012-01-12 |
| US20120009523A1 (en) | 2012-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201203311A (en) | Method for forming contact hole of semiconductor device | |
| US7807578B2 (en) | Frequency doubling using spacer mask | |
| TWI356446B (en) | Methods to reduce the critical dimension of semico | |
| TWI302635B (en) | Partially formed integrated circuit and method of integrated circuit fabrication and forming an integrated circuit | |
| US8278223B2 (en) | Method for forming hole pattern | |
| US8802510B2 (en) | Methods for controlling line dimensions in spacer alignment double patterning semiconductor processing | |
| TWI508131B (zh) | 形成精細圖案之方法 | |
| US20090017631A1 (en) | Self-aligned pillar patterning using multiple spacer masks | |
| US7846849B2 (en) | Frequency tripling using spacer mask having interposed regions | |
| TW200935497A (en) | Method for forming high density patterns | |
| US20120028471A1 (en) | Method of manufacturing a semiconductor device | |
| TW200901272A (en) | Method for forming fine patterns in semiconductor device | |
| KR20130070351A (ko) | 반도체장치 제조 방법 | |
| US20170170272A1 (en) | Cointegration of directed self assembly and sidewall image transfer patterning for sublithographic patterning with improved design flexibility | |
| JP2009071306A (ja) | 半導体素子の微細パターン形成方法 | |
| JP2007300125A (ja) | 半導体素子の微細パターンの形成方法 | |
| CN103390551B (zh) | 半导体装置图案化结构的制作方法 | |
| JP2005197640A (ja) | フラッシュメモリ素子の製造方法 | |
| CN102760645A (zh) | 在半导体器件中制造孔图案的方法 | |
| JP2741175B2 (ja) | 半導体素子の微細パターン形成方法 | |
| CN103094182B (zh) | 一种半导体器件制作方法 | |
| CN113496941A (zh) | 一种半导体结构的形成方法 | |
| CN106504984B (zh) | 半导体器件的制备方法 | |
| CN103903972A (zh) | 一种小尺寸图形的制作方法 | |
| KR20070113604A (ko) | 반도체 소자의 미세패턴 형성방법 |