TW201201336A - Stacked interposer leadframes - Google Patents
Stacked interposer leadframes Download PDFInfo
- Publication number
- TW201201336A TW201201336A TW100113702A TW100113702A TW201201336A TW 201201336 A TW201201336 A TW 201201336A TW 100113702 A TW100113702 A TW 100113702A TW 100113702 A TW100113702 A TW 100113702A TW 201201336 A TW201201336 A TW 201201336A
- Authority
- TW
- Taiwan
- Prior art keywords
- frame
- die
- stacked
- lead frame
- lead
- Prior art date
Links
Classifications
-
- H10W70/40—
-
- H10W70/20—
-
- H10W70/442—
-
- H10W70/481—
-
- H10W95/00—
-
- H10W72/07354—
-
- H10W72/347—
-
- H10W90/736—
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
Description
201201336 六、發明說明: 【發明所屬之技術領域】 本揭示内容一般而言係關於積體電路(ic)封裝,且尤 其更關於使用於1C封裝之引線架及製造引線架之方法。 【先前技術】 其上形成積體電路之梦晶片係如此小,以致其對於損 壞敏感及難以處置,且許多1C晶片被封裝在保護晶片並 提供可附接至諸如印刷電路板之基材上電路的大接觸引 線之圍封件内。一種裝配此種類型1C封裝的普遍方法係 附接一「引線架」或「引線框架」,作為其裝配期間對於 晶粒的機械支撐◊引線架之一部分被修整移除,僅留下 提供用於成品之外部連接的引線。一引線架包含晶粒所 附接之一「晶粒槳(die paddle)」,及提供外部電連接的「引 線」。一種將晶粒連接至引線之方法係藉由以小跳線從晶 粒接點導線接合(wireb〇nding)到各種引線。在其他情況 中,引線架之一指狀件可直接覆蓋晶粒並直接焊接至晶 粒接點。引線架係藉由衝壓(stamping)或蝕刻(^心丨吨)由 平板金屬構成。「向下設置(D〇wnsetting)」是由將晶粒槳相 對於該等接合指狀件向下推,以遵照標準產業需求而構 成。第1圖說明具有已向下設置之一晶粒槳的一引線架 的—貫例。第2圖說明一已被剖開以顯示IC晶粒的_⑴ 封裝,及在修整及形成後保留的引線架。 亦可能在一小基材上裝配一些IC晶片,及將此總成封 201201336 裝以形成一 1C裝置。當被整合進入至一單一裝置之ic
晶片及單一裝置的數目增加時,封裝尺寸成長,且由1C 裝置產生的熱I增加。一種使經整合之封裝的尺寸保持 為小之方法係堆疊1C晶片,其在提供互連及熱耗散方面 面臨挑戰。 【發明内容】 需要一種對堆疊式1c裝置提供改良熱耗散,以使整合 大量裝置的同時能夠保持一最小封裝尺寸的系統。σ 在某些具體實施例十,係揭示一種堆疊式引線架總 成。該堆疊式引線架總成包括:一第一晶粒,第_晶2 具有界定-安裝平面的-表面;-第-引線架,第:引 線架堆疊在第—晶粒之上且附接至第—曰 — 日日 粒’第二晶粒堆疊在第一引線架之上且附接至第一引線 架;以及一第二引線架,第二引線架堆疊在第二晶粒之 上且附接至第二晶粒。第一及第二引線架具有晶粒紫, 晶粒紫具有經延伸側面板,經延伸側面板具有置於安裝 平面中之附接表面。 乂 在某些具體實施例中,係揭示一種積體電路裝置。該 積體電路襄置包括—基材,基材具有電路及附接至該基 V堆®式引線架總成。堆疊式引線架總成包括 :第-晶粒,堆疊在第一晶粒之上的一第一引線架,堆 疊:第-引線架之上的至少一第二晶粒;以及堆疊在第 二晶粒之上的至少一第二引線架。 201201336 在某些具體貫施例中’係揭示一種製造堆疊式引線架 總成的方法。該方法包括以下步驟:將一第一晶粒置於 一載體上’將一第一引線架置於第一晶粒上並將第一引 線架附接至第一晶粒,將一第二晶粒放置於第一引線架 上並將第二晶粒附接至第一引線架,以及將一第二引線 架置於第二晶粒上並將第二引線架附接至第二晶粒。 【實施方式】 在此包括用以提供進一步理解及併入且構成此說明書 之°卩为的附圖說明’藉由附圖說明所揭示之具體實施 例及與說明書一起解釋所揭示具體實施例的原理。 本文揭示之系統及方法描述多個堆疊式引線架如何可 與夕個ic晶粒整合以形成一堆疊式引線架總成,堆疊式 引線架總成可在封裝IC總成之製程中以一總成來處置, 或可is於一基材中作為一積體總成的一部分,形成更 複雜的單一裝置。 在、下只知方式中,係提出各種特定細節以提供對於 本揭7F内今的完全理解。然而,在本發明領域中具有通 常知識者應瞭解,本揭示内容的具體實施例可無須一些 特定細節而實踐m事例中,為了不混淆揭示内容, 未詳盡顯示為人熟知的結構及技術。 第3A圖係根據本揭示内容的某些態樣之—引線架堆疊 總成之-具體實施例的—分解圖。自堆疊的底部向上運 201201336 作’ —1C晶粒U)係以-引線架12覆蓋。引線架12具有稱 為-「晶粒紫」之中央區段20,中央區段20之尺寸及形 狀與晶㈣匹配,且在此具體實施例中經顯示為一具有 從晶粒槳20向外及向下延伸之經延伸側面板的一單體元 件板的最遠端形成支”件18’在支樓部件18底 側上具有平附接表面。在此具體實施例中,導熱係一重 要屬性且因此形成連接部件22之引線架部分係寬及連 續,以提供自晶粒紫20到支撐部件18的改良導熱。在某 些具體實施例中,連接部件22可係一單一狹窄元件或多 個元件。 堆S十的下一元件係第二1C晶粒丨4。此可為與晶粒】2 相同類型的晶粒,或可為一不同晶粒。雖然有利的是使 晶粒1 4與晶粒12尺寸相同或比其更小,但可使用大於晶 粒12的一晶粒14。引線架12的晶粒槳2〇必須具有可容納 晶粒12及晶粒14兩者的尺寸,因兩者皆附接至晶粒槳 12。 引線架1 6位於晶粒14上,並具有類似於引線架12之一 晶粒紫區域26與經延伸側面板,及具有支撐部件24與連 接部件24。在此具體實施例中,側面板在垂直於引線架 12的側面板之方向中延伸。支撐部件24之底側上的晶粒 槳26之高度’由晶粒1〇及14及引線架12加上任何置於晶 粒與引線架間的黏著物、焊料、熱化合物或其他材料之 201201336 厚度的總厚度決定。可將額外成對之晶粒及引線架(未顯 示)加至此堆疊’如第4圖中進一步描述。 第3B圖係根據本揭示内容的某些態樣之一經裝配的堆 疊式引線架總成之一透視圖。在此顯示經裝配後的來自 第3A圖之晶粒1〇及14與引線架12及16。焊料3〇顯示為在 回流後延伸超出引線架16邊緣,將引線架16附接至晶粒 14。在晶粒1 〇及引線架丨2之間,以及在引線架丨2及晶粒 14之間的其他焊料層在此圖式中不可見。在某些具體實 施例中,可使用一導熱黏著劑代替焊料。黏著劑亦可取 決於堆疊的設計而為導電或絕緣。在此具體實施例中, 引線架1 2及1 6的尺度係使得支撐部件的底側處於與晶粒 1〇的底側相同的平面中。此共面性(copianarity)容許此總 成使用浑料或黏著劑附接至一基材。在某些具體實施例 中’經裝配的堆疊式引線架總成將具有良好之實體完整 性’並可封裝在帶捲(tape reels)上及依極類似於1(:封裝 之封裝與置放方式使用自動設備放置。 第4圖係根據本揭示内容的某些態樣之一引線架堆疊 總成的一具體實施例的一截面圖。來自第3 a圖之晶粒j 〇 及14與引線架12及16在此顯示為處於經裝配狀態。在此 視圖中’引線架16之延伸側面板係垂直於頁面,且使得 前側面板不可見。引線架16的晶粒槳經顯示為區段16, 而後側面板係顯示為區段16之下及晶粒1〇及14後的實心 201201336 兀件。在第4圖顯示的具體實施例中,在晶粒及引線架間 顯示一黏著劑40。黏著劑40可為一導熱黏著劑、熱化合 物、焊料、導電黏著劑或提供所需電、熱及結構特性的 其他材料。儘管黏著劑40係顯示為具有一與鄰接晶粒1〇 戈14之厚度相當的厚度,但黏著劑的厚度可自實質上零 (在熱化合物意欲填充晶粒及引線架之不規則表面中 的實例中)變化至可能比晶粒更厚的一層(在一材料經選 定以提供熱及電絕緣的實例中)。此外,儘管黏著劑在此 具體實施例中顯示為在黏著劑4〇的三層中之一單一材 料,但各層可係一不同材料而不脫離申請專利範圍的範 疇。 第4圖亦以虛線揭示一第三晶粒42及第三引線架,其 位於晶粒10及14與引線架12及16之±。諸材料層46顯示 介於晶粒42及引線架16及44之間。其他具體實施例(未顯 不)包括於引線架44上增加的晶粒及引線架之額外層,額 外引線架的延伸側面板如同在此具體實施例中所顯示, 使每一層變得更長以達到基材。 第5圖係根據本揭示内容的某些態樣之一併入堆疊式 引線架總成52與54的—積體電路總成50之-透視圖。基 材59可用一非傳導材料(例如雙馬來醯亞胺三氮六環 (BT))或-金屬製成。堆疊式引線架總心⑷何焊接 到-BT基材上之電鑛區域(未顯示)或用黏$劑接合。黏 201201336 著劑的選擇可部分地取決於待藉由引線架提供的功能。 右引線架係要自1C裝置將熱傳導離開,則有利的是使黏 著劑為導熱的。引線架亦可將IC晶粒的電連接提供至基 材,包括個別電路及電源及接地連接兩者,在該情況下 有利的是使用導電黏著劑。IC總成亦可包括其他大及小 裝置5 6與5 8,其一起提供總成5 〇的功能。亦可能使用其 他類型之附接方法,包括機械緊固件、纜夾、夾子及固 持與基材接觸之堆疊式引線架總成的彈簧負載機構。 第6圖係第5圖之積體電路總成5〇的一透視圖,其中增 加根據本揭示内容的某些態樣之-散熱器62。在此總成 6〇具體實施例中,散熱器62包括—在待與堆疊式引線架 總成5 2及5 4的頂部引線架接觸之高度及位置處的附接塾 66 ’以及一在待與組件冗的頂部接觸之高度及位置處的 附接墊64。在此具體實施例中,用—不導電黏著劑將附 接塾66及64接合至其各別配接表面。在某些具體實施例 中’可將散熱器電接合至引線架’尤其若引線架係連接 至裝置的接地’且在某些具體實施例中,可由其他構件 將散熱器固持與引線架熱或電接觸,且可能沒有黏著劑 材料或可能有非點著劑化合物,例如散熱器及引線架間 之熱油脂。 第7圖係第6圓之積體電路總成60的-透視圖,其作為 根據本揭示内容的某些態樣在囊封後之-成品7 0。在此 201201336 具體實施例中,一模塑化合物72已在總成60周圍形成, 其形成具有經暴露接觸塾74之一實心體。某些具體實施 例可利用一預形成殼代替模塑化合物。在此具體實施例 中’使散熱器62的表面62暴露及與模塑化合物72的表面 齊平。若成品70經組態使得此表面62與外部散熱器或基 材(未顯示)接觸,則熱可從散熱器62傳導到外部散熱器。 第8圖顯示根據本揭示内容的某些態樣之一經組態以 安裝一載體膜84及1C晶粒89的一製造架80。架材料以係 一具有經調整尺寸以裝配堆疊式引線架總成之一開口 82 的一薄片。在此具體實施例中,架材料88具有顯示為孔 及狹缝86之對準特徵,用於在一製造支架或工模中安裝 及對準此架。在此具體實施例中,一片塑膠膜84橫越如 所示之架開口 82的高度之一部分,而附接至架材料88的 後部。如圖中可見,在開口 82的頂部(在此視圖中)處留 出一清楚空間’其益處將在下文討論。膜84在面對該架 之側上具有一黏著劑塗層(未顯示)。膜84之此前面等同 於成品堆疊式引線架總成的安裝表面。晶粒89已置於膜 84上及由黏著劑塗層保持在適當位置中。 第9圖顯示根據本揭示内容的某些態樣之其中已形成 複數個第一引線架98的一製造架90。個別引線架98的位 置對應於第8圖中顯示之晶粒89的位置。引線架%係經由 支撐結構99彼此連接且連接至開口料之周邊,支撐結構 10 201201336 99在堆豐式引線架總成於裝配製程結束處分開時將會被 移除。在此實例中,架9〇的外部周邊92經調整尺寸及成 型以適配進入至架80的開口 82中。當將架9〇置於開口 82 中時,對準特徵96將位於未由膜84覆蓋的區域,並改良 架90之對準的準確度,而無須次要操作以在對準特徵% 的區域中移除膜84。引線架98的附接表面將與膜84接觸。 第10圖顯示根據本揭示内容的某些態樣之其中已形成 複數第二引線架108的一製造架1〇〇。引線架1〇8係經由支 撐結構109彼此連接且連接至開口 1〇4之邊緣,支撐結構 109在堆疊式引線架總成於裝配製程結束時分開時將會 被移除。形成此等支撐結構1〇9使得其可覆蓋支撐結構 99,同時仍容許引線架108保持其在堆疊中的適當位置。 外部周邊i 0 2可經調整尺寸及成型以適配進入至架9 〇的 開口 94中,或可覆蓋架90。對準特徵1〇6經定位以覆蓋架 80中未由膜84覆蓋之開口 82的區域。在此實例中,引線 架108之延伸側面板在實質上垂直於引線架⑽的侧面板 之方向中延伸。引線架1〇8的附接表面與膜84接觸。 在此描述一實例製程。在本發明領域中具有通常知識 者將瞭解在每一步驟的細節中及該等步驟之次序中,可 存在可實施而不脫離申請專利範圍的各種變化。一黏著 劑塗佈膜84橫跨架80的開口 82置放,如第8圖中所示。架 80係附接至在將晶粒89置於膜84上之特定位置的「取置 201201336 機中之-參考工模’其中黏著劑將晶粒固持在適當位 置。-些數量之黏著劑(圖中未顯示)係置於每—晶:的 頂部上。架90接著係置於架8〇上並使用特徵%對準。引 線架98的底側將與晶粒89的頂部表面接觸。一些數量之 黏著劑係置於在引線架98之晶粒槳的頂部表面上。—第 二組晶粒(此等圖中未顯示)將置於引線架98之各者上, 其中-些數量之黏著劑置於此第二組晶粒之各者的頂部 上。架100接著係置於架90上並使用特徵1〇6對準。引線 架1 〇 8的底側將與第二組晶粒的頂部接觸。 架80、90及1〇〇之此堆疊組經處理以固化黏著劑,且接 著分開堆疊式引線架總成。若在此所述製程之黏著劑係 焊料膏’則S1化處理將為在—受控制溫度爐中使焊料回 流。或者,黏著劑可包括一催化劑且經過某一時間後自 打固化。在分離後,可依類似於處置其他lc裝置的方式 將個別引線架總成置於一帶捲(未顯示)上、置於托盤中 或以其他方式封裝以用於處置且轉#到其他裝配製程。 第11及12圖說明兩實例具體實施例,其顯示根據本揭 示内容之某些態樣將晶粒電連接至引線架。第11圖顯示 在自製造架分離之前的一堆疊式引線架總成,其中頂部 引線架具有直接與頂部晶粒之_部分直接電接觸的一分 離元件11 0。此可在最後總成中提供電路連接。 第11圖亦說明如何由三製造架的結合形成一壩條(dam 12 201201336 bar)。在第11圖之視圖中,外製造架包含區段112及116, 其分別具有成型缺口 11 3及11 7。此圖案重複於此晶粒位 置之的其他側面上(在第丨丨圖之視圖中可見)及在架内 之所有其他晶粒位置處(未顯示)。第二架具有橫跨引線 形成的一部分壩條114,其中部分壩條114具有在適配進 入至成型缺口 113之一端處的一成型尖端及一平表面(在 此貫例中係在塌條114的另一端處)。第三架具有一部分 壩條115,其在接合成型缺口 117之一端處亦具有一成型 尖端及一平表面(在此實例中係在對接部分壩條〗14之平 表面的另一端處)。在本發明領域中具有通常知識者將瞭 解可能使用其他形狀的尖端及缺口及對接表面。晶粒位 置之各側上的對連接部分壩條114與丨17及第一架的部分 112及m在晶粒位置周圍形成一連續周邊。此連續周邊 形成用模塑化合物來包覆模塑堆疊式引線架之一壩。包 覆模塑步驟係藉由將諸架之此分層總成夾在成型的射出 模塑模穴(未顯示;其抵於第一架區段112及116與部分壩 條m及115之周邊密封以形成圍繞堆疊式引線架的模幻 之間而完成。模塑化合物透過缺口 118的區域注人,填充 壩條周邊内之開放空間。壩條防止模塑化合物流入區域 119而無須使射出模塑模穴成型以符合架中的開口。此使 得在包覆模塑製程期間的囊封漏減到最少。 第12圖顯示意欲用作一對之— 對堆疊式引線架總成, 13 201201336 其中堆疊式引線架總成的第—引線架具有_共同電Μ 線⑵,共同電路引線120在最終總成中能提供諸如連接 至一 Η橋接馬達控制器之一電路功能。 第13圖說明根據本揭示内容的某些態樣之兩製造架如 何可經組態以用共面之表面來堆疊。在此實例中,j外 部製造架130承載複數個第一引線架丨32,第一引線架132 係藉由橋接區段134連接至外部製造架,橋接區段134已 從頂部蝕刻(如此視圖中可見)至大約原始厚度之半。一 内部製造架136承載複數個第二引線架138,第二引線架 138經偏移以適配在引線架132之上。内部製造架136之外 部周邊具有橫跨橋接區段134之橋接區段14〇,其中橋接 區段140已從底部蝕刻(如此視圖中)至大約原始厚度之 半。由於兩橋接區段134與140已在重合區域上相反之相 對方向中蝕刻,形成橫跨重合區域之配接缺口,橋接區 段140覆蓋橋接區段134及容許内部製造架136與外部製 造架130置於一共同平面上。將内部及外部製造架136及 130定位至一共同平表面簡化了製程。 可見到堆疊式引線架總成的所揭示具體實施例,提供 了多個堆疊式晶粒至一基材的改良熱及電連接。實現堆 疊式晶粒的使用(尤其用於諸如產生大量熱之高功率切 換電晶體的1C晶粒)減少整體總成的尺寸,同時維持IC 曰曰粒之接面在將提供一長而可靠的操作壽命的溫度。可 14 201201336 裝配此等堆疊式引線架總成而後像其他ic裝置一樣處 置’減少此等類型的裝置配合現存設備及製程使用的影 響。 提供先前描述以使在本發明領域中具有通常知識者能 實現在此描述的各種態樣。儘管前文已描述被認為係最 佳模式及/或其他實例,應理解在本發明領域中具有通常 知識者將會易於了解對於此等態樣的各種修正,且可將 在此界定的同屬原理應用於其他態樣。因此,申請專利 範圍無思艾限於在此顯示的態樣,而是使整體範圍與所 述之申請專利範圍一致,除非明確地如此陳述,否則文 中對於單數之元件的參考無意指「一且唯一」而是指「一 或多數」。除非明確地另行陳述,否則術語「一些」指一 或多數。男性代名詞(如他的)包括女性及中性(如,她及 它的)且反之亦然。標題及子標題(若有時)僅為便利使 用且不限制本發明。 應理解,所揭示製程中之步驟的特定次序或階層係範 例性方法的描述。基於設計優先選擇,應理解可再配置 製程中之步驟的特定次序或階層。可同時施行一些步 驟。隨附之方法請求項以—取樣次序宣稱各種步驟之呈 現元件,且無意於受限於所呈現 如用於此揭示内容的術語「頂部 及類似者應視為指參考任意架, 的特定次序或階層。 」、「底部」、「前」、「後 而非參考普通的重力 15 201201336 架因此,一頂部表面、一底部表面、一前表面及一後 面可在參考的重力架中向上、向下、對角線或水平延 伸。 例如「態樣」之片語不意味著此態樣對於標的技術 為必要的’或此態樣應用於標的技術的所有組態。與一 態樣有關的揭示内容可應用於所有組態,或一或多數组 例如態樣的片語可指一或多數態樣且反之亦然。 例如「具體貫施例」的片語不意味著此具體實施例對 於標的技術為必要的’或此具體實施例應用於標的技術 的所有組態。與—具體實施例有關的揭示内容可應用於 所有具體實施例,或一或多數具體實施例。此一具體實 施例之一片語可指一或多數具體實施例且反之亦然。 字詞「範例性」在此被用來指「作為一實例或說明」。 在此描述為「範例性」之任何態樣或設計無須構成為優 於其他態樣或設計的較佳選擇或優點。 與整個此揭示内容所述之各種態樣的元件均等且係在 本發明領域中具有通常知識者已知或日後得知之所有結 構及功能,係明顯地藉由引用併入本文且預期由申請專 利範圍所包3。此外,在此揭示者無意^對公眾提供, 不管此揭示内容是否在申請專利範圍中明確地陳述。申 清專利範圍之元件無意於依據35U.S.C. §112第六節解 釋’除非元件係明顯使用「用於之構件」的片語陳述, 16 201201336 或在-方法請求項之情況下,該元件使用「用於…之步 驟」的片語陳述。再者,對於術語「包括」、「具有」或 類似者在說明或中請專利範圍已使用之程度,此術語係 預期以類似於術語「包含」之方式的包含性術語,如使 用作為-請求項中之過渡性字詞時之「包含」的解譯。 【圖式簡單說明】 圖係/、有向下設置晶粒槳的一引線架的一透視 圖。 第2圖係封裝之剖開圖示說明,其顯示晶粒及在 修整及形成後保留的引線架之部分。 第3A圖係根據本揭示内容的某些態樣之—引線架堆 疊總成之一具體實施例的一分解圖。 第3B圖根據本揭示内容的某些態樣之一經裝配的堆 疊式引線架總成的一透視圖。 第4圖係根據本揭示内容的某些態樣之一引線架堆疊 總成的一具體實施例的一截面圖。 第5圖係根據本揭示内容的某些態樣之一併入堆疊式 引線架總成的一積體電路總成之一透視圖。 第6圖係第5圖之積體電路總成的一透視圖,其中根 據本揭示内容的某些態樣加入之一散熱器。 第7圖係第6圖之積體電路總成的一透視圖,其作為 在根據本揭示内容的某些態樣囊封後之一成品。 第8圖顯示根據本揭示内容的某些態樣之一經組態以 17 201201336 安裝—栽體膜及ic晶粒的一製造架。 第9圖顯示根據本揭示内容的 各的某些態樣之其十已形成 複數個第—引線架的一製造架。 圖顯示根據本揭示内容的某些態樣之其中 成複數個第二引線架的一製造架。 第:…說明根據本揭示内容的某些態樣,顯干 曰曰粒與弓丨線架之電連接的兩實例具體實施例。…、 2 13圖說明顯示根據本揭示内容的某些態樣之兩製 造架可如何經組態以用共平面之表面堆疊。 【主要元件符號說明】 10 IC晶粒 12 引線架 14 第二1C晶粒 16 引線架 18 支撐部件 20 中央區段/晶粒紫 22 連接部件 24 連接部件 26 晶粒槳區域 30 焊料 40 黏著劑 42 第三晶粒 44 第三引線架 18 201201336 46 材料層 50 積體電路總成 52 堆疊式引線架總成 54 堆疊式引線架總成 59 基材 60 總成 62 散熱器 64 附接墊 66 附接墊 70 成品 72 模塑化合物 74 接觸墊 80 製造架 82 開口 84 載體膜/塑膠膜 86 孔/狹缝 88 架材料 89 IC晶粒 90 製造架 92 外部周邊 94 開口 96 對準特徵 98 第一引線架 99 支撐結構 19 201201336 100 製造架 104 開口 106 對準特徵 108 第二引線架 109 支撐結構 110 分離元件 112 區段 113 缺口 114 部分壩條 115 部分壩條 116 區段 117 缺口 118 缺口 119 區域 120 共同電路引線 130 外部製造架 132 第一引線架 134 橋接區段 136 内部製造架 138 第二引線架 140 橋接區段 20
Claims (1)
- 201201336 七、申請專利範圍: 1 · 一種堆疊式引線架總成,其包含: -第-晶粒,該第—晶粒具有界定一安裝平面的 一表面; 1 "丨冰示,級葩视罙并负在 該安裝平面中具有附接I 秀寸接表面的經延伸側面板,該第一 引線架係堆疊在該第—a ^ 弟 日日粒之上且附接至該第一晶 粒; 一第二晶'粒,該第二晶粒$疊在該第一引線架之 上且附接至該第一引線架;及 -具有-晶粒槳之第二引線架,該晶粒槳具有在 該安裝平面中具有附接表面的經延伸側面板,該第二 引線架係堆璺在該第二晶粒之上且附接至該第二晶 粒0 2. 如申請專利範圍第i項所述之堆疊式引線架總成,其 中該等引線架之至少一者係熱連接(thermally connected)至該等晶粒之至少一者。 3. 如申請專利範圍第1項所述之堆疊式引線架總成,其 .中該專引線架之至少一者的一部分係電連接 (electrically connected)至該等晶粒之至少一者。 21 201201336 4. 如申請專利範圍第1項所述之堆疊式引線架總成,其 中該等引線架之至少一者係與該等晶粒電絕緣 (electrically isolated)。 5. 如申請專利範圍第1項所述之堆疊式引線架總成,其 中該晶粒與引線架係藉由焊料彼此附接。 6. 如申凊專利範圍第1項所述之堆疊式引線架總成,其 中該晶粒與引線架係藉由導熱黏著劑彼此附接。 7. 如申請專利範圍第1項所述之堆疊式引線架總成,其 中該等側面板自該第一及第二引線架延伸之該等方向 係彼此垂直。 8. 如申請專利範圍第丨項所述之堆疊式引線架總成,其 中各引線架包含: 第一及第二支撐部件,該等第一及第二支撐部件 之每一者具有一附接表面,該等附接表面置於該安裝 平面中; 一實質上為平的晶粒槳,該晶粒槳具有一厚度及 一底部表面,該底部表面置於一第二平面中,該第二 平面實質上平行於該安裝+面及從該安裝+面偏移_ 距離,該距離係大約等於該等晶粒及引線架之總厚 度,該第一平面位於該引線架之下,該晶粒槳具有在 22 201201336 該晶粒紫之相對側上之第—及第二端; 至少一個第一連接部件,該至少一個第—連接1 件係連接在該晶粒槳之該第一端及該第一支撐部件p 間;及 < 至少-個第二連接部件’該至少一個第二連接部 件係連接在該晶粒槳之該第二端及該第二支撐部件 間。 。之 ,該 ,該 晶粒 該 9.如申請專利範圍第1項所述之堆疊式弓丨線架總成 總成更包含至少一第三晶粒及至少一第三引線架 至少一第三晶粒及該至少一第三引線架係堆疊在 及引線架的該堆疊上且附接至該堆叠。 10.—種積體電路裝置,其包含: W線架總成 一基材,該基材具有電路;及 附接至該基材的至少一個堆疊式 堆疊式引線架總成包含: 一'第· 一晶粒, 線架係堆疊在第一 一第一引線架,該第一弓丨 晶粒之上; 個第二晶粒係 一個第二引線 至少一個第二晶粒’該至少〜 堆疊在第一引線架上;及 至少一個第二引線架,該是少 架係堆疊在該第二晶粒上。 23 201201336 η·如申請專利範圍第l〇 該堆疊式引線架總成係 項所述之積體電路裝置,其中 用焊料附接至該基材。 …申明專利範圍第1G項所述之積體電路裝置其中 等引線架之至少一者的一部分提供自該堆疊式引線 架總成中之該晶粒的至少一者至該基材上之該電路的 一電連接。 13. 如申吻專利範圍第1〇項所述之積體電路裝置,其中 該等引線架之至少一者提供自該堆疊式引線架總成中 之該晶粒的至少一者至該基材的一熱連接。 14. 如申凊專利範圍第項所述之積體電路裝置,其更 包含與該堆疊式引線架總成熱接觸之一散熱器。 15·如申請專利範圍第14項所述之積體電路裝置,其更 包含一圍封體,該圍封體囊封該基材、堆疊式引線架 總成及散熱器,其中該散熱器之一部分係暴露於該圍 封體之一外表面上。 1 6. 一種製造堆疊式引線架總成的方法,其包含以下步 驟: 將一第一晶粒置於一載體上; 24 201201336 將一第一引線架置於該第一晶粒上及將該第— 引線架附接至該第—晶粒; 將一第二晶粒置於該第一引線架上及將該第二 晶粒附接至該第一引線架;及 將一第一引線架置於該第二晶粒上及將該第二 引線架附接至該第二晶粒。 17.如申請專利範圍第16項所述之方法,其中附接之步 驟包含: 施加一焊料膏;及 加熱該總成以使該焊料膏回流且形成該附接; 其中可延遲該加熱,直到該堆疊式引線架總成的 所有該等元#已被放S,之後該整個堆疊被加熱以使 所有該等附接的焊料回流。 18·如申請專利範圍第16項所述之方法,其中附接之步 驟包含: 施加一黏著劑;及 固化該黏著劑以形成該附接; 其中可延遲該固化,直到該堆疊式引線架總成的 所有該等元件已被放置,之後固化該整個堆疊。 如申請專利範圍第16項所述之方法,其更包含以下 步驟: 25 201201336 第一架的一部分 將一經黏著劑塗佈膜安裝在— 上; 形成複數個第一引線架於一第二架中 形成複數個第二引線架於一第三架中 將複數個第一 佈膜上; 晶粒置於該第一架的該經黏著劑塗 在該第一架上置放及對準該第二架; 在該第二架之該等第一引線架上置放複數個第二 晶粒;及 在該第二架上置放及對準該第三架 20.如申請專利範圍第 步驟: 19項所述之方法, 其更包含以下 在未藉由該經黏著劑塗佈膜覆蓋的該第一架之一 區域中形成對準特徵; 在該第二架之對應於未藉由該經黏著劑塗佈膜覆 蓋的該第一架之該區域之一區域中形成對準特徵丨及 在該第三架之對應於未藉由該經黏著劑塗佈膜覆 蓋的該第一架之該區域之一區域中形成對準特徵。 21_如申請專利範圍第19項所述之方 炅包含以下 步驟: 在該第三架與該第三架重疊之區域中,移除該第 二架的部分與該第三架的部分,使得當將該 Z ^矛二架放 26 201201336 置在該第二架上時,該第三架之一表面係與該第二架 共面。 如申請專利範圍第19項所述之方法,其更包含以下 步驟: 在該第一架令形成複數個成型缺口; 在該第二及第三架中形成部分壩條,其中該第二 及第二架之該等部分壩條係各經組態以在一端處彼此 對接,且在另一端處具有一成型尖端,當該等架被堆 疊時該等成型尖端將與該第一架的該等成型缺口配 接;及 其中在該第一 包含將該第二架之 口接合;及 架上置放及對準該第二架之該步驟 該成型尖端與該第一架之該成型缺 其中在該第二架上置 包含將該第三架之該成型 口接合,且將該第三架之 接端對準。 放及對準該第三架之該步驟 尖端與該第一架之該成型缺 該對接端與該第二架之該對 其更包含以下 23·如申請專利範圍第19項所述之方法 步驟: Μ線架 由該第 在一成型模塑腔室中圍封該等堆疊式架. 將一模塑化合物注入鄰接該等個別堆疊式 之複數個容積空間,該等容積空間至少部分輳 27 201201336 二及第三架之該等部分壩條定出界限 28
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/795,330 US8492884B2 (en) | 2010-06-07 | 2010-06-07 | Stacked interposer leadframes |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201201336A true TW201201336A (en) | 2012-01-01 |
| TWI441300B TWI441300B (zh) | 2014-06-11 |
Family
ID=44168236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100113702A TWI441300B (zh) | 2010-06-07 | 2011-04-20 | 具堆疊式中介層的引線架 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US8492884B2 (zh) |
| EP (2) | EP2662892B1 (zh) |
| TW (1) | TWI441300B (zh) |
| WO (1) | WO2011156051A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104269385A (zh) * | 2014-10-21 | 2015-01-07 | 矽力杰半导体技术(杭州)有限公司 | 封装组件及其制造方法 |
| TWI680561B (zh) * | 2017-05-19 | 2019-12-21 | 日商新電元工業股份有限公司 | 電子模組 |
| CN116133978A (zh) * | 2020-07-30 | 2023-05-16 | 因文森斯公司 | 减少封装集成电路中的脱层 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9842797B2 (en) * | 2011-03-07 | 2017-12-12 | Texas Instruments Incorporated | Stacked die power converter |
| US10128219B2 (en) | 2012-04-25 | 2018-11-13 | Texas Instruments Incorporated | Multi-chip module including stacked power devices with metal clip |
| US9070657B2 (en) | 2013-10-08 | 2015-06-30 | Freescale Semiconductor, Inc. | Heat conductive substrate for integrated circuit package |
| CN103700639B (zh) * | 2013-12-31 | 2017-09-01 | 矽力杰半导体技术(杭州)有限公司 | 封装组件及其制造方法 |
| US9601423B1 (en) | 2015-12-18 | 2017-03-21 | International Business Machines Corporation | Under die surface mounted electrical elements |
| CN105552042A (zh) * | 2015-12-24 | 2016-05-04 | 江苏长电科技股份有限公司 | 一种多芯片正装堆叠夹芯封装结构及其工艺方法 |
| JP6473271B1 (ja) * | 2017-05-19 | 2019-02-20 | 新電元工業株式会社 | 電子モジュール |
| WO2018211681A1 (ja) * | 2017-05-19 | 2018-11-22 | 新電元工業株式会社 | チップモジュールの製造方法 |
| WO2018211680A1 (ja) * | 2017-05-19 | 2018-11-22 | 新電元工業株式会社 | 電子モジュール |
| CN109314087B (zh) | 2017-05-19 | 2022-08-02 | 新电元工业株式会社 | 电子模块、连接体的制造方法以及电子模块的制造方法 |
| US10553524B2 (en) * | 2017-10-30 | 2020-02-04 | Microchip Technology Incorporated | Integrated circuit (IC) die attached between an offset lead frame die-attach pad and a discrete die-attach pad |
| JP2024545097A (ja) * | 2021-12-10 | 2024-12-05 | ヴィシャイ ジェネラル セミコンダクター,エルエルシー | 積層マルチチップの保護を強化した構造体 |
Family Cites Families (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4680613A (en) | 1983-12-01 | 1987-07-14 | Fairchild Semiconductor Corporation | Low impedance package for integrated circuit die |
| US4918511A (en) | 1985-02-01 | 1990-04-17 | Advanced Micro Devices, Inc. | Thermal expansion compensated metal lead frame for integrated circuit package |
| JP2632528B2 (ja) * | 1988-02-08 | 1997-07-23 | 新光電気工業株式会社 | リードフレーム |
| US5559369A (en) | 1989-10-02 | 1996-09-24 | Advanced Micro Devices, Inc. | Ground plane for plastic encapsulated integrated circuit die packages |
| US5150194A (en) | 1991-04-24 | 1992-09-22 | Micron Technology, Inc. | Anti-bow zip lead frame design |
| US5484959A (en) | 1992-12-11 | 1996-01-16 | Staktek Corporation | High density lead-on-package fabrication method and apparatus |
| JPH06291234A (ja) * | 1993-04-01 | 1994-10-18 | Mitsubishi Electric Corp | 半導体装置用リードフレームおよびこれを使用した半導体装置の製造方法 |
| EP0764345A1 (en) | 1995-04-05 | 1997-03-26 | National Semiconductor Corporation | Multi-layer lead frame |
| US5874781A (en) | 1995-08-16 | 1999-02-23 | Micron Technology, Inc. | Angularly offset stacked die multichip device and method of manufacture |
| US6884657B1 (en) | 1995-08-16 | 2005-04-26 | Micron Technology, Inc. | Angularly offset stacked die multichip device and method of manufacture |
| US5836454A (en) | 1996-01-17 | 1998-11-17 | Micron Technology, Inc. | Lead frame casing |
| US6054754A (en) | 1997-06-06 | 2000-04-25 | Micron Technology, Inc. | Multi-capacitance lead frame decoupling device |
| US5955777A (en) | 1997-07-02 | 1999-09-21 | Micron Technology, Inc. | Lead frame assemblies with voltage reference plane and IC packages including same |
| US6144089A (en) | 1997-11-26 | 2000-11-07 | Micron Technology, Inc. | Inner-digitized bond fingers on bus bars of semiconductor device package |
| US5867367A (en) | 1997-12-04 | 1999-02-02 | Intel Corporation | Quad flat pack integrated circuit package |
| US5914529A (en) | 1998-02-20 | 1999-06-22 | Micron Technology, Inc. | Bus bar structure on lead frame of semiconductor device package |
| US6225683B1 (en) | 1999-05-14 | 2001-05-01 | Analog Devices, Inc. | Die size-increasing integrated circuit leads and thermally enhanced leadframe |
| US6281043B1 (en) * | 1999-08-24 | 2001-08-28 | General Semiconductor, Inc. | Fabrication of hybrid semiconductor devices |
| US7288833B2 (en) | 2000-09-13 | 2007-10-30 | Carsem (M) Sdn. Bhd. | Stress-free lead frame |
| US6661083B2 (en) | 2001-02-27 | 2003-12-09 | Chippac, Inc | Plastic semiconductor package |
| US6703692B1 (en) | 2002-01-31 | 2004-03-09 | Linear Technology Corp. | Leadframe with support members |
| US6731011B2 (en) | 2002-02-19 | 2004-05-04 | Matrix Semiconductor, Inc. | Memory module having interconnected and stacked integrated circuits |
| US6818973B1 (en) | 2002-09-09 | 2004-11-16 | Amkor Technology, Inc. | Exposed lead QFP package fabricated through the use of a partial saw process |
| SG143931A1 (en) | 2003-03-04 | 2008-07-29 | Micron Technology Inc | Microelectronic component assemblies employing lead frames having reduced-thickness inner lengths |
| DE102004036909B4 (de) * | 2004-07-29 | 2007-04-05 | Infineon Technologies Ag | Halbleiterbasisbauteil mit Verdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung |
| KR101297645B1 (ko) | 2005-06-30 | 2013-08-20 | 페어차일드 세미컨덕터 코포레이션 | 반도체 다이 패키지 및 그의 제조 방법 |
| US7250685B2 (en) | 2005-08-09 | 2007-07-31 | Stats Chippac Ltd. | Etched leadframe flipchip package system |
| US7615854B2 (en) | 2005-11-03 | 2009-11-10 | International Rectifier Corporation | Semiconductor package that includes stacked semiconductor die |
| US7468548B2 (en) | 2005-12-09 | 2008-12-23 | Fairchild Semiconductor Corporation | Thermal enhanced upper and dual heat sink exposed molded leadless package |
| US7541221B2 (en) | 2006-02-04 | 2009-06-02 | Stats Chippac Ltd. | Integrated circuit package system with leadfinger support |
| US8659175B2 (en) | 2006-06-12 | 2014-02-25 | Stats Chippac Ltd. | Integrated circuit package system with offset stack |
| US8207597B2 (en) | 2006-07-14 | 2012-06-26 | Stats Chippac Ltd. | Integrated circuit package system with flashless leads |
| TW200812023A (en) | 2006-08-22 | 2008-03-01 | Advanced Semiconductor Eng | Heat slug for package structure |
| US8258609B2 (en) | 2007-03-21 | 2012-09-04 | Stats Chippac Ltd. | Integrated circuit package system with lead support |
| US20090212405A1 (en) * | 2008-02-26 | 2009-08-27 | Yong Liu | Stacked die molded leadless package |
| US9202777B2 (en) | 2008-05-30 | 2015-12-01 | Stats Chippac Ltd. | Semiconductor package system with cut multiple lead pads |
| US7618846B1 (en) * | 2008-06-16 | 2009-11-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming shielding along a profile disposed in peripheral region around the device |
-
2010
- 2010-06-07 US US12/795,330 patent/US8492884B2/en active Active
-
2011
- 2011-04-14 EP EP13003931.6A patent/EP2662892B1/en active Active
- 2011-04-14 EP EP11717836.8A patent/EP2577726B1/en active Active
- 2011-04-14 WO PCT/US2011/032401 patent/WO2011156051A1/en not_active Ceased
- 2011-04-20 TW TW100113702A patent/TWI441300B/zh active
-
2013
- 2013-06-21 US US13/924,258 patent/US8921159B2/en active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104269385A (zh) * | 2014-10-21 | 2015-01-07 | 矽力杰半导体技术(杭州)有限公司 | 封装组件及其制造方法 |
| TWI680561B (zh) * | 2017-05-19 | 2019-12-21 | 日商新電元工業股份有限公司 | 電子模組 |
| CN116133978A (zh) * | 2020-07-30 | 2023-05-16 | 因文森斯公司 | 减少封装集成电路中的脱层 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2662892A3 (en) | 2015-04-29 |
| US8492884B2 (en) | 2013-07-23 |
| EP2662892B1 (en) | 2017-10-04 |
| TWI441300B (zh) | 2014-06-11 |
| WO2011156051A1 (en) | 2011-12-15 |
| EP2662892A2 (en) | 2013-11-13 |
| EP2577726A1 (en) | 2013-04-10 |
| US20110298114A1 (en) | 2011-12-08 |
| US8921159B2 (en) | 2014-12-30 |
| US20130277811A1 (en) | 2013-10-24 |
| EP2577726B1 (en) | 2018-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI441300B (zh) | 具堆疊式中介層的引線架 | |
| US9986631B2 (en) | Electronic power module with enhanced thermal dissipation and manufacturing method thereof | |
| US7687903B2 (en) | Power module and method of fabricating the same | |
| US7757392B2 (en) | Method of producing an electronic component | |
| CN104681525B (zh) | 一种多芯片叠层的封装结构及其封装方法 | |
| TW201117339A (en) | Multiple leadframe package | |
| CN107622989A (zh) | 半导体封装装置及其制造方法 | |
| TW201126659A (en) | Module package with embedded substrate and leadframe | |
| JP2012195492A5 (zh) | ||
| CN109075151B (zh) | 用于组件封装电路的机械配合、和电及热传导的引线框架 | |
| TW201017851A (en) | Stacking quad pre-molded component packages, systems using the same, and methods of making the same | |
| US10964627B2 (en) | Integrated electronic device having a dissipative package, in particular dual side cooling package | |
| WO2007094759A9 (en) | Semiconductor package with plated connection | |
| CN115424942A (zh) | 一种封装体及其制备方法 | |
| JP4526125B2 (ja) | 大電力用半導体装置 | |
| CN103828066A (zh) | 模制引线框架上的太阳能电池模块和制造方法 | |
| JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH08505266A (ja) | 配置可能接着剤によりシールされた電子パッケージ | |
| TW200905836A (en) | Package structure of a memory module and the method forming the same | |
| JPH11204723A (ja) | パワー素子ユニット | |
| CN119905407A (zh) | 一种五面包封封装结构、器件及其封装工艺 | |
| KR101163905B1 (ko) | 리드 프레임 및 이의 제조 방법 | |
| CN116072626A (zh) | 电子器件的冷却 | |
| JPH01133329A (ja) | 樹脂封止型半導体装置の製造方法 | |
| TW201521176A (zh) | 多晶片疊層之封裝結構及其封裝方法 |