[go: up one dir, main page]

TW201201288A - Chip-sized package and fabrication method thereof - Google Patents

Chip-sized package and fabrication method thereof Download PDF

Info

Publication number
TW201201288A
TW201201288A TW099121402A TW99121402A TW201201288A TW 201201288 A TW201201288 A TW 201201288A TW 099121402 A TW099121402 A TW 099121402A TW 99121402 A TW99121402 A TW 99121402A TW 201201288 A TW201201288 A TW 201201288A
Authority
TW
Taiwan
Prior art keywords
wafer
layer
active surface
package
cladding
Prior art date
Application number
TW099121402A
Other languages
English (en)
Other versions
TWI414027B (zh
Inventor
Chiang-Cheng Chang
Chun-Chi Ke
Chien-Ping Huang
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to TW099121402A priority Critical patent/TWI414027B/zh
Priority to US12/967,844 priority patent/US20120001328A1/en
Publication of TW201201288A publication Critical patent/TW201201288A/zh
Application granted granted Critical
Publication of TWI414027B publication Critical patent/TWI414027B/zh

Links

Classifications

    • H10W74/117
    • H10W70/09
    • H10W70/60
    • H10W70/614
    • H10W72/0198
    • H10W70/099
    • H10W72/073
    • H10W72/241
    • H10W72/874
    • H10W74/00
    • H10W90/734

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

201201288 六、發明說明: • 【發明所屬之技術領域】 ’ 核明係有關於—種半導體封裝件及其製法,尤指- 種晶片尺寸封襄件及其製法。 【先前技術】 ^著半導體技術的演進’半導體產品已開發出不同封 裝產品型態’而為追求半導體封裝件之輕薄短小,因而發 展出一種晶片尺寸封裝件(chip scale package,CSP),其 φ特徵在於此種晶片尺寸封裂件僅具有與晶片尺寸相等或略 大的尺寸。 美國專利第 5, 892,179、6, 1〇3, 552、6, 287, 893、 6, 350’ 668及6, 433’ 427號案即揭露一種傳統之CSP結構, 係直接於晶片上形成增層而無需使用如基板或導線架等晶 片承載件’且利用重佈線(redistribution layer, RDL) 技術重配晶片上的鲜塾至所欲位置。 然而上述CSP結構之缺點在於重佈線技術之施用或佈 鲁設於晶片上的導電跡線往往受限於晶片之尺寸或其作用面 之面積大小,尤其當晶片之積集度提昇且晶片尺寸日趨縮 小的情況下,晶片甚至無法提供足夠表面以安置更多數量 的銲球來與外界電性連接。 鑑此,美國專利第6, 271,469號案揭露一種晶圓級晶 片尺寸封裝件WLCSP (Wafer Level CSP)之製法’係於晶 片上形成增層的封裝件’得提供較為充足的表面區域以承 載較多的輸入/輸出端或銲球。 3 111682 201201288 如第1A圖所示,準備一膠膜11,並將複數晶片12以 作用面121黏貼於該膠膜11上,該膠膜11例如為熱感應 膠膜;如第1Β圖所示,進行封裝模壓製程,利用一如環氧 樹脂之封裝膠體13包覆住晶片12之非作用面122及側 面,再加熱移除該膠膜11,以外露出該晶片作用面121 ; 如第1C圖所示,然後利用重佈線(RDL)技術,敷設一介電 層14於晶片之作用面121及封裝膠體13的表面上,並開 設複數貫穿介電層14之開口以露出晶片上的銲墊120,接 著於該介電層14上形成線路層15,並使線路層15電性連 接至銲墊120,再於線路層15上敷設拒銲層16及線路層 預定位置植設銲球17,之後進行切割作業。 透過前述製程,因包覆晶片之封裝膠體的表面得提供 較晶片作用面大之表面區域而能安置较多銲球以有效達成 與外界之電性連接。 然而,上揭製程之缺點在於將晶片以作用面黏貼於膠 膜上而固定之方式,常因膠膜於製程中受熱而發生伸縮問 題,造成黏置於膠膜上之晶片位置發生偏移,甚至於封裝 模壓時因膠膜受熱軟化而造成晶片位移,如此導致後續在 重佈線製程時,線路層無法連接到晶片銲墊上而造成電性 不良。再者,此製程中所使用膠膜為消耗性材料,造成製 程成本之增加。 另外,請參閱第2圖,於前述封裝模壓時,因膠膜11 遇熱軟化,封裝膠體13易發生溢膠130至晶片作用面121, 甚或污染銲墊120,造成後續重佈線製程之線路層與晶片 4 111682 201201288 . 銲墊接觸不良,而導致廢品問題。 ' 再者,請參閱第Μ圖,前述封裝模壓製程僅透過膠 膜11支撐複數晶片12,該膠膜11及封裝膠體13易發生 嚴重翹曲(warpage)110問題,尤其是當封裝膠體13之厚 度很薄時’麵曲問題更為嚴重’從而導致後續重佈線製程 時,在晶片上塗佈介電層時會有厚度不均問題;如此即須 額外再提供-硬質载具18(如第3B圖所示),以將封裝膠 體13透過一黏膠19固定在該硬質載具18來進行整平;如 此不僅造成製程複雜,且增加許多製程成本,同時在完成 f佈線製程而移除該载具時,易發生在封裝膠體上會有先 前固定在載具上之轉殘留⑽問題(如第3C圖所示)。其 它相關習知技術的揭露如美國專利第6, 498, 387、 … 6, 586’ 822、7, 019, 406 及 7, 238, 602 號。 因此,如何提供一種晶片尺寸封裝件及製法,俾能確 保線路層與銲㈣之電性連接品f,並提昇產品的可靠度, •減少製程成本,實為一重要課題。 【發明内容】 有鐘於上述習知技術之缺點,本發明提供一種晶片尺 寸封裂件之製法,係包括:提供複數具相對作用面及非作 用:之晶片及一载具’該晶片作用面上設有複數銲墊於 曰片作用面上覆蓋有保護層及於該載具表面設有第一包 <層’以將該晶片透過其非作用面而固定於該第一包覆層 ^以第二包覆層包覆該晶片並外露出該晶片作用面上之 4層;移除該保護層以外露出該晶片作用面;於該晶片 111682 5 201201288 作用面及第二包覆層上設置介電層,並使該介電層形成開 口以外露出該銲墊;於該介電層上形成線路層,並使該線 路層電性連接至該銲墊;以及於該介電層及線路層上設置 拒銲層,並使該拒銲層形成複數開口以植設銲球。後續即 可移除該載具,並進行切割作業以形成複數晶圓級晶尺 寸封裝件(WLCSP)。 為薄化封裝件及提升晶片散熱效果復可移除該第一 包覆層。另可利用重佈線技術於該線路層上形成線路增層 (build-up)結構。本發明之晶片尺寸封裝件的製法中,因 該第二包覆層與第一包覆層之附著力大於第一包覆層與載 具之附著力,而可輕易在後段製程中移除該載具,藉此加 速製程效率,重複利用該載具,進而節省製程成本。 透過前述製法,本發明復揭示一種晶片尺寸封裝件, 係包括:晶片,該晶片具有相對之作用面及非作用面,且 於該晶片作用面設有複數銲墊;第二包覆層,係包覆於該 晶片周圍,且該第二包覆層之高度大於該晶片之高度;介 電層,設於該晶片作用面及第二包覆層上,且該介電層具 複數開口以外露該銲墊;以及線路層,設於該介電層上且 電性連接至該銲墊。 該封裝件複包括有:拒銲層,設於該介電層及線路層 上,該拒銲層具有複數開口以外露出線路層預定部分;以 及銲球,設於該線路層預定部分上。 另外,該封裝件復可在該晶片非作用面及第二包覆層 上設第一包覆層。 6 111682 201201288 因此,本發明之晶片尺寸封裝件及製法主要在晶片作 用面上設一保護層,並使晶片以非作用面固定於硬質載具 ' 上,接著進行封裝模壓製程及移除該保護層,接著再進行 重佈線製程,藉以避免習知將晶片作用面直接黏置於膠膜 上發生膠膜受熱軟化、封裝膠體溢膠及晶片偏移與污染問 .題,甚或造成後續重佈線製程之線路層與晶片銲墊接觸不 良,導致廢品問題,且本發明中該載具於製程中因第二包 覆層與第一包覆層之附著力大於第一包覆層與載具之附著 鲁力,而可輕易移除及重覆使用,以節省製程成本,同時本 發明毋須使用膠膜,故可避免習知製程中使用膠膜而發生 翹曲問題,而為解決該翹曲問題又須額外提供載具所導致 製程複雜、成本增加及封裝膠體有殘膠等問題。 【實施方式】 以下係藉由特定的具體實施例說明本發明之實施方 式,熟悉此技藝之人士可由本說明書所揭示之内容輕易地 $瞭解本發明之其他優點與功效。 請參閱第4A至4H圖,係為本發明之晶片尺寸封裝件 及其製法第一實施例之示意圖。 如第4A及4B圖所示,提供一具複數晶片22之晶圓 22A,該晶圓22A及晶片22具有相對之作用面221及非作 用面222,且該晶片作用面221設有複數銲墊220,並於該 晶圓作用面221上敷設一厚約3至20微米之保護層21, 接著進行晶圓22A切割,以形成複數作用面221上設有保 護層21之晶片22。 7 111682 201201288 如第4C圖所示,另提供一硬質載具23,且於戴具μ 上塗佈第一包覆層230,俾將前述作用面221上%有保蔓 層21之複數晶片22以其非作用222透過黏膠 -乙4而黏置於 該第一包覆層230上’並進行烘烤(cure)固定。該第勺 覆層230例如為油墨之環氧樹脂。 i 如第4D圖所示’以如模壓方式使如環氧樹腊封筆材 料之第二包覆層25包覆該晶片22並外露出該晶片作^面 221上之保護層21。該第二包覆層25例如為環氧樹腊之封 裝材料,其中該載具23、第一包覆層230及第二包覆層25 之材料選擇須使該第二包覆層25與第一包覆層23〇之附著 力大於第一包覆層230與载具23之附著力,以方便後續移 除該載具23。 如第4E圖所示,以如化學藥劑之方式移除該保護層 以外露出晶片作用面221。如此該第二包覆層25之高度即 大於該晶片作用面221之高度。 如第4F圖所示’於晶片作用面221及第二包覆層25 上設置介電層26,並利用例如黃光(photo-lithography) 製程或雷射製程,使該介電層形成有複數開口以外露出該 銲墊220。該介電層26係用以供後續之線路層附著其上之 種子層(seed layer)。 接著’利用重佈線(RDL)技術於該介電層26上形成線 路層27,並使該線路層27電性連接至該銲墊22〇。 如第4G圖所示’於該介電層26及線路層27上設置 拒銲層28,並使該抠銲層28形成複數開口以外露出該線 8 111682 201201288 路層27預定部分,俾供植設銲球29於該線路層預定部分。 如第4H圖所示,之後因該第二包覆層25與第一包覆 層230之附著力大於第一包覆層230與載具23之附著力, 即可輕易移除該載具23,再進行切割作業,以形成複數晶 圓級晶片尺寸封裝件(WLCSP)。 透過前述製法,本發明復揭示一種晶片尺寸封裝件, 係包括:晶片22,該晶片22具有相對之作用面221及非 作用面222,且於該晶片作用面221設有複數銲墊220;第 *二包覆層25,係包覆於該晶片22周圍,該第二包覆層25 之局度大於該晶片22之南度,介電層26,設於該晶片2 2 作用面及第二包覆層25上,且該介電層26具複數開口以 外露該銲墊220 ;線路層27,設於該介電層26上且電性連 接至該銲墊220 ;拒銲層28,設於該介電層2(3及線路層 27上,該拒銲層28具有複數開口以外露出線路層27預定 部分;銲球29,設於該線路層27預定部分上。另外,該 •封裝件在該晶片非作用面222及第二包覆層25上設第一包 覆層230。 因此,本發明之晶片尺寸封裝件及製法主要在晶片作 用面上設一保護層,並使晶片以非作用面固定於硬質載具 上,接著進行封裝模壓製程及移除該保護層,接著再進行 重佈線製程,藉以避免習知將晶片作用面直接黏置於膠膜 上發生膠膜受熱軟化、封裝膠體溢膠及晶片偏移與污染問 題,甚或造成後續重佈線製程之線路層與晶片銲墊接觸不 良,導致廢品問題,且本發明中該載具於製程中因第二包 9 111682 201201288 覆層與第一包覆層之附著力大於第一包覆層與載具之附著 力,而可輕易移除及重覆使用,以節省製程成本,同時本 發明毋須使用膠膜,故可避免習知製程中使用膠膜而發生 翹曲問題,而為解決該翹曲問題又須額外提供載具所導致 製程複雜、成本增加及封裝膠體有殘膠等問題。 請參閱第5圖,係顯示本發明之晶片尺寸封裝件及其 製法第二實施例之剖面示意圖。如圖所示,該晶片尺寸封 裝件與前述實施例所揭露者大致相同,其不同處在於後續 為薄化封裝件復可移除第一包覆層,同時有助於散逸晶片 32運作所產生之熱量至外界,增進封裝件之散熱效率。 復請參閱第6圖,係顯示本發明之晶片尺寸封裝件及 其製法第三實施例之剖面示意圖。如圖所示,該晶片尺寸 封裝件與前述實施例所揭露者大致相同,其不同處在於可 利用重佈線技術繼續於先前所形成之介電層及線路層上形 成增層結構,例如在先前所形成之介電層26及線路層27 上形成第二介電層26a及第二線路層27a,並使該第二線 路層27a電性連接至該第一線路層27,然後,再於第二線 路層27a上敷設拒銲層28,並開設複數貫穿拒銲層28之 開口,以外露出第二線路層27a之預定部分,接著於第二 線路層27a之預定部分上植設銲球29,以作為封裝件之輸 入/輸出端,供與外界裝置作電性連接。如此得藉由增加晶 片上之增層數目而能提昇封裝件中線路佈設的彈性。 請參閱第7A至7D圖,係顯示本發明之晶片尺寸封裝 件及其製法第四實施例之剖面示意圖。如圖所示,本實施 10 111682 201201288 例與前述實施例所揭露者大致相同,主要差異係可在晶片 非作用面上增設一強化防護層以保護晶片。 如第7A圖所示’提供一硬質載具33,且於載具33上 塗佈第一包覆層330,再於該第一包覆層330上以如模壓 方式形成如環氧樹脂封裝材料(EMC,Epoxy Molding Compound)之強化防護層333,其中該強化防護層333與 第一包覆層330之附著力大於該第一包覆層33〇與載具33 之附著力。 ® 如第7B圖所示’將作用面上設有保護層31之晶片32 以其非作用面透過黏膠34而黏置於該強化防護層333上。 如第7C圖所示,以如模壓方式使如環氧樹脂封裝材 料之第二包覆層35包覆該晶片32並外露出該晶片作用面 上之保護層31 ;接著移除該保護層31以外露出該晶片作 用面,再於該晶片作用面及第二包覆層35上設置介電層 36,及於該介電層36上形成線路層37。 • 而後於該介電層36及線路層37上設置拒銲層38,並 植設鲜球3 9。 如第7D圖所示,之後即可移除該载具33,並進行切 割作業。 如此該晶片32之非作用面上即設有一強化防護層 333,以提供晶片更佳保護。 上述只施例僅為例示性說明本發明之原理及其功效, 用方、限制本發明。任何熟習此項技藝之人士均可在不 、月本發月之精神及範疇下,對上述實施例進行修飾與變 η 111682 201201288 化。因此’本發明之權利保護範圍,應如後述之申請專利 範圍所列。 【圖式簡單說明】 第1A至1C圖係為美國專利US6, 271,469所揭露之晶 圓級晶片尺寸封裝件之製法示意圖; 第2圖係為美國專利US6,271,469所揭示之晶圓級晶 片尺寸封裝件發生溢膠問題之示意圖; 271,469所揭示之晶 曲、增設載具及封裒 第3A至3C圖係為美國專利US6, 圓級晶片尺寸封裝件發生封裝膠體翹 膠體表面殘膠問題之示意圖; 尺寸封裝件及其製法 第4A至4H圖係為本發明之晶片 第一實施例示意圖; 第5圖係為本發明之晶片 施例示意圖;以及 第6圖係為本發明之晶片 施例示意圖;以及 尺寸封t件及其製法第二實 尺寸封裝件及其製法第三實 第7A至7D圖係為本發明之曰 第四實施例示意圖。 寸封褒件及其製法 【主要元件符號說明】 11 膠膜 12 13 封裝膠體 14 15 線路層 16 17 銲球 18 19 黏膠 21 晶片 介電層 拒在筝層 載具 保護層 Π1682 12 201201288
22 晶片 22A 晶圓 23 載具 24 黏膠 25 第二包覆層 26 介電層 26a 第二介電層 27 線路層 27a 第二線路層 28 拒銲層 29 録球 31 保護層 32 晶片 33 載具 34 黏膠 35 第二包覆層 36 介電層 37 線路層 38 拒銲層 39 銲·球 110 翹*曲 120 銲墊 121 作用面 122 非作用面 130 溢膠 190 黏膠殘留 220 鲜塾 221 作用面 222 非作用面 230 第一包覆層 330 第一包覆層 333 強化防護層 13 111682

Claims (1)

  1. 201201288
    、申請專利範圍: -種曰:曰片尺寸封裝件之製法,係包括: 提,複數具相對作用面及非作用面之晶片及一载 具。亥aa片作用面上設有複數輝塾;於該晶片作用面上 覆蓋有保護層’·於職具表面設有第—包制;將晶片 透過其非作用面而固定於該第一包覆層上; 以第一包覆層包覆該晶片並外露出該晶片作用面 上之保護層; 移除該保護層以外露出該晶片作用面; ^於該晶片作用面及第二包覆層上設置介電層,並使 該介電層形成開口以外露出該銲墊;以及 於該介電層上形成線路層,並使該線路層電性 至該銲墊。
    3. 如申請專㈣圍第丨項所狀晶片尺寸封裝件之製法, 復包括:於該介電層及線路層上設置拒銲層,並使^拒 銲層形成複數開口以植設銲球。 如申請專利範圍第2項所述之晶片尺寸封裝件之製法, 復包括:移除該載具,並進行切割作業。 如申請專利範圍第1項所述之晶片尺寸封裝件之制法 其中,該第二包覆層與第一包覆層之附著力大於第^勺’ 覆層與載具之附著力。 '一包 如申請專利範圍第1項所述之晶片尺寸封裝件之制去 其中,該第二包覆層之高度大於該晶片之高声。 如申請專利範圍第3項所述之晶片尺寸封裂 』 、之製法 111682 14 201201288 復包括:移除該第一包覆層。 7. 如申請專利範圍第1項所述之晶片尺寸封裝件之製法, 復包括:以重佈線技術於該介電層及線路層上形成增層 結構。 8. 如申請專利範圍第丨項所述之晶片尺寸封裝件之製法, 其中’該晶片及載具之製程,係包括:提供—具複數晶 片之晶圓,該晶圓及晶片具有相對之作用面及非作用 面,以於該晶圓作用面上敷設保護層,接著進行晶圓切 割’以形成複數作用面上設有㈣層之晶片,以將該晶 片透過其非作用面而固定於載具之第一包覆層上。 9. 如申請專利範園第i項所述之晶片尺寸封裝二之製法, 其令,該第-包覆層上復形成有強化防護層,以供該晶 片接置於該強化防護層上。 Λ曰 10. 如申請專利範圍第9項所述之晶片尺寸封農件之製法, 其中,該強化防護層係藉由模壓方式形成。 U.如申請專利範圍第H)項所述之晶片尺寸封裝件之製 法,其中,該強化防護層係環氧樹脂材料。 取 12.如申請專·㈣9項所述之晶片尺寸封裝件之製法, 其中’該強化防護層與第—包覆狀附著力大於該第一 包覆層與載具之附著力。 13.2請專利範㈣i項所述之晶片尺寸封裝件之製法, 該第二包㈣係藉由漏方式使封裝材料包覆該 曰曰片〇 14·如申請專利第丨項所述之W尺寸封裝件之製法, 111682 15 201201288 其中,該第一包覆層係含環氧樹脂的油墨。 15. —種晶片尺寸封裝件,係包括: 晶片’該晶片具有相對之作用面及非作用面,且於 該晶片作用面設有複數銲墊; 第二包覆層,係包覆於該晶片周圍,該第二包覆層 之而度大於該晶片之向度; 介電層,設於該晶片作用面及第二包覆層上,且該 介電層具複數開口以外露該銲墊;以及 線路層’設於該介電層上且電性連接至該銲墊。 16. 如申請專利範圍第15項所述之晶片尺寸封裝件,復包 括: 拒知層,δ史於该介電層及線路層上,該拒銲層具有 複數開口以外露出線路層預定部分;以及 銲球,設於該線路層預定部分上。 如申請專利範圍第15項所述之晶片尺寸封裴件,復包 括:第-包覆層’係設於該晶片非作用面及第二包覆; 上。 18. 如申請專利範圍第15項所述之晶片尺寸封裴件,復包 括··強化防護層,係設於該晶片非作用面只结 叫久弟二包覆層 上。 19. 如申請專利範圍第18項所述之晶片尺寸封果件立 中,該強化防護層係環氧樹脂材料。 λ 20. 如申請專利範圍第15項所述之晶片尺寸封掌件广勺 括增層結構,係形成於該介電層及線路層上\ ’復包 111682 16 201201288 21.如申請專利範 該第二包覆㈣^15項所述之晶片尺寸縣件,其中, • 设層係%氧樹脂材料。 1申請專利範園第15項所述之晶片尺寸封裝 中’該第一包覆層係含環氧樹脂的油墨。、’其
    17 U1682
TW099121402A 2010-06-30 2010-06-30 晶片尺寸封裝件及其製法 TWI414027B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099121402A TWI414027B (zh) 2010-06-30 2010-06-30 晶片尺寸封裝件及其製法
US12/967,844 US20120001328A1 (en) 2010-06-30 2010-12-14 Chip-sized package and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099121402A TWI414027B (zh) 2010-06-30 2010-06-30 晶片尺寸封裝件及其製法

Publications (2)

Publication Number Publication Date
TW201201288A true TW201201288A (en) 2012-01-01
TWI414027B TWI414027B (zh) 2013-11-01

Family

ID=45399094

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099121402A TWI414027B (zh) 2010-06-30 2010-06-30 晶片尺寸封裝件及其製法

Country Status (2)

Country Link
US (1) US20120001328A1 (zh)
TW (1) TWI414027B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367180A (zh) * 2012-03-27 2013-10-23 南茂科技股份有限公司 半导体封装结构及其制作方法
CN109003907A (zh) * 2018-08-06 2018-12-14 中芯集成电路(宁波)有限公司 封装方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8247269B1 (en) * 2011-06-29 2012-08-21 Fairchild Semiconductor Corporation Wafer level embedded and stacked die power system-in-package packages
US10192796B2 (en) 2012-09-14 2019-01-29 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual-sided interconnect structures in FO-WLCSP
US9263511B2 (en) * 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
KR101590453B1 (ko) 2013-07-31 2016-02-02 앰코 테크놀로지 코리아 주식회사 휨 개선을 위한 반도체 칩 다이 구조 및 방법
US9824989B2 (en) * 2014-01-17 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package and methods of forming thereof
US9704769B2 (en) * 2014-02-27 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming encapsulated wafer level chip scale package (EWLCSP)
US9786631B2 (en) 2014-11-26 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Device package with reduced thickness and method for forming same
JP6354794B2 (ja) * 2016-06-21 2018-07-11 トヨタ自動車株式会社 燃料電池システム
US10163801B2 (en) * 2016-10-14 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with fan-out structure
US10872855B2 (en) * 2018-06-29 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package and method of fabricating the same
CN111933534B (zh) * 2019-05-13 2023-01-24 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装结构
US20210287953A1 (en) * 2020-03-12 2021-09-16 Didrew Technology (Bvi) Limited Embedded molding fan-out (emfo) packaging and method of manufacturing thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7238602B2 (en) * 2004-10-26 2007-07-03 Advanced Chip Engineering Technology Inc. Chip-size package structure and method of the same
US8384199B2 (en) * 2007-06-25 2013-02-26 Epic Technologies, Inc. Integrated conductive structures and fabrication methods thereof facilitating implementing a cell phone or other electronic system
TWI421956B (zh) * 2010-07-13 2014-01-01 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367180A (zh) * 2012-03-27 2013-10-23 南茂科技股份有限公司 半导体封装结构及其制作方法
CN109003907A (zh) * 2018-08-06 2018-12-14 中芯集成电路(宁波)有限公司 封装方法

Also Published As

Publication number Publication date
TWI414027B (zh) 2013-11-01
US20120001328A1 (en) 2012-01-05

Similar Documents

Publication Publication Date Title
TWI414027B (zh) 晶片尺寸封裝件及其製法
TWI555100B (zh) 晶片尺寸封裝件及其製法
TWI508245B (zh) 嵌埋晶片之封裝件及其製法
TWI492349B (zh) 晶片尺寸封裝件及其製法
TWI421956B (zh) 晶片尺寸封裝件及其製法
TWI423355B (zh) 晶片尺寸封裝件及其製法
TW201820565A (zh) 晶片封裝方法及封裝結構
CN102163603B (zh) 系统级扇出晶圆封装结构
CN102157400A (zh) 高集成度晶圆扇出封装方法
CN102169879A (zh) 高集成度晶圆扇出封装结构
TWI303870B (en) Structure and mtehod for packaging a chip
CN102332408B (zh) 芯片尺寸封装件及其制法
CN104517911A (zh) 半导体封装件及其制法
TWI503933B (zh) 半導體封裝件及其製法
TWI471952B (zh) 晶片尺寸封裝件之製法
TW201911477A (zh) 半導體製程及半導體結構
CN102376590B (zh) 芯片尺寸封装件及其制法
TW201705316A (zh) 晶片封裝製程及晶片封裝體
JPWO2018043008A1 (ja) 半導体装置の製造方法
CN102122624B (zh) 晶圆封装方法
CN101295655A (zh) 平板/晶圆结构封装设备与其方法
JP7181336B2 (ja) 半導体パッケージ方法及び半導体パッケージ構造
CN111668108A (zh) 半导体封装方法
CN111668116A (zh) 半导体封装方法
TWI352410B (en) Cdim package structure with pre-setting fan out st