TW201208007A - Semiconductor package - Google Patents

Description

I. 201208007 六、發明說明： 【發明所屬之技術領域】 本發明是有關於一種半導體封裝件，且特別是有關於 一種覆晶晶粒尺寸級封裝（Flip Chip CSP)的半導體封 裝件。 【先前技術】 傳統半導體封裝件包括基板 '覆晶（fUp chip)及 封膠（molding compound)。封膠包括一定比例的填充粒 (filler*)’封膠包覆半導體封料並填充於覆晶與基板 之間’以固定覆晶之銲球，使覆晶穩固地結合於基板上。 基板包括數個接塾及保護層，保護層具有開孔以露出 接墊。-般而言，依照接墊與保護層在結構上的差異 ，體封裝件的設計區分有#罩定義型（SQider Μ 二二'广)及非銲罩定義型(N。"。1— — Def ined， ，保護層之上表面。如此一來，覆晶之銲球的一= 二：：：内’使保護層與覆晶之間的距離較小，導致在封 之填充粒不易進的流動不順，填充性不佳且封膠 【發明内容】 本發明係有關於—種本遙 動於半導體封裝件之丰^導體封韻，封膠可順暢地流 封•内的填充粒可連入到半導體元件與基板之間::: 201208007 1 WOJJ I rn 選用封膠上的彈性。 根據本發明一方面，提出一種半導體封裝件。半導體 1裝件包括-基板、-半導體元件、數個元件接點及一封 膠（moldnig compound)。基板包括一保護層及數個基板 接塾基板接塾包括一突出部及一埋設部，埋設部埋設於 保護層内而突出部突出於保護層外。半導體元件包括數個 底部凸塊金屬（_er Bump Metallurgy，_)，底部凸 塊金屬具有一凹槽，凹槽之槽寬與突出部之一第一寬度的 φ比值大於或實質上等於卜元件接點連接底部凸塊金屬與 基板接墊。封膠包覆半導體元件。 為了對本發明之上述及其他方面有更佳的瞭解，下文 特舉較佳實施例，並配合所附圖式，作詳細說明如下： 【實施方式】 請參照第1圖及第2圖，第1圖繪示依照本發明較佳 實施例之半導體封裝件的剖視圖，第2圖繪示第i圖之半 籲導體7G件與基板結合前之剖視圖。如第i圖所示，半導體 封1件100例如是覆晶晶粒尺寸級封農（Flip 咖 FCCSP)，其包括基板1()2、半導體元件⑽、數個元件接 點106、封膠108及基板接‘點11〇。基板接點11〇例如是 鮮球（solder baU)，其用以電性連接一外部電路盘 體封裝件⑽。封膠108内含有填充粒122,填充粒122 之最大尺寸較佳介於約18-23微米（叩）之間。 基板102包括基材UG、基板保護層112及數個基板 接塾114。基板保護層112例如是拒焊層（s〇ldermask)， 201208007 八。又於基材140上。基板接塾1】4可應用電鑛技術形成， 其材質例如是銅。基板接墊114包括突出部n4a及埋設 4 114b埋δ又部114b埋設於基板保護層112内，突出部 114a突出於基板保護層112外。封膠1〇8包覆半導體元件 104之上表面124及側面126，且封膠1〇8之一部分1〇8a 填充於半導體元件1〇4與基板丨〇2之間。 半導體元件104例如是覆晶（flipchip)，其包括數 個元件接墊132(第1圖僅繪示出單個）、元件保護層丨34、 數個底。p 凸塊金屬（Under Bump Metallurgy，UBM) 118 (第1圖僅繪示出單個）。元件保護層1包覆元件接墊 132之一部分，以露出元件接墊132之另一部分。元件接 點106例如是銲球、凸塊（bump)、銅柱（⑶卯打 或多種導電材料之組合物，其電性連接底部凸塊金屬118 與基板接墊114。 半導體元件104以底部凸塊金屬ns設於元件接點 106上，元件接點設於基板1〇2之突出部丨丨如上。由 於突出部114a突出於基板保護層112之上表面116,使突 出部114a產生了墊高半導體元件1〇4的效果，基板保護 層112的上表面116與半導體元件丨〇4之元件保護層ι34 的下表面120之間的距離S1因此較大。其中，距離S1大 於填充粒122之最大尺寸’較佳地，距離S1與填充粒122 之最大尺寸的差係至少大於5 μιη。在此情況下，即使是尺 寸較大的填充粒122也可進入基板保護層U2之上表面 116與半導體元件1 〇4之下表面丨2〇之間的空間，使得適 以封裝半導體元件104的封膠種類增多，在封膠1〇8的選 201208007 » I f rv 用上增加許多選擇性。 相較於傳統的覆晶半導體封裝件之填充層 (underfill)位於半導體元件與基板之間，本實施例之^ 板保護層112之上表面116與半導體元件104之下表面12"〇 之間的距離S1較大，可使在封裝（molding)製程中，呈 液態之封膠108較順暢地流動於上表面116與下表面12〇 之間，以提升封膠108在基板1〇2與半導體元件1〇4之間 的填充品質，故無須填入成本較高的填充層。 • 此外，每個底部凸塊金屬U8包括相連接之内層結構 118a及外層結構u8b。内層結構U8a設於對應之基板接 墊114上，其中，内層結構118a具有凹槽13〇。較佳但非 限定地，凹槽130的槽寬W與突出部U4a之第—寬度W1 的比值（W/W1)大於或大致上等於！，較佳地係大於或等 於1.2，藉此使底部凸塊金屬118更穩固地設於基板接墊 114上，使底部凸塊金屬118可承受較大的剪應力，避免 底部凸塊金屬118從基板接墊114上剝離，可增加結構強 • 度及可靠度。 當凹槽130的槽寬w與突出部114a之第—寬度W1的 比值大於或大致上等於j時，可使元件接點⑽接觸突出 :114a中暴露出的全部外表面，以增加元件接點⑽與 犬出部114a的接觸面積，藉此提升元件接點1〇6與突出 |M14a間的％性連接品質。較佳地，元件接點⑽大致 上剛好包覆突出部114a而接觸到最少的基板保護層112, 使更多元件接點106之材料可用來墊高半導體元件1〇4， 以〜加基板保遵層112之上表面與半導體元件之 201208007 下表面120間的距離si。 較佳但非限定地，如第！圖所示，元件接點⑽至多 包覆外層結構118b及突出部114a，以產生較佳之墊高半 導體元件1 〇 4的效果。 如第2圖所示，基板保護層112定義一開孔136及對 應至開孔136之開口 138’開口 138連接於基板保護層ιΐ2 之上表面116。埋設部114b填滿整個開孔136，其中，連 接部114b2的第二寬度W2大致上等於開口 138^ 口徑。 上述開孔136可應用例如是微影製程或其它圖案化製程形 成於基板保護層112之材料上。 埋設部114b包括底部U4bl及連接部114b2。連接 部114b2連接突出部114a與底部U4bl，較佳但非限定 地，突出部114a之第一寬度W1與連接部U4b2之第二寬 度W2的比值介於約〇.3至15之間。在本實施例中，突 出部114a、連接部n4b2及底部114bl呈工字型，如此可 增加埋设部114b與基板保護層112間之接觸面積，使基 板保護層112更緊固地包覆埋設部U4b;或者，在—實二 態樣中，若第二寬度W2大於突出部114a之第—寬度π 及底部114bl之第三寬度W3,基板保護層112同樣可^固 地包覆埋設部114b ;或者，在另一實施態樣中，第二寬产 W2、第一寬度W1及第三寬度W3大致上相等。 又 此外’突出部114a的高度H1與距離S1的比值小於 或大致上等於0.5。即，距離S1可大於突出部I〗4a之古 度H1的二倍。其中，高度H1係小於25帅，然此非用= 限制本發明。 201208007 I rf \jjj I i r\ 如第2圖所示，元件接點1〇6相距元件保護層i34之 下表面120之距離S2係約90 μιτι ,而突出部114a的高产 H1係約15μπι。由於突出部U4a的設計，第1圖中基 護層112之上表面116與半導體元件1〇4之下表面12〇之 間的距離S1可大於80⑽，使更多種類之封膠内 可進入到上表面116與下表面120之間的空間。 以限制本發明，於其它實施態樣中，距離S1可視實際設 需求而定。 、’T'叹σ 士進一步地說，請回到第1圖，相較於傳統的半導體封 裝件，本實施例之元件接點1〇6設於突出部丨丨知上，使整 個元件接點106的高度位置高於基板保護層ιΐ2之上表= 116,藉此墊高半導體元件104，以獲得較大之距離S1、。 本發明上述實施例所揭露之半導體封裝件，元件接點 突出於基板保護層之上表面。如此一來，當半導體元件設 於其上時，產生了墊高半導體元件的效果，可擴大基板ς 濩層之上表面與半導體元件之下表面之間的距離，使適以 封裝半導體元件的封膠種類增多，在封膠選用上增加更多 的選擇性。此外，在封裝製程中，呈液態之封膠可較順暢 地流動於基板保護層之上表面與半導體元件之下表面之 間，^提升封膠在基板與半導體元件之_填充品質。 氣丁、上所述’雖然本發明已以較佳實施例揭露如上，铁 ”並非用以限定本發明。本發明技術領財具有通常 头口識者，在不脫離本發明之精神和範圍内，當可作各種之 更，飾。因此，本發明之保護範圍當視後附 利乾圍所界定者為準。 寻 9 201208007 【圖式簡單說明】 、立第1圖繪示依照本發明較佳實施例之半導體封裝件 的剖視圖。 第2圖繪示第1圖之半導體元件與基板結合前之剖視 圆。 【主要元件符號說明】 100 :半導體封裝件 102 ·基板 104 :半導體元件 106 :元件接點 108 :封膠 108a : —部分 110 :基板接點 112 :基板保護層 114 :基板接墊 114a :突出部 114b :埋設部 114bl :底部 114b2 :連接部 116、124.上表面 118 :底部凸塊金屬 118a :内層結構 118b :外層結構 201208007 » ▼ V/J J I I / \ 120 :下表面 122 :填充粒 126 :側面 130 :凹槽 132 :元件接塾 134 :元件保護層 136 :開孔 138 :開口 140 :基材 SI、 S2 :距離 HI : 高度 W : 槽寬 W1 : 第一寬度 W2 ： 第二寬度 W3 : 第三寬度

Claims (1)

1. 201208007 七、申請專利範圍： 1. 一種半導體封裝件，包括： :板包括一基板保護層一基板接塾，該基板接墊 包括犬出部及—埋設部，該埋設部埋設於該基板保護層 内而該突出部突出於該基板保護層外； 一半導體元件，包括一底部凸塊金屬（Under Bump Metallurgy, 該底部凸塊金屬具有一凹槽，該凹槽 ^槽見與5亥突出部之—第—寬度·的比值大於或實質上 專於1， 一几件接點，連接該底部凸塊金屬與該基板接墊；以 及 封膠（molding compound)，包覆該半導體元件。 ▲ 2’如申睛專利範圍第1項所述之半導體封裝件，其 中遺封膠之-部分位於該半導體元件與縣板之間。 士 3.如申請專利範圍第丨項所述之半導體封裝件，其 中°亥基板更包括一基材，該埋設部包括：

   —底部，設於該基材上；以及 一連接部’連接該突出部與該底部。 體封裝件，其 弟一寬度的比 4.如申請專利範圍第3項所述之半導 中°亥大出部之該第一寬度與該連接部之一 值介於0.3至1.5之間。 中今办如申4專利㈣第3項所述之半導體封裝件，其 〒邊大出部、該連接部及該底部係呈一工字型。 6.如申請專利範圍第3項所述之半導體封裝件，其 μ連接部之該第二寬度大於該突出部之該第—寬度且 12 201208007 大於該底部之寬度。 7.如申請專利範圍第3項所述之 寬度、該突出部之該第-寬度及該Ϊ 並 8.如申請專利範圍第3項所述之半 中該基板保護層定義一開$， 媛件 1曰疋《，该埋設部填滿該開孔。 其 =·如申料鄉㈣〗項所述之半導體封 中该基板接墊之材質係銅。 申該㈣丨項所述之半導體封裝件，其 牛導體7C件之下表面相距該基板保護層之上表面 ^，。該突出部的高度與該距離的比值小於或實質上等於 11· >申請專利範圍第！項所述之半導體封裝件，盆 體元件包括-元件㈣，該底部凸塊金屬包括相 π層結構及—外層結構，_層結構設於該基板 接塾上。 12.如申請專利範圍第丨項所述之半導體封裝件，盆 中該凹槽之該槽寬與該突出部之該第—寬度的比值大㈣ 實質上等於丨.2。 ά 13·如申請專利範圍第1項所述之半導體封裝件，其 中。玄封膠具有複數個填充粒，最大尺寸之該填充粒介於18 至23微米（ym)之間。 14’如申凊專利範圍第13項所述之半導體封裝件， 一中4半導體元件之下表面相距該基板保護層之上表面一 距離，該距離與最大尺寸之該填充粒的差係至少大於5 μπι。 201208007 邐 * * 1 * J » 】5.如申請專利蔚 ，‘ 中該突出部之高度小於扛卵。1、所述之半導體封裝件，其 如争請專利範圍第】項 ，件接點連接該她塊金屬舆該突出:封“’其 t該元件接1項所述之半導體封衷件，其 .，至夕包覆该底部凸塊金屬及該突出部。 H女中1^專利範圍第17項所述之半導體封裝件， -中。亥底。P凸塊金屬包括相連接之一内層結構及一外層結 構亥元件接點僅包覆該底部凸塊金屬之該外層結構。 19·如申晴專利範圍第1項所述之半導體封裝件，其 中。亥元件接點係銲球（s〇 1 der ba 11 )、凸塊（bump)或一 導電柱（conductive pillar)。 20.如申請專利範圍第μ項所述之半導體封裝件， '、中°玄導電柱係鋼柱（copper pi 1 lar)。