201207166 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種用於半導體器件的矽晶圓的技術領域。具體 而言，本發明係關於一種避免在引入外延生長薄膜的矽晶圓内產 生的失配差排的技術。 【先前技術】 目前，用於半導體器件的矽晶圓要求在其表面層上的器件活性 區域内具有無缺陷區（denuded zone )及高度的吸附能力（gettering capability ) ° 作為滿足這些要求的一個例子，使用一高度摻雜之基材的外延 晶圓為習知的。 此類晶圓的一個例子包括一 p/p+基材。p/p+基材係通過以下方 法而製造：製造一硼濃度約為5X1019個原子/立方公分的P+基 材，對該P+基材實施鏡面拋光及清潔；然後通過氣相外延法在該 經鏡面拋光的P+基材上外延生長5微米厚的器件活性層，其中該 器件活性層係以約ΙχΙΟ15個原子/立方公分之相對較低的硼濃度 進行摻雜。 一 n/n+基材係用於功率MOSFET (金屬氧化物半導體場效電晶 體）等。n/n+基材係使用一經η型摻雜劑（諸如磷或砷）高度摻 雜的η+基材。一摻雜約ΙχΙΟ16個原子/立方公分之相對較低的磷 濃度的η型外延層係沉積在該n+基材上，以形成一 n/n+基材。 此外，IGBT (絕緣閘雙極電晶體）通常具有一通過在一 p型基 材上沉積一經η型摻雜劑摻雜的矽層及在經η型摻雜劑摻雜的矽 層上進一步沉積一經低濃度η型磷摻雜的矽層而產生的結構。 201207166 P型基材為經高的硼濃度摻雜的。經摻雜的矽層係一經等於或大 於1 X1017個原子/立方公分的高濃度η型摻雜劑摻雜的矽層，其 係用於阻止耗盡層擴展。 取決於其柵極氧化層的完整性，最上層之η型低度摻雜層的濃 度係控制在lxlO13個原子/立方公分至ΙχΙΟ15個原子/立方公分 的濃度以内。 通過外延生長沉積的表面層係不含缺陷。在器件加工過程中混 合的重金屬，尤其是Fe污染，被強烈的吸除。因為可以提高器件 的產率，所以使用這些經高度摻雜的基材的外延晶圓已被廣泛地 用於半導體器件。 然而，對於前述晶圓，由於矽晶體的晶格常數的變化，因此趨 向於在基材與經低濃度摻雜劑摻雜的層之間的介面處或者在低濃 度外延層與經高濃度摻雜劑摻雜的層之間的介面處產生失配差 排。 取決於其形狀，此失配差排可能會蔓延穿過器件活性層。 以垂直功率MOSFET為例，穿透器件活性層的差排（也稱作螺 型差排）還可能同時伸入底面上的汲極以及表面上的源極，這會 導致在源極與汲極之間的漏電流。 對於IGBT，在集電極與發射極之間存在電流泄漏的可能性。該 漏電流會升高功率器件在待機狀態時的功率消耗。 JP 2004-175658公開了一種避免此失配差排的技術。 JP 2004-175658的發明公開了一種在通過向矽熔體同時摻雜特 定量的硼及鍺而生長的矽基材上沉積矽外延層的方法。 201207166 在6亥方法中，‘向石夕炫體添加特定量的縮小石夕晶體的晶格常數 的硼以及增大矽晶體的晶格常數的鍺。 ' 縮丨、BB格常數的效應被通過鍺增大晶格常數的效應抵 消。 其描述了可㈣過射法生產避免失配麵的外料晶圓。 JP 2003·2咖i描述了另—種避免失配差排的技術。 JP 2003-218031公開了以下特徵：通過在—si基材的表面上外 k生長而形成SiC或GaN薄膜；在生長期間將Bp (碟化棚）的鋅 混合型（閃亞㈣型）單晶㈣—緩衝層；這能夠避免因晶格錯 配所導致的失配差排。 更具體而言，在去除Si基材的原生氧化物薄膜之後，將bC13 及PCI3作為Bp的原料引入反應管中，在約2〇〇至5〇〇ι下低溫生 長30分鐘。 然後將溫度升高到_ i 12G(rc，此制於生長Bp晶體的溫 度，以生長1至5微米厚的BP薄膜。然後，通過外延法在Bp薄 膜的頂部上沉積一 sic或GaN薄膜。此外，除了邮或㈣薄膜 以外，其還描述了可以通過形成-由卿或製成的薄膜而 控制整個半導體晶圓的翹曲量。 然而，根據JP 2〇〇3-218〇31所述，若獨立地形成緩衝層以避免 由晶格錯配導致的失配差排，則該緩衝層無法發揮器件的功能。 此外，根據JP 2004-175658所述，當形成一由同時摻雜鍺及高 濃度删的矽熔體製得的矽基材及在該矽基材上沉積—以特定濃度 的鍺及蝴摻雜的外延層，可能會導致以下問題。 換s之，若由通過柴可斯基（czochralski )法生長的晶體製造 6 201207166 矽基材，則發生諸如摻雜劑的雜質的偏析為不可避免的問題。 此外，硼與鍺的偏析係數之間存在巨大的差異，因此，在根據 JP 2004-175658中所述方法的晶體的全部長度上難以保持適當的 侧與鍺的比例。 對於所有由衍生自該方法的晶體所製成的基材而言，皆難以消 除在基材與外延層之間的晶格錯配。 此外，若如JP 2004-175658採用諸如柴可斯基法或區域熔融法 的晶體生長法’則必須大量消耗昂貴的鍺。 因此’增加了晶圓的生產成本。 【發明内容】 本發明係通過本發明的發明人的大量研究工作完成的，用以解 決上述問題。 本^明提供一具有減少的失配差排及翹曲的矽晶圓結構。 該石夕晶圓結構包括一石夕基材、第一外延層、及第二外延層。該 夕基材之電阻率係等於或大於0.1歐姆·公分。 X第外延層的供體濃度與受體濃度之差的絕對值係等於或大 於1X1G18個原子/立方公分’且該第—外延層係生長在該石夕基材 的一個表面上。 ，第一外延層的供體濃度與受體濃度之差的絕對值係等於或小 於原子/立方公分’域第二外延層係生長在該第一外 延層的一個表面上。 λ第—外延層具有與第一外延層相同的導電型。 將6周即晶格常數的材料加入該第一外延層。由此，可以控制 〜第外延層的晶格常數（ai)相對於Θ單晶的晶格常數（aSi)的 201207166 蠻化景 Γ彳 、 a〗-aSi) /asi)以及該第二外延層的晶格常數（aj相 H石夕單晶的晶格常數（asi)的變化量（（I%) A)為小於 臨界晶格錯配度（critical lattice mismatches )。 參本發明残料㈣㈣可斯基法或區域熔祕形錢經高度 多雜的基材。經向濃度雜質摻雜的矽層係完全通過外延生長而形 可以通過將調節晶格常數的材料摻雜進入該經高濃度雜質摻 雜的發層中而適當地控制晶格常數。 因此，可消除在經低濃度雜質摻雜的矽層與介面之間的晶格錯 —己亦可消除失配差排或翹曲。 。在本發明中，係在外延生長中摻雜調節晶格常數的材料。因此， 可以避免在傳統液相生長中摻雜摻雜劑（例如鍺、硼等）時濃度 不均勻的問題。 本發明可用於功率M0SFET的用途，對於該用途，具有高的摻 雜齊丨/辰度的層較佳係具有低的電阻率，以減小〇N電阻。與通過 傳統液相生長所製得的具有高的摻雜劑濃度的基材相比，本發明 甚至可實現更低的電阻率。 【實施方式】 本發明第一方面係一包括一矽基材、第一外延層、及第二外延 層的晶圓。 δ亥矽基材之電阻率係等於或大於0.1歐姆•公分。該第一外延層 的供體濃度與受體濃度之差的絕對值係等於或大於ΙχΙΟ18個原子 /立方公分。 第外延層係生長在該碎基材的一個面上。 201207166 該第二外延層的供體濃度與受體濃度之差的絕對值係等於或小 於5M017個原子/立方公分。 該第二外延層係、生長在該第—外延層的表面上。 該第二外延層具有與該第—外延層相同的導電型。 將一調節晶格常數的材料加入該第一外延層。由此控制該第 :外延層的晶格常數U)相對㈣單㈣晶格錄（μ)的變化 罝j(ai — aSi) /aSi)以及該第二外延層的晶格常數（a2)相對於 石夕單晶的晶格常數（asi)的變化量（dad八i)為小於一臨 界晶格錯配度。此能解決失配差排她曲的問題。 在本發明中，調節晶格常數的材料係通過外延生長而摻雜。因 此，可以避免在傳驗相生長中摻雜摻雜劑（含有調節晶格常數 的材料）時濃度不均勻的問題。 在JP 2006-_278或Jp 2〇〇6顧728中描述了在石夕基材的表面 上化成包含鍺作為調節晶格常數的材料的碎外延層以避免由晶格 錯配‘致的螺型差排，及從#基材與外延層之間的介面逐漸地或 階梯式地減小鍺濃度。 然而，這兩個方法均無法避免失配差排。如Jp2〇〇6 86179中所 过· P使在夕個包含濃度逐漸地或階梯式改變的鍺的石夕外延層之 間叹置氮化物薄膜，仍然會產生失配差排（jp 2〇〇心，第1 圖）。 根據這些鍺濃度逐漸地或階梯式改變的方法，每次該包含鍺的 夕外L層生長1微米的厚度，鍺濃度僅能升高1 〇%。 例如為了形成具有30%鍺濃度的外延層，需要生長3微米的厚 度。在形成外延層的通常速度（約0.1奈米/秒）下幾乎耗時1 201207166 小時，因此產率低'。 然而，本發明適當地控制外延層的晶格常數，不以階梯式改變 鍺濃度因此不會大幅影響生長速度。以下參考所附圖式解釋根 據本發明的矽晶圓。 第1 (A)圖所示為根據本發明的__個較佳的實施態樣的半導體 基材的一個例子的示意圖。 首先，根據本發明的石夕晶圓具有如以下第i(a)圖所示的結構。 通過外延生長法在—石夕基材（例如未摻雜的、η型或p型的石夕單 晶）10上生長之第一外延層u (η型或ρ型）。 第外延層11包含調節晶格常數的材料以及供體及/或受體。 通過外延生長法在第一外延層上進一步生長之包含與第—外延 層相同導電型的供體及/或受體的第二外延層12。 如衫文中參考第2圖所述，可以在第一外延層U與石夕基材10 之間提供包含調節晶格常數的材料以及供體及/或受體的ρ型第三 外延層13。 參考第1·(Β)圖，其係以在⑦基材1()與第—外延層u之間的 介面作為一個例子說明。 若在石夕基材H)與第-外科u之間存在大的晶格常數差異， 則由於失配差排14導致的應力會作用在該第-外延層上。 、在外延生長繼續進行時，該第—外延層的晶格常數的變化量超
過臨界值（也稱作臨界晶格錯配度）（或者第—外延層u的 超過臨界薄膜厚度）。 子X 廷導致晶體中的缺陷’例如晶格錯配（失配差排⑷，其發揮緩 和上述應力的作用，如第1 (B)圖所示。 201207166 ”— 〜外延層的晶格常數的變化量不超過臨界值（即 第—外延層的厚度足_)，該外延層就繼續生長。 即使多V會產生晶格錯配，但由於該外延層晶格的變形而在介 面處保持晶格的連續性，因此該外延層生長（共格生長）。 為了詳細解釋根據本發明的變化量，可以將晶格常數的變化在 式（1)中表示。 △a/a = βχΝ 式（1 ) 其中，「a」為晶格常數，「Μ」為晶格常數的變化，「N」為雜質 濃度（個原子/立方公分），「β」為比例係數（立方公分/個原子）， 而「Aa/a」為晶格錯配度。 晶格錯配度（Aa/a)作為晶格常數的變化量，係與雜質濃度N 成正比。 然而’如文獻 1 (文獻 1 . Property of Crystalline Silicon” ， Inspec/Iee Jan. 2000, ISBN:0852969333 )中所述，比例係數 β 係根 據雜質而不同。 根據這一認知，若例如使用硼作為受體及使用磷作為供體，則 表1中所示的資料為已知的。 表1 雜質 β (立方公分/個原子） 硼 -5.46Χ10'24 磷 -7.2〇χΐ〇-25、_ι·〇〇χΐ〇-24、 -1.80Χ10·24 201207166 具有負值’並使晶 由使用獨及θ作為摻雜劑的態樣可以看出 格常數減小。 換而σ之右摻雜諸如供體或受體的摻雜劑且該摻雜劑（心' ^ ^ 的原子半徑係大於石夕的原子半徑（1.17 A)，則包含該 摻雜劑㈣晶體的晶袼常數趨向於增大。 " 另^面讀雜劑（B、P)的原子半徑係小於料原子半徑 1:17 )’則包含該摻雜劑的矽晶體的晶格常數趨向於減小。 這些現象也發生於通過外延生長而獲得的外延層中，以及經擦 雜劑摻雜的矽基材中。 因此，在將原子半徑小於_(l i7A)的原子元素用於料延層 以作為受體或供體時，需要增大料延層的晶格常數以減小失配 差排。 在此情況下，係使用原子半徑大於石夕的原子元素作為調節晶格 常數的材料。 另-方©’在將原子半徑大树（117A)的原子元素用於石夕外 延層以作為受體或供體時，需要減切外延層的晶格常數。 在此情況下，使用原子半徑小於石夕的元素（減小石夕的晶格常數 的元素）作為調節晶格常數的材料。 若使用根據本發明的調節晶格常數的材料以增切的晶格常 數’ _節日㈣材料較佳為原子半徑大於石夕且不改變外延 層（第一及第三）的電阻的原子元素。 一包含鍺或錫的化合物是尤其較佳的。 一包含鍺的化合物是更佳的。 12 201207166 吏用根據本發明的調即晶格常數的材料以減小石夕的晶格常 數’則調節晶格常數的材料較佳為原子半徑小㈣且不改變外延 層（第一及第三）的電阻的材料。 本發明的外延層（第γ —)可以以坤代替填進行推雜。坤 的Ρ值並不確切已知，但是已知非常小。因此，在摻㈣時不需 要接雜錯。 一若摻雜本發明的調節晶格常數的材料，可以選擇性地摻雜原子 儿素本身或者包含該原子元素的化合物。 若使用繫為料㈣的受體及/或使用翁為供體，則捧雜錯 是有效的。 由此，可以抵消減小石夕的晶格常數的效應。此外，錯的晶格常 數比石夕大4.2%。根據魏加氏（Vegard)定律的簡單近似計算教導，
Pg。勺為+8.4，立方公分/個原子，其絕對值與構幾乎相等， 但符號相反。控㈣雜進人本發明的外延層巾的錯的濃度，由此 可以使Aa/a接近於零。 在此’將矽外延層中的各種供體的濃度定義為[X]⑽其p值為 pDk ’各種艾體的濃度為[x]Ak，其p值為^，調節晶格常數的材 料的β值為βγ，調節晶格常數的材料的濃度為[γ]。根據以下式2 加以控制，該系統中晶格錯配的程度（Aa/a)消失，且不產生失 配差排。 βγ X m + Σ pDk X [x]Dk + Σ pAk X [x]Ak = 〇 式（2) 例如將鱗或棚之一用作一供體或一受體。 硼或磷的濃度定義為[X]，其β值為βχ，鍺濃度為[Ge]，其p值 為％e。較佳應根據以下式（2_2)中所示的數值加以控制。 13 201207166 ' β〇ε x [Ge] + βχ x [X] = 0 式（2-2) 另一方面，在如上所述之共格生長的情況下，若該外延層足夠 薄’則該外延層的晶格可以變形，因此，失配差排的產生還取決 於層厚度。文獻2中有詳細的描述（“J. W. Matthews，A. E. Blakeslee [J. Cryst. Growth (Netherlands) vol. 27 (1974) p.118; vol. 29 (1975) p.273; vol. 32 (1976) p.265”）。 換而言之，即使不滿足式（2)或（2-2)，若該層是薄的，則不 會產.生失配差排。本發明的發明人的發現，證實了若滿足式（3) 則不會產生失配差排。 βγ X m +Σβ01{ X [ΧΚ+ΣβΑ1ί X [Χ]Μ<γ 式（3) 其中，「γ」為無因次數（dimensionless number)，稱作臨界晶格 錯配度（或臨界變形度）。 在以上式（3)中，βΥ X [Y]為通過將調節晶格常數的材料摻雜 進入矽單晶中時晶格常數的變化（△、）除以矽單晶的晶格常數 (aSi)而獲得的數值My/asi。 同樣地，Pdic X [X]Dk為通過將各種供體摻雜進入矽單晶中時晶格 常數的變化（AaDk)除以矽單晶的晶格常數（asi)而獲得的數值Aaok /aSi。 PAk X [X]Ak為通過將各種受體摻雜進入矽單晶中時晶格常數的 變化（AaAk)除以矽單晶的晶格常數（aSi)而獲得的數值AaAk/ ^Si ° 因此，式（3)的左側是通過在以調節晶格常數的材料、各種供 體及各種受體單獨摻雜矽單晶時晶格常數的變化之和除以矽單晶 的晶格常數而獲得的。 201207166 另一方面，在同時將調節晶格常數的材料、各種供體及各種受 ^ 參雜進^外延層中時，晶格常數的變化可以通過將調節晶格 吊數的材料、各種供體及各種受體單獨摻雜進人⑪單晶中而導致 的晶格常數的變化相加而求得。 因此’例如可以理解，在根據本發明的第一外延層中晶格常數 的變化等於以上式（3)的左側乘以梦單晶的晶 格常數。 可以同樣地考慮本發明的第二及第三外延層的晶格常數的變 /在m式⑴）中將峨或则作供體或受體，及將鍺用作調 節晶格常數的材料，則獲得以下式（3_2)。
Pee X [Ge] + βχ χ [X] < γ 式（3_2) 其中’「γ」為無因次數’稱作臨界晶格錯配度（或臨界變形度）。 上式中的γ為外延層的層厚度的函數。 通過預先敎對應於厚度的γ，可以容易地獲得適當的數值。根 據本發明的發明人的發現，γ可以以下式⑷表示，其中τ (微 米）為外延層的厚度。
Log(y) =-1.11 X Log(T) _ 3.84 式（4) 在此’其中「Log」為常用對數。 以下參考所附圖式闡述本發明的較佳的實施態樣。 第2圖所示為根據本發明的另_個較佳的實施態樣的半導體基 材的一個例子的截面圖。 首先， 可以如第2圖所示通過以 下方法形成本發明的矽晶圓 15 201207166 通過外延生長法在石夕基材（例如未摻雜的、η型或p型的碎單晶） 10上生長包含調節晶格常數的材料以及供體及/或受體的p型的第 三外延層13。 接著，通過外延生長法在第三外延層13上生長包含調節晶格常 數的材料以及供體及/或受體的η型的第一外延層11。 在第一外延層11上生長包含具有與第一外延層11相同導電型 的供體及/或受體的第二外延層12。 如上所述，在石夕基材上分別沉積第三外延層、第一外延層及第 二外延層之後，可以選擇性地實施熱處理。 本發明的矽基材沒有特別的限制，只要其電阻率等於或大於0.1 歐姆•公分。電阻率較佳係在1歐姆·公分至100歐姆公分。可以通 過公知的方法例如柴可斯基法或區域熔融法（FZ)實施根據本發 明的矽基材製造方法。 矽基材為自製的或者為商購產品獲得的或者其為η型或ρ型 的，都無關緊要。 根據本發明的矽基材可以使用包含氫、氮、及碳的矽晶體。 將氮、氫、或碳摻雜進入矽晶體（或通過切割生長的矽晶體而 形成的矽基材）中的方法沒有特別的限制，可以採用任何習知的 方法。更具體而言，作為摻雜氮的方法，通過將具有氮化物薄膜 的麥基材加入生長秒晶體的溶體中’可以控制待獲得的秒基材的 氮濃度。 作為摻雜氫的方法，通過將氫混合氣體導入爐中，可以控制氫 濃度。 16 201207166 作為摻雜碳的方法，通過將碳粉摻雜進人生長#體的_ ，可以控制矽基材晶圓的碳濃度。 本&明的弟—外延層較佳為經摻雜劑及調節晶格常數的材 推雜㈣外延層。該第-外延層包切作為主要成分。該第_ 外延層包含以下成分：至少—種選自以下群組中的 雜劑的供體元素（諸如硼的第13族元素或者包〜 乍从 知的捧雜劑）以及受體辛^ f的任何已 體凡素（堵如啭或石申的第15族元素或者包含 7素的任何已知的摻雜劑）；以及調節晶格常數的材料。 右同時包含一供體及一受體作為旅雜添丨 =度之差的絕對值較佳為等於一:。:== 且4於或小於lx102〇個原子/立方公分。 二該第一外延層+包含供雜或受趙之-者，則採用相同的濃 比:外’係根據以上式（3)控制該第一外延層的上述成分的組成 該第-外延層的厚度較佳為不大於1()微米 1微米且不大於5微米。 更佳為不小於 若其厚«於或切1G微米，職為仏、 度，所以可以㈣或避免失配差排。 《机界各 根據本發明的第二外延層較佳為 第二外延層包含石夕作為主要成分。儿雜的石夕外延層。該 該第二外延層包含以 . -去r哞上 成刀.〉、一種選自作為摻雜劑的伊體 == 如=第13以素或者包含該元素的任何已知的劑 以及又體几素⑷口鱗及石中的第15族元素或者包含該元素的任何 17 201207166 已知的摻雜劑）所組成之群組的物質。 若同時包含供體及受體作為摻雜 度之差的絕對值較佳為箄 體、辰度與該受體濃 平又1土馬寺於或小於5xl0丨 若包含供體或受體之—者 ’、立方公分。 此外，传相攄… 相同的濃度範圍。 比例。 ）控制衫二外延層的上述成分的組成 根據本發明的第三外 掺雜的石夕外延層。 —受體及調節晶格常數的材料 該第三外延層包含矽作為主要成 的坌乂乐―外延層包含諸如硼 、疋素或者含Itib相的以。的# 調節晶格常數的材料。 屬】作為又體、以及 卢供體及受體作為摻雜劑’則該供體濃度與該受體濃 又之差的，.輯值較料料或切1μ()|8㈣子/ 於或小^ mo、料/立方公分。 4 右包含供體或受體之一者，則採用相同的濃度範圍。 此外，係根據以上式⑴控制該第三外延層的上述成分的組成 比例。 該第二外延層的厚度較佳為不大於2G微米，或者更佳為不小於 1微米且不大於10微来。 若其厚度係等於或小於20微米，則其小於臨界薄膜厚度，因此 可以抑制及避免失配差排。 叮，Lk CVD (化學氣相沉積）或mbe (分子束外延）製造根 據本發明的第一、第二及第三外延層。 對於製造這些層的方法沒有限制。 1$ 201207166 例如，若選擇CVD法，則可以使用任何已知的源氣體。源氣體 的選擇沒有限制。 源氣體可以是以下任一者：對於矽元素為SiHCl3、SiH4、SiH2Cl2 等；若使用硼作為受體，則對於硼元素為B2H6等；若使用磷作為 受體，則對於磷元素為PH3等；若使用鍺作為調節晶格常數的材 料，則為GeH4、GeCl4等；或者任何混合氣體。 H2可以用作一載氣。生長條件沒有特別的限制，且可以任意選 擇。 700至1100°C的溫度及100帕至標準壓力的壓力可適當地用作 為一實施態樣。 以下闡述根據本發明的矽晶圓的較佳的實施態樣的實施例。 以下闡述根據本發明的晶圓應用於η型或p型功率MOSFET的 情況作為實施例，如第3 (Α)圖所示。 如上所述例如通過柴可斯基法製造石夕晶圓。該晶圓較佳應當具有 等於或大於0.1歐姆•公分的電阻率，可以為η型、ρ型或未摻雜 的。換而言之，對於用作功率MOSFET的漂移層的外延層，晶格 錯配應當足夠低，從而不導致任何問題。 根據發明人的發現，證實了若控制晶格常數的變化比例（（a,-aSi) /aSi)小於約1χ10_5，則可以成功地避免失配差排且不會使 麵曲惡化。 隨後在矽基材上形成經摻雜劑（供體及/或受體）高度摻雜的第 一外延層。該外延層為對應於汲極17的層。因此，在許多情況下 以等於或大於lxlO19個原子/立方公分的濃度摻雜雜質或摻雜 劑。因此，與使用矽基材尤其是未摻雜的矽基材時相比，晶格常 19 201207166 數發生變化。 在形成4第-外延層之後，形成„經低漠度摻雜的第二外延 層。該第二外延層包含較低濃度的雜質，因為其係用於—功率器 件的漂移層。 ° 雜質或摻雜劑的濃度通常為等於或小於5χ1〇17個原子/立方公 分’晶格常數的變化為可,忽略的。無需摻雜調節晶格常數的材料二 氣如鍺’這不同於經局度摻雜的層，例如該第—外延層。 以下作為實施例闡述根據本發明的晶圓應用於穿透^咖丁的 情況，如第3 ( B )圖所示。 、 如上所述製造石夕基材，然後形成一以不小於1χΐ〇18個原子/立 方公分且不大於1Χ1()2。個原子/立方公分的濃度雜侧 第三外延層。 的 該層對應於IGBT的集電極19。_，形成—以不小於ΐχΐ〇π 個原子/立方公分且不大於lxlQl9個原子，立方公分的濃度換雜 破或珅的η型第-外延層。該層對應於耗盡層的場阻止層。 取決於其濃度，該等上述ρ型或η型的經高度換雜的層可能會 傾向於產生失配差排。 曰 若需要，根據以上式⑴將調節晶格常數的材料例如錯換雜進 入第一及第三外延層中。 ” 形成以不小於mon個原子/立方公分且不大於ΐχΐ〇ΐ5個原子 /立方公分的濃度進-步摻雜鱗或坤的η型層（第二外延層）。該 η型層對應於雙極的基極（base)e如上所述，該η型層通常為經 低度摻雜的，因此其無須摻雜調節晶格常數的材料，例如錯。 20 201207166 、實施例 施ΓΓ树明的實施例。然而，本發明並不限制於下述的實 :、而5之，以τ實施例僅用於例示性的目的。任何具有应 本叙明的申請專利範圍中所 想"上相同的實施態樣 Ί «作用效果者均被認為是在本發㈣技術範圍之 内0 實施例1 =切割經柴可斯基法生長的直徑米且磷濃度為 —曰個原子/立方公分的^石夕單晶鍵及對所切割的晶圓實施 —晶圓生產過程，製得鏡面晶圓。 然後，將該晶圓設置在-用於在燈加熱法中外延氣相生長的單 獨裝載型裝置中，並在的氫錢中實施熱處理以進行清潔。 然後’在105Gt及標準壓力的條件τ供應SiHcl3、GeCi4及％ 的混合反應氣體。通過CVD法在上生長—厚度為iq微米、3 供體濃度⑷農度）為7x1q19個原子/立方公分且調節晶格常數 的材料（鍺濃度）為9x10^9個原子/立方公分的第一外延層。 該第-外延層的鍺濃度及磷濃度係通過SIMS(二次離子質譜）測 定的。 、 為了控制該第-外延層的鍺濃度及填濃度，可以改變pH〗氣體 或GeCU氣體的濃度，或者選擇性地可以改變其流量。歷時$分 鐘生長10微米厚的第—外延層。 然後，通過CVD法，在U5〇t及標準壓力的條件下在該第一外 延層上生長厚度為50微米、供體濃度（磷濃度）為lxl〇u個原子 /立方公分的第二外延層。該生長過程歷時2〇分鐘。
2J 201207166 在生長外延層之後，在氬氣氛中於11〇(rc下對上述晶圓實施熱 處理1小時。 使用X射線形貌裝置研究在所得晶圓中產生失配差排的情況， 然後證實沒有產生失配差排。 實施例2 通過切割經柴可斯基法生長的直徑為·㈣且填濃度為 5xl〇14個原子/立方公分的n型發單狀及對所切割的晶圓實施 一晶圓生產過程，製得鏡面晶圓。 然後’將晶圓設置在-用於在燈加熱法中外延氣相生長的單獨 裝載型裝置巾，並在測。C的氫氣氛中實施熱處理。 然後’在刪及標準壓力的條件下供應SiHCl3'GeCu、及 B2H6的混合反應氣體。通過CVD法在晶圓上生長—厚度為1〇微 米、受體濃度㈤農度）為5X1019個原子/立方公分且調節晶格 常數的材料（錯濃度）A 3.3xl〇2。個原子/立方公分的第三外延 層（P型）。 為了控制該第三外延層的鍺濃度及硼濃度，可以改變n氣體 或GeCU氣體的濃度，或者選擇性地可以改變其流量。 歷時5分鐘生長1〇微米厚的第三外延層。 然後，在U 5(TC及標準壓力的條件下供應、SiHcl3、GeCU及pH3 的混合反應氣體。通過CVD法在該第三外延層上生長厚度為ι〇 微米、供體濃度㈤濃度）A lx，個原子/立方公分且調節晶 格常數的材料（鍺濃度）為1><1()19個原子，立方公分的第一外延 層。該生長過程歷時5分鐘。 22 201207166 然後，在⑴代及標準壓力的條件下供應舰13及项的混合 反應氣體。通過CVD法在該第—外延層上生長一厚度為5〇微米 供體濃度⑽濃度）為1XH)丨4個原子/立方公分的第二外延層。、 該生長過程歷時20分鐘。 在生長外延層之後’錢氣氛中於u〇(rc下對該晶圓實施熱處 理1小時。 使用X射線形貌裝置研究在所得晶圓中產生失配差排的情況， 然後證實沒有產生失配差排。 / 比較例1 通過切割經柴可斯基法生長的直徑為200毫米且磷濃度為 5X1014個原子/立方公分的n型料晶鍵及對所切割的晶圓實施 一晶圓生產過程’製得鏡面晶圓。 然後，將晶圓設置在一燈加熱的單獨裝載型外延氣相生長裝置 中，並在1100°c的氫氣氛中實施熱處理。 然後，在1150°c及標準壓力的條件下供應SiHCi3、及PH3的混 合反應氣體。通過CVD法在晶圓上生長一厚度為1〇微米供體 濃度（碌濃度）為7χΗ)19個原子^/立方公分的經高度摻雜的外延 層。該經高度摻雜的外延層的漢度係如上所述通過SIMs測定的。 然後’通過CVD法在1150。(：及標準壓力的條件下在上述經高度 摻雜的外延層上生長一厚度為50微米、供體濃度（磷濃度）為 lxlO14個原子/立方公分的經低度摻雜的層。該生長過程歷時2〇 分鐘。 在生長外延層之後’在氬氣氛中於11〇(rc下對上述晶圓實施熱 處理1小時。 23 201207166 使用χ射線形貌裝置研究在所得晶圓中產生失配差排的情況， 證實幾乎所有的晶圓均產生失配差排。 比較例2 通過切割經柴可斯基法生長的直徑為2〇〇毫米且磷濃度為 5xl014個原子/立方公分的n型碎單晶錠及對所切割的晶圓實施 晶圓生產過程，製得鏡面晶圓。 然後，將晶圓設置在燈加熱的單獨裝載型外延氣相生長裝置 中，並在lioot的氫氣氛中實施熱處理。 然後，在U5(TC及標準壓力的條件下供應SiHci3及B2ti6的混 合反應氣體。通過CVD法在該晶圓上生長_厚度為1()微米、受 體濃度（硼濃度）個原子，立方公分的經高度摻雜的p 型外延層。 為了控制該經高度摻雜的p型外延層的錯濃度及棚濃度，可以 改變峨氣體或（^14氣體的濃度，或者選擇性地可以改變其流 量。此外，歷時5分鐘生長1G微米厚、經高度摻雜的p型外延層。 然後，在U5CTC及標準壓力的條件下供應隱13及pH3的混合 反應氣體。通過CVD法在該經高度摻_?型外延層上生長一厚 度為10微米、供體濃度⑷農度）為丨xf個原子/立方公分的 經尚度摻雜的η型外延層i生長過程歷時$分鐘。 在11贼及標準壓力的條件下供應則3及PH3的混合 =體。通過⑽法在該經高度摻雜的η型外延層上生長一厚 =微米、供體濃度(鱗濃度)為—原子/立方公分的 上低度摻雜的外延層。該生長過程歷時2〇分鐘。 24 201207166 、長。亥外延層之後’在氬氣氛中於n〇〇c>c下對該晶圓實施熱 處理1小時。 、使用X射線形貌裝置研究在所得晶圓中產生失配差排的情況， 然後證實幾乎所有的晶圓均產生失配差排。 貝知例及比車父例的電阻率資料以及各個外延層的晶格常數的變 化量匯總於以下表2中。 —- 袅2 SR (歐姆· 公分） Dif 1 (個原子 /立方公 分） ((arasi) /¾) Dif 2 (個原子 /立方公 分） ((a2-a$i )/^Si ) Dif3 (個原子 /立方公 分） ((a3-asi )/aSi) 實施 例1 8,8 7.00x10 丨9 -9.96x10'6 l.OOxlO14 1.2〇xl〇·10 實施 例2 8.8 l.OOxlO19 8.2〇xl〇-6 l.OOxlO14 -1.2〇xl〇·10 5.00χ1019 -2.4x1 O'6 比較 例1 8.8 7.0〇χ1〇19 -8.40x1 〇'5 l.OOxlO14 -1.20X10·10 比較 例2 8.8 5.0〇xl〇19 -2.73 x1ο·4 l.OOxlO14 -1.2〇xlO*10 l.OOxlO19 SR :基材電阻率
Difl :在第一外延層中供體濃度與受體濃度之差的絕對值 G ai-aSi) /asi) ·在第一外延層中晶格常數的變化量 Dif 2 :在第二外延層中供體濃度與受體濃度之差的絕對值 ((a2_aSi) /asi):在第二外延層中晶格常數的變化量 25 201207166
Dif 3 :在第三外延層中供ΪΙ濃度與受體濃度之差的絕對值 ((a3-aSi ) / aSi ):在第三外延層中晶格常數的變化量 【圖式簡單說明】 第1A圖所示為根據本發明的矽晶圓的結構示意圖； 第1B圖所示為在外延晶圓中產生失配差排的情況下在外延層 與矽基材之間的介面的放大的示意圖； 弟2圖所不為根據本發明的碎晶圓的結構不意圖，以及 第3圖所示為POWERMOSFET (功率金屬氧化物半導體場效電 晶體）及IGBT的結構示意圖。 【主要元件符號說明】 10 $夕基材 11 第一外延層 12 第二外延層 13 第三外延層 14 失配差排 15 源極 16 柵極 17 汲極 18 發射極 19 集電極 26