TW201205803A - Silicon carbide substrate, semiconductor device, and method for manufacturing said silicon carbide substrate and semiconductor device - Google Patents

Description

201205803 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種碳化砂基板及半導體裝置與此等之製 造方法，更特定而言係關於一種可使包含碳化矽基板之半 導體裝置之特性穩定的碳化矽基板及半導體裝置與此等之 製造方法。 【先前技術】 近年來’為了貫現半導體裝置之高耐壓化、低損失化、 问溫％境下之使用等，正在推進採用碳化矽作為構成半導 體裝置之材料。碳化矽係比起自先前廣泛用作構成半導體 裝置之材料之石夕，為帶隙更大之寬能帶隙（wide bandgap) 半導體。因此，藉由採用碳化矽作為構成半導體裝置之材 料，可實現半導體裝置之高耐壓化、導通電阻之降低等。 又’採用碳化石夕作為材料之半導體裝置亦具有比起採用矽 作為材料之半導體裝置，高溫環境下使用之情形時之特性 下降較小之優勢。 在此狀況下’關於製造半導體裝置所使用之碳化矽結晶 及碳化矽基板之製造方法，進行各種研究，提出有各種想 法（例如’參照曰本專利特開2〇〇2_28〇531號公報（專利文獻 1))。 先前技術文獻 專利文獻 專利文獻1:曰本專利特開2002-280531號公報 【發明内容】 157471.doc 201205803 發明所欲解決之問題 然而’對於半導體裝置，要求例如通道移動率之提高 等，進一步要求特性之提高。又，於半導體裝置中，並非 僅疋特性之提高，產品間之該特性之偏差較小亦為重要。 因此，本發明之目的在於提供一種可使半導體裝置之通 道移動率之提高與特性之穩定同時實現的碳化矽基板及半 導體裝置與此等之製造方法。 解決問題之技術手段 本發明之碳化矽基板含有碳化矽，且於向包含<〇11〇> 方向及<0001>方向之平面之正投影中，至少一方之主面之 法線與{03-38}面之法線所成之角為〇 5〇以下。 本發明者對於半導體裝置之通道移動率之提高與特性之 穩定的同時實現進行了詳細的研究。其結果，得到下述知 識見解並想到本發明。 即，於使用碳化矽基板製作半導體裝置之情形時，於該 碳化矽基板上形成磊晶成長層，進而於磊晶成長層上形成 電極於M〇SFET(Metal Oxide Semiconductor Field Effect

Transistor ’金屬氧化物半導體場效應電晶體）或ι〇βτ (Insulated Gate Bipolar Transistor，絕緣閘變雙極性電晶 體）等之製造中，於磊晶成長層上形成有氧化膜等絕緣 膜於°亥絕緣膜上形成有閘極電極。而且，於蟲晶成長層 中，與閘極電極正下方之絕緣膜接觸之區域成為通道區 域。 此處，若將碳化矽基板之至少一方之主面設為與構成該 157471.doc

S 201205803 碳化石夕基板之碳化矽之{03·38}面接近之面，於該主面上 形成蟲晶成長層並製作上述MOSFET或IGBT等半導體裝 置’則上述通道區域以包含與{〇3_38}面接近之面之方式 而形成。而且’藉由如此之操作，可使半導體裝置之通道 移動率提高。 進而’本發明者發現：於使用具有與{03-38}面接近之 主面之碳化矽基板製作半導體裝置之情形時，存在該半導 體裝置之特性之偏差變大之傾向，其原因在於來自上述主 面之{03-38}面之偏移。 更具體而言，於半導體裝置之製造中，於上述磊晶成長 層中導入用以形成載體之雜質。然而’可知即使於正常進 行雜質之導人之情形時，僅因上述主面之面方位自{〇3_ 38}面起於特定之面内，具體而言，於包含方向及 <〇謝>方向之平面内略微偏移，所形成之載體漠度之不均 較大。而且’可知於向包含<〇1_1〇>方向及<〇〇〇1>方向之 平面之正杈衫中’將上述主面之法線與(Ο”8}面之法線 所成之角設為0.5。以下，藉此’可充分抑制載體濃度之不 均，並可抑制半導體裝置之特性之不均。 如此，於本發明之碳化石夕基板中，於向包含<〇ι鲁方 向及<麵>方向之平面之正投影中，至少一方之主面之法 線與⑼,面之法線所成之角為〇5。以下藉此，可提高 使用其所製造之半導體裝置之通道移動率，並且可充分抑 制載體浪度之不均。其結果，根據本發明之碳切基板， 可提供可使半導體裝置之通道移動率之提高與特性之穩定 15747】 .doc 201205803 同時實現的碳化矽基板。 於上述碳化矽基板中’於向包含< 211〇>方向及<〇〇〇1> 方向之平面之正投影中，上述一方之主面之法線與{03_ 38}面之法線所成之角亦可為1〇。以下。 比起於包含<〇1-1〇>方向及<〇〇〇1>方向之平面内之偏 移，雖為影響較小者，但即使由於包含<_211〇>方向及 <0001>方向之平面中之偏移，所形成之載體之濃度亦不 均。而且，藉由將於包含^^⑺〉方向及<〇〇〇1>方向之平 面内之偏移設為10。以下，可進一步抑制載體濃度之不 均0 上述碳化矽基板亦可具有5〇 8 mm以上之直徑。藉此， 提高使用該碳化矽基板之半導體裝置之製造效率。 上述碳化石夕基板包含基底層與形成於基底層上之單晶體 碳化石夕層’且上述一方之主面亦可為單晶體碳化矽層之與 基底層側為相反側之表面。 藉由如此之操作’例如準備廉價之基底基板，具體而言 為含有缺陷濃度較大之單晶體碳化矽之基板或多晶碳化矽 基板、或者含有金屬之基底基板作為基底層，於該基底基 板上配置含有優質之碳化矽單晶體之基板，藉此可相對廉 4貝地製造碳化石夕基板。特別是因為碳化石夕基板難以實現大 口徑化’例如於基底基板上將優質但大小較小之單晶體碳 化矽基板以平面地排列複數個而配置，並製作於基底詹上 將單晶體碳化矽層以沿著基底層之主面排列複數個而配置 之碳化矽基板，藉此可獲得廉價且大口徑之碳化矽基板。

157471.doc .6- S 201205803 於上述碳化矽基板中，亦可進而包含形成於上述一方之 主面上之磊晶成長層。藉此，使用該碳化矽基板之半導體 裝置之製造變得容易。再者’可利用上述磊晶成長層作為 半導體裝置中之緩衝層、耐壓保持層（漂移層）等。 本發明之半導體裝置包括包含上述磊晶成長層之碳化矽 基板，與形成於該磊晶成長層上之電極。根據本發明之半 導體裝置，藉由包含上述本發明之碳化矽基板，可提供一 種可使通道移動率之提高與特性之穩定同時實現之半導體 裝置。 本發明之碳化矽基板之製造方法包含下述步驟：準備含 有奴化矽之錠塊；自錠塊中採取基板；及確認於所採取之 基板中的至少一方之主面之法線與{〇3 38}面之法線所成 之角於向包含<01-〗0>方向及<〇〇〇1>方向之平面之正投影 中為0.5°以下。 藉此，可確實地製造上述本發明之碳化矽基板。再者， 自錠塊中之基板之採取，例如可藉由以至少一方之主面成 為與{03-38}面接近之面之方式將錠塊切片而實現。又， 所採取之基板’之至少一方之主面之法線與{〇3，面之 +線所成Μ㈣認’例如可利用χ射線繞射測定法進行 貫施。 於上述碳㈣基板之製造方法中，亦可進而包含下述步 驟··確認所採取之基板^之上述―方之主面之法線與⑻_ 38}面之法線所成之角’於向包含< 2ιι〇>方向及，〇卜方 向之平面之正投影^為1〇。 以下。藉此，可更確實地製造 157471.doc 201205803 可抑制半導體裝置中之載體濃度之不均之碳化矽基板。再 者，確認上述一方之主面之法線與{03 -38}面之法線所成 之角於向包含上述<01-10>方向及<〇〇〇1>方向之平面之正 投影中為0.5°以下之步驟，與確認於向包含<_211〇>方向及 <0001>方向之平面之正投影中為1〇。以下之步驟，既可分 開實施，亦可同時實施。 於上述碳化矽基板之製造方法中，上述基板亦可具有 50.8 mm以上之直徑。藉此’可製造一種可提高使用該碳 化矽基板之半導體裝置之製造效率之碳化矽基板。 於上述碳化矽基板之製造方法中，亦可進而包含下述步 驟：將所採取之上述基板配置於另外準備之基底基板上； 及將基底基板與上述基板接合。 藉此’可製造上述碳化石夕基板，其係包含基底層及形成 於基底層之早晶體碳化♦層，且上述一方之主面為單晶體 碳化矽層之與基底層側為相反側之表面者。 於上述碳化矽基板之製造方法中，亦可進而包含下述步 驟：於上述一方之主面上形成磊晶成長層。藉此，可製造 使用該碳化矽基板之半導體裝置之製造變得容易之碳化石夕 基板。 本發明之半導體裝置之製造方法包含下述步驟：藉由包 含形成磊晶成長層之步驟之上述本發明之碳化矽基板的製 造方法準備碳化矽基板，及於磊晶成長層上形成電極。藉 此，可製造特性穩定之上述本發明之半導體裝置。 再者’自故化石夕基板之外周起2 mm以内之區域通常不 157471.doc

S 201205803 用於半導體裝置之製造。因此，上述— 方之主面之法線與 {03-38}面之法線所成之角的條件， 、 '、要於除自外周起2 mm以内之區域以外之區域内實現即可。 發明之效果 根據以上說明可知’根據本發明之碳切基板及半導體 裝置與此等之製造方法，可提供—種可使半導體裝置之^ 道移動率之提高與特性之穩定同時實現的碳化石夕基 導體裝置與此等之製造方法。 【實施方式】 說明。再 註相同之 個別方位 、集合面 -J (橫杠） 註負之符 以下，基於圖式，對本發明之實施形態進行 者，於以下之圖式中，對於相同或相當之部分標 參照序號，不重複其說明。又，於本說明書中， 用□表不、集合方位用◊表示、個別面用（）表示 用{}表示。又，關於負指數，於晶體學上為將「 標註在數字之上，但於本說明書中為於數字前標 號。 (實施形態1) 首先，對本發明之一實施形態即實施形態丨進行說明。 參照圖.1，本實施形態之碳化矽基板丨含有碳化矽，且於向 包含<01-10>方向及<0001>方向之平面之正投影争―方 之主面1A之法線與{03_38}面之法線所成之角為〇 5。以下。 如此，若將碳化矽基板i之主面1A設為與構成該碳化矽 基板之碳化矽之{03_38}面接近之面，並於該主面ia上形 成磊晶成長層，製作M〇SFE1^IGBT等半導體裝置，則通 I57471.doc 201205803 道區域以包含與{03·38}面為接近之面之方式而形成。其 結果’可提高半導體裝置之通道移動率。 又，藉由於朝包含<〇〗_!〇>方向及<〇〇〇1>方向之平面之 正投影中，上述主面1Α之法線與{〇3_38}面之法線所成之 角為0.5。以下，可充分抑制使用其所製造之半導體裝置之 載體濃度之不均。其結果，本實施形態之碳化矽基板丄成 為可使半導體裝置之通道移動率之提高與特性之穩定並存 的碳化硬基板。 進而’於本實施形態t之碳化矽基板1中，較佳為於 朝包含<-211〇>方向及<〇〇〇1>方向之平面之正投影中上 述主面1A之法線與{03_38}面之法線所成之角為1〇。以下。 如上述般，包含<01-10>方向及<0001>方向之平面内之 偏移’對載體濃度之不均（偏移）所帶來之影響非常大。與 此相比雖為影響較小者’但即使由於垂直於上述平面之包 含<-2110>方向及<〇001>方向之平面之偏移，所形成之載 體濃度亦不均。而且，藉由將包含<_211〇>方向及<〇〇〇1> 方向之平面内之偏移設為10。以下，可進一步抑制載體濃 度之不均。 又’上述本實施形態之碳化;δ夕基板1較佳為具有5〇 8 mm 以上之直徑。如此’藉由使用口徑較大之碳化矽基板1， 可提高半導體裝置之製造效率。 又’參照圖2，於本實施形態中，藉由於上述主面1 a上 形成蟲晶成長層20，亦可採用包含磊晶成長層2〇之碳化石夕 基板2之形態。於此情形時，即使於磊晶成長層20之主面 157471.doc 201205803 2A中，朝上述特定面之正投影時之主面2八之法線與{〇3_ 38}面之法線所成之角成為滿足上述條件之範圍。其結 果’於使用該碳化矽基板2製作半導體裝置之情形時，亦 可抑制該半導體裝置中之載體濃度之不均（偏移）。 其次’對本實施形態之碳化矽基板之製造方法進行說 明。參照圖3，首先，作為步驟（S10)，實施準備錠塊之步 驟。於該步驟（S10)中，準備含有碳化矽之錠塊。具體而 5 ’例如，準備將（0001)面設為主面之種基板，於該主面 上使碳化矽單晶體於[0001]方向上成長，藉此可製作含有 碳化硬之鍵塊。 其夂，作為步驟（S20) ’貫施切片步驟。於該步驟（|§2〇) 中，藉由將於步驟（S10)中所準備之錠塊切片，而採取基 板。具體而言，例如，如上述般準備將（〇〇〇 1)面設為主面 之種基板，使其於[0001]方向上成長並準備錠塊之情形 時，藉由於相對於錠塊之{0001 }面僅以特定之角度傾斜之 面中將錠塊切片，而採取主面為與{03-38}面接近之基 板。此時，藉由將所採取之基板之直徑設為50.8 mm以 上’可提高使用根據本實施形態之碳化矽基板之製造方法 所獲得的碳化矽基板之半導體裝置之製造效率。 其次，作為步驟（S30)，實施研磨步驟。於該步驟（S3〇) 中，研磨於步驟（S20)中所採取之基板之主面，使其平坦 化。 其次，作為步驟（S40) ’實施面方位確認步驟。於該步 驟（S40)中，確認所採取的基板之至少一方之主面之法線 157471.doc 201205803 與{03-38}面之法線所成之角（偏移角）於向包含<〇ι ι〇>方 向及<0001>方向之平面之正投影時為〇 5。以下。具體而 吕，因碳化矽單晶體之{03_38}面為禁面，故可藉由χ射線 繞射測定法確認例如使用（1_1〇2)面作為繞射面之基板之主 面之面方位。此處，於採用將Cu(銅）設為目標之χ射線繞 射裝置之情形時，因（1-102)面與{03_38丨面成74。之角度， 故可考慮此並計算出上述偏移角。 又’於步驟（S40)中’較佳為亦確認所採取之基板之主 面之法線與{03-38}面之法線所成之角於向包含<_211〇>方 向及<0001>方向之平面之正投影時為10。以下。上述基板 之主面之法線與{03-38}面之法線所成之角之確認，既可 單獨實施，亦可同時實施。 而且，上述步驟（S40)之結果，將不滿足上述角度之條 件者除外’僅將滿足上述條件者作為產品。根據上述之順 序’完成本實施形態之碳化矽基板之製造方法，獲得上述 本實施形態之碳化矽基板1。 進而’作為步驟（S50)，亦可實施磊晶成長步驟。於該 步驟（S50)中’於步驟（S40)中所獲得之碳化矽基板1之一方 之主面1A上形成磊晶成長層20(參照圖1及圖2)。藉此，獲 得包含蠢晶成長層20之本實施形態之碳化矽基板2。 (實施形態2) 其次’對使用上述本發明之碳化矽基板所製作之半導體 裝置之一例作為實施形態2進行說明。參照圖4，本實施形 態中之半導體裝置101係縱型DiMOSFET(Double Implanted 157471.doc • 12· s 201205803 MOSFET，雙重離子注入MOSFET)，其包含基板i〇2、緩 衝層121、耐壓保持層122、p區域123、n+區域124、p+區 域125、氧化膜126、源極電極111及上部源極電極127、閑 極電極110及形成於基板102之背面側之汲極電極in。具 體而言，於含有導電型為η型之碳化矽之基板1〇2之表面 上，形成含有碳化矽之緩衝層121。作為基板1〇2，使用包 含上述實施形態1中已進行說明之碳化矽基板1在内之本發 明之碳化矽基板。而且’於採用上述實施形態1之碳化石夕 基板1之情形時，緩衝層121係形成於碳化石夕基板1之主面 1 Α上。緩衝層121之導電型為η型，其厚度例如為0.5 μηι。 又’可使緩衝層121中之η型之導電性雜質之濃度設為例如 5x10" cm·3。於該緩衝層121上形成有耐壓保持層122 »該 耐壓保持層122含有導電型為n型之碳化矽，例如其厚度為 1 0 μηι。又，作為财壓保持層12 2之η型之導電性雜質之濃 度，例如可使用5xl015 cm·3之值》 於該耐壓保持層122之表面上，相互隔開間隔形成有導 電型為p型之p區域123。於p區域123之内部，在p區域123 之表面層形成有n+區域124。又，於與該n+區域124鄰接之 位置’形成有p+區域125。以自一方之p區域123中之n+區 域124上起延伸至p區域123、在兩個p區域123之間露出之 耐壓保持層122、另一方之p區域123及該另一方之p區域 123中之n+區域124上為止之方式，形成有氧化膜126。於 氧化膜126上形成有閘極電極11〇。又，於n+區域124及p + 區域125上形成有源極電極1 π。於該源極電極1丨1上形成 157471.doc -13- 201205803 有上部源極電極I27。而且’於基板102中，與形成有緩衝 層121之側之表面為相反側之面即背面形成有汲極電極 112° 於本實施形態中之半導體裝置101中，作為基板1〇2 ,採 用包含上述實施形態1中已經說明之碳化矽基板1在内之本 發明之碳化矽基板。即，半導體裝置1 〇 1包含：作為碳化 矽基板之基板102 ,作為形成於基板102上之磊晶成長層之 緩衝層121及耐壓保持層122，以及形成於耐壓保持層122 上之源極電極111及閘極電極11〇。而且，該基板1〇2係本 發明之碳化矽基板。 此處，如上述般，本發明之碳化矽基板成為可使半導體 裝置之通道移動率之提高與特性之穩定同時實現的碳化矽 基板。因此，半導體裝置1〇1成為具備高通道移動率且特 性穩定之半導體裝置。更具體而言，因基板1〇2之主面為 與{03-38}面接近之面，故磊晶成長層即耐壓保持層122之 主面122A成為與{03-38}面為接近之面。其結果，通道區 域（於P區域123 t與閘極電極n〇之正下方之氧化膜126相 接觸之區域）中之移動率變高。又，因可適當抑制來自基 板102之主面中之{〇3 38}面之偏移，故可充分抑制緩衝層 :21、耐壓保持層122、P區域123、n+區域124、P+區域125 等中之载體濃度之不均(偏移)。其結果，半導體裝置101成 Μ值電壓1受電壓等特性穩定之MOSFET。 ”-人’ > 照圖5〜圖9 ’對圖4所示之半導體裝置101之製 造方法進行說明。參照@5，首先，實施準備破化石夕基板 157471.doc

-14· S 201205803 之步驟（SI 10)。於此，準備含有碳化矽之基板1〇2(參照圖 6)。作為該基板1 02，準備包含上述實施形態1 _已經說明 之碳化矽基板1在内之上述本發明之碳化矽基板。 又’作為s亥基板10 2 (參照圖6 )，亦可使用例如導電型為 η型且基板電阻為0.02 Dcm之基板。 其次，如圖5所示’實施磊晶層形成步驟（s 120)。具體 而言，於基板102之表面上形成緩衝層121。該緩衝層121 係形成於作為基板102所採用之碳化矽基板丨之主面丨八上 (參照圖1)。作為緩衝層121，形成包含導電型為η型之碳化 石夕、例如其厚度為〇.5 μΓη之磊晶層。緩衝層121中之導電 型雜質之濃度係例如可使用5 X 1 〇17 crn-3之值。而且，於該 緩衝層121上，如圖6所示形成耐壓保持層122。作為該耐 壓保持層122，藉由磊晶成長法形成包含導電型為n型之碳 化矽之層。作為該耐壓保持層122之厚度，例如可使用 μπι之值。又，作為該耐壓保持層122中之η型導電性雜質 之濃度，例如可使用5x1 〇15 cm_3之值。 其次，如圖5所示實施注入步驟（S130)。具體而言，將 以利用光微影及蝕刻所形成之氧化膜用作遮罩，將導電型 為P型之雜質注入至耐壓保持層122，藉此，如圖7所示形 成p區域123。又，於去除所使用之氧化膜後，再次利用光 微影及蝕刻形成具有新的圖案之氧化膜。而且，將該氧化 膜作為遮罩，將n型之導電性雜質注入至特定之區域，藉 此形成η+區域124。又，利用相同之方法注入導電型為ρ型 之導電性雜質，藉此形成Ρ+區域125。其結果，獲得如圖7 157471.doc -15- 201205803 所示之構造。 於如此之注入步驟後，進行活化退火處理。作為該活化 退火處理，例如，可使用如下條件，#，使用氬氣作為環 境氣體，加熱溫度為woot，加熱時間為3〇分鐘。此處， 可適當抑制自基板1〇2之主面中之{〇3_38}面之偏移可充 分實現活化，並可獲得與所需值接近之載體濃度。 其次，如圖5所示，實施閘極絕緣膜形成步驟（si4〇)^ 具體而言，如圖8所示，以覆蓋耐壓保持層122、p區域 123、n+區域124、p+區域125上之方式形成氧化膜126。作 為用以形成該氧化膜丨26之條件，例如亦可進行乾式氧化 (熱氧化）。作為該乾式氧化之條件，可使用加熱溫度為 1200°C、加熱時間為30分鐘之條件。 其後，如圖5所示實施氮退火步驟（Sl5〇)。具體而言 使環境氣體為一氧化氮⑺⑺，進行退火處理。作為退火處 理之溫度條件，例如將加熱溫度設為、加熱時㈣ 為120分鐘。其結果，於氧化膜126與下層之耐屋保持^ U2、ρ區域123、η+區域124、ρ+區域125間之界面附近^ 入有氮原子。X ’亦可於將該一氧化氮用作環境氣體之退 火步驟之後，進而進行使用作為情性氣體之氣（Μ)氣體之 退火。具體而t，亦可使用如下條件，即，使用氬氣體 為環境氣體，加熱溫度為i⑽。c ’加熱時間為6〇分鐘。 其次，如圖5所示實施電極形成步驟（si6〇)〇具體而 言，於氧化膜126上利用光微影法形成具有圖案之光阻 膜。使用該光阻膜作為遮罩，藉由㈣去除位於n+區域 157471.doc

S •16- 201205803 124及P區域125上之氧化膜之部分。此後，於光阻膜上及 該氧化膜126中所形成之開口部内部以區 域125接觸之方式，形成金屬等導電體膜。其後，藉由去 除光阻膜而將位於該光阻膜上之導電體膜去除(脫膜)。 此處，作為導電體，例如可使用錄㈣。其結果，如圖9所 示，可獲得源極電極111。再者，此處，較佳為進行用以 合金化之熱處理。具體而言，例如進行使用惰性氣體即氬 (Ar)乳體作為環境氣體，加熱溫度為9机、加熱時間為2 分鐘之熱處理（合金化處理）。 其後，於源極電極U1上形成上部源極電極127(參照圖 4)。又，於氧化膜126上形成閘極電極11〇(參照圖4)。又， 形成/及極電極112(參照圖4)。如此，可獲得圖4所示之半導 體裝置101。 再者’於上述實施形態2中，作為使用本發明之碳化矽 基板可製作之半導體裝置之一例，對縱型MOSFET進行了 說明’但可製作之半導體裝置並不限定於此。可使用本發 明之碳化矽基板，製作例如IGBT(Insulated

Gate Bipolar

Transistor ;絕緣閘極雙極電晶體）等其他半導體裝置。 又，較佳為上述{03-38}面為（0-33-8)面。藉此，可更進 一步提高於使用碳化矽基板製作MOSFET等情形時之通道 移動率。此處，將六方晶之單晶體碳化矽之（〇〇〇1)面定義 為石夕面，將（000-1)面定義為碳面《即，較佳為上述{03-3 8 }面為碳面側之面。 再者，若考慮對功率元件之應用，則構成碳化矽基板之 157471.doc -17- 201205803 碳化矽之多型較佳為4H型。 (實施形態3) 其次，對本發明之碳化矽基板之其他實施形態即實施形 態3進行說明。實施形態3中之碳化矽基板具有基本上與實 施形態1之碳化矽基板相同之構成，且發揮相同之效果。 然而，參照圖1 〇及圖1，實施形態3中之碳化矽基板係在包 含基底層11及單晶體碳化矽層12之方面，與實施形態1之 情形有所不同β 具體而言，參照圖10，實施形態3中之碳化矽基板1包含 基底層11 ’與形成於基底層11上之單晶體碳化石夕層12 ^而 且’單晶體碳化矽層12之與基底層11之側為相反側之主面 12Α’與上述實施形態1中之主面1 a相對應。 於本實施形態中之碳化矽基板i中，採用廉價之基底基 板’例如含有缺陷密度較大之單晶體碳化矽之基板或多晶 碳化矽基板、或者含有金屬之基底基板作為基底層U，於 基底層11上配置含有優質碳化矽單晶體之基板並形成為單 晶體碳化矽層1 2。因此，本實施形態中之碳化矽基板1成 為抑制製造成本之碳化矽基板。又，本實施形態之碳化矽 基板1具有於大口徑之基底層11上以俯視時排列複數個單 晶體碳化矽層12而配置之構造。其結果，本實施形態中之 碳化矽基板1成為抑制製造成本、且大口徑之碳化矽基 板0 其次’對本實施形態中之碳化矽基板之製造方法進行說 明。參照圖11 ’於本實施形態中之碳化矽基板之製造方法 I57471.doc

S -18- 201205803 中，首先’與實施形態1之情形相同地實施步驟（s 10)及 (520) 。其後，作為步驟（S21)，實施單晶體基板成形步 驟。於該步驟（S21)中，將步驟（S10)〜(S20)之結果所獲得 之基板’加工成圖10所示之適用於構成單晶體碳化矽層12 之形狀。具體而言，例如，藉由將步驟（S 1 〇)〜（S20)之結果 所獲得之基板成形，準備複數個矩形之基板。 其X ’作為步驟（S22) ’實施貼合步驟。於該步驟（S22) 中’於另外準備之基底基板上，將於步驟（S2i)中所製作 之複數個基板以俯視時排列，例如配置成矩陣狀。其後， 實施加熱至特定之溫度之處理，藉此，將基底基板與步驟 (521) 中所製作之基板接合成為一體化，如圖1〇所示，可 獲得於基底層11上以俯視時排列複數個單晶體碳化矽層12 而配置之構造體。 其後，與上述實施形態相同地實施步驟（S3〇)〜(S4〇)，藉 此，完成圖10所示之實施形態3中之碳化矽基板丨。進而，曰 與實施形態1之情形相同地實施步驟（S5〇)，藉此，亦可於 單晶體碳化矽層12上形成磊晶成長層。 ' 再者’於上述實施形態3中，對基底層u與單晶體碳化 碎層12藉由加熱直接接合而形成之情形進行了說明， 等亦可介以接著劑等中間層進行接合。 ~~ (實施例1) 進行調查來自破切基板之主面之邮叫面 之 2與形成於碳化秒基板上之蟲晶成長層中之載體濃户移 偏移之關係的實驗。 & 157471.doc -19· 201205803 首先，準備於向包含 3 υι·10>方向及<〇〇〇1>方向之平面 之正投影中，主面之法绩盥/Λ<2，ο、γ 凌線與{03-38)面之法線所成之角不 同之複數個碳化石夕基板。其後，於該主面上以成為lxlol6 cm·3之載體濃度之方式形成導人有雜質之屋晶成長層，作 為試料。其後，測量各試料之蟲晶成長層巾之載體濃度， 並計算出來自上述所需值（lxlG'm.3)之偏移。將實驗結 果丁於圖12於圖12中，橫軸係表示於向包含方 向及養1〉方向之平面之正投影中，主面之法線與{〇3_ 38}面之法線所成之角（偏移角），縱㈣表示來自_濃度 之所需值（lxl016cm-3)之偏移之比率（載體濃度之偏移）。 參照圖12,隨著偏移角變小而載體漢度之偏移急遽減 小。而且’確認藉由將偏移角設為0.5。以下，T充分抑制 載體濃度之偏移。 一應認為這次所揭示之實施形態及實施例在所有方面為例 丁並非限制者。本發明之範圍係藉由申請專利範圍表示 而非上述說明’思圊包括與中請專利範圍均等之意義及範 圍内之全部變更。 產業上之可利用性 本發明之碳化石夕基板及半導體裝置與此等之製造方法# 可特別有利地應用於要求穩定含有碳切基板之半導體裝 置之特性的碳切&板及半導體裝置與此等之製造方法。 【圖式簡單說明】 圖1係表示碳化矽基板之構造之概略剖面圖。 圖2係表示碳化矽基板之構造之概略剖面圖。 157471.doc

S -20· 201205803 圖3係表示碳化矽基板之製造方法之概略之流程圖。 圖4係表示縱型MOSFET之構造之概略剖面圖。 圖5係表示縱型MOSFET之製造方法之概略之流程圖。 圖6係用以說明縱型MOSFET之製造方法之概略剖面 圖。 圖7係用以說明縱型MOSFET之製造方法之概略剖面 圖。 圖8係用以說明縱型MOSFET之製造方法之概略剖面 圖。 圖9係用以說明縱型MOSFET之製造方法之概略剖面 圖。 圖10係表示實施形態3中之碳化矽基板之構造之概略剖 面圖。 圖11係表示實施形態3中之碳化矽基板之製造方法之概 略之流程圖。 圖12係表示來自{03-38}面之偏移角與載體濃度之偏移 之關係的圖。 【主要元件符號說明】 碳化矽基板 主面 基底層 早晶體碳化石夕層 -21 - 1、2 ΙΑ、2A、12A 102A、121A、 122A 11 12 157471.doc 蟲晶成長層 半導體裝置 基板 閘極電極 源極電極 汲極電極 緩衝層 耐壓保持層 p區域 n+區域 p區域 氧化膜 上部源極電極 -22-

Claims (1)

1. 201205803 七、申請專利範圍： 1. 一種碳化矽基板（1)，其含有碳化矽， 且於朝包含<〇1-1〇>方向及<〇〇〇1>方向之平面之正投 影中， 至少一方之主面（1A)之法線與{〇3_38}面之法線所成之 * 角為0.5。以下。 2·如請求項1之碳化矽基板（1)，其中於朝包含<_211〇>方向 及<0001>方向之平面之正投影中，上述一方之主面（1A) 之法線與{03_38}面之法線所成之角為1〇。以下。 3·如請求項1之碳化矽基板（1)，其具有50.8 mm以上之直 徑。 4. 如請求項1之碳化矽基板（1)，其包含··基底層（11);及 形成於上述基底層（11)上之單晶體碳化石夕層（丨2); 且上述—方之主面（1A)為上述單晶體碳化矽層（12)之 與上述基底層（11)之側為相反側之表面（12 A)。 5. 如請求項1之碳化矽基板（2)，其進而包含形成於上述一 方之主面（1A)上之磊晶成長層（2〇)。 6. —種半導體裝置（1〇1)，其包含： . 如請求項5之碳化矽基板（1〇2、121、122)，及 , 形成於上述磊晶成長層（121、122)上之電極（111)。 7. 一種碳化矽基板（1)之製造方法，其包含下述步驟： 準備含有碳化矽之錠塊； 自上述錠塊中採取基板（1);以及 確認於所採取之上述基板（1)中之至少—方之主面（iA) I57471.doc 201205803 之法線與{03-38}面之法線所成之角於朝包含<〇1_1〇>方 向及<0001>方向之平面之正投影中為0.5。以下。 8.如清求項7之碳化石夕墓板（1)之製造方法，其進而包含下 述步驟：確認於所採取之上述基板（1)中之上述一方之主 面（1A)之法線與{03-38}面之法線所成之角於朝包含 <-2110>方向及<〇〇〇1>方向之平面之正投影中為1〇。以 下。 9·如請求項7之碳化矽基板（1)之製造方法，其中上述基板 (I) 具有50.8 mm以上之直徑。 10. 如請求項7之碳化矽基板（1)之製造方法，其進而包含下 述步驟： 將所採取之上述基板（12)配置於另外準備之基底基板 (II) 上； 將上述基底基板（11)與上述基板（12)接合。 11. 如請求項7之碳化矽基板（1)之製造方法，其進而包含下 述步驟：於上述一方之主面（1A)上形成磊晶成長層 (20)。 12. —種半導體裝置之製造方法（1)，其包含下述步驟： 利用如請求項11之碳化矽基板（2)之製造方法準備碳化 矽基板（1); 於上述磊晶成長層（2)上形成電極（125)。 157471.doc S