201138300 六、發明說明： 【發明所屬之技術領域】 本發明内容是有關於一種電子裝置，且特別是有關於 一種邏輯信號傳送電路。 【先前技術】 在一般用以傳送外部邏輯信號（如：時序信號）的電 路中，雖然外部邏輯信號的低電壓準位係固定在接地電 壓，但外部邏輯信號的高電壓準位卻會於不同情況下變 動。舉例而言，外部邏輯信號的高電壓準位可能於1.5V和 5.0V之間的範圍内變動。 然而，若是外部邏輯信號的高電壓準位不穩定的話， 則邏輯信號傳送電路之後接續的電路可能會根據不穩定的 邏輯信號動作，並因此有誤動作的情形。 此外，當邏輯信號從低電壓準位轉移至高電壓準位 時，會因轉移的過程而有大量的傳輸延遲（Propagation Delay)，使得邏輯信號的傳輸無法有效進行。 【發明内容】 本發明内容之一目的是在提供一種邏輯信號傳送電 路，藉以解決邏輯信號傳送時不穩定且具有傳輸延遲的問 題。 本發明内容之一技術樣態係關於一種邏輯信號傳送電 路，其包含一互補式金氧半導體反相器、一第一電晶體開 201138300 關以及一反相器。互補式金氧半導體反相器包含一 p型電 晶體以及一 N型電晶體，並用以反相一輸入信號。第一電 晶體開關連接於互補式金氧半導體反相器之一輸入端。反 相器連接於P型電晶體和第一電晶體開關之間，其中當第 一電晶體開關開啟時，反相器關閉P型電晶體，當第一電 ' 晶體開關關閉時，反相器開啟P型電晶體。 本發明内容之一技術樣態係關於一種邏輯信號傳送電 路，其包含一互補式金氧半導體反相器、一第一電晶體開 Φ 關以及一反相器。互補式金氧半導體反相器包含一 P型電 晶體以及一 N型電晶體，其中N型電晶體與P型電晶體串 疊連接。第一電晶體開關之控制端連接於N型電晶體之閘 極。反相器具有一輸入端以及一輸出端，輸出端連接於P 型電晶體之閘極，而第一電晶體開關連接於反相器和一接 地電壓之間。 根據本發明之技術内容，應用前述邏輯信號傳送電路 不僅可於外部邏輯信號的高電壓準位在1.5V和5.0V之間 φ 的範圍内不穩定變動的情形下，將外部邏輯信號轉換為所 需的邏輯信號，更可避免產生擊穿電流（shoot through current )，且邏輯信號的傳輸甚至可因較少的傳輸延遲 (Propagation Delay )而有效地進行。 【實施方式】 下文係舉實施例配合所附圖式作詳細說明，但所提供 之實施例並非用以限制本發明所涵蓋的範圍，而結構運作 之描述非用以限制其執行之順序，任何由元件重新組合之 201138300 結構，所產生具有均等功效的裝置，皆為本發明所涵蓋的 範圍。其中圖式僅以說明為目的，並未依照原尺寸作圖。 第1圖係依照本發明一實施例繪示一種邏輯信號傳送 電路的示意圖。邏輯信號傳送電路100可應用於閘極脈波 . 調變器（gate pulse modulator)中，並包含一互補式金氧半 導體（Complementary Metal Oxide Semiconductor，CMOS) 反相器110、一電晶體開關Ml以及一反相器IV1。CMOS 反相器110具有一輸入端IN，並用以對輸入端in所傳來 φ 之一輸入信號VIN作反相動作，以輸出一邏輯信號VFLK 或VFLKB。CMOS反相器110包含一 P型電晶體MP4A以 及一 N型電晶體MN4，其中電晶體MN4串疊連接於電晶 體MP4A，且其閘極連接於輸入端IN。電晶體開關Ml具 有一控制端’其連接於輸入端IN和電晶體MN4的閘極， 因而由輸入信號VIN所控制。反相器IV1連接於電晶體 MP4A和電晶體開關Ml之間，且亦具有一輸入端和一輸出 端，其輸出端連接於電晶體MP4A的閘極。電晶體開關Ml φ 則是連接於反相器IV1的輸入端和一接地電壓GND之間。 於操作上，當電晶體開關Ml開啟時，反相器IV1關 閉電晶體MP4A，而當電晶體開關Ml關閉時，反相器IV1 開啟電晶體MP4A。 具體而言’當輸入信號VIN發出至輸入端IN (或電晶 « 體MN4的閘極）而具有高位準（如：介於1.5V和5.0V) 時’電晶體開關Ml由輸入信號VIN所開啟，反相器IV1 的輸入端經由電晶體開關Ml拉降至接地電壓GND (低位 準），且反相器IV1之輪出端係拉升至一電源電壓Vdd(高 201138300 位準）’以關閉電晶體MP4A。因此，電晶體MN4由輸入 信號VIN所開啟’以將CMOS反相器110的輸出端OUT 拉降至接地電壓GND。 另一方面’當輸入信號VIN發出而具有低位準（如接 地電壓）時，電晶體開關Ml係由輸入信號VIN所關閉， 反相器IV1之輸入端係經由例如電晶體M5拉升至VDD(高 ’ 位準）’而反相器1V1之輸出端係拉降至接地電壓（低位
準）’以開啟電晶體MP4A，使得CMOS反相器110的輸出 φ 端0υτ係經由例如電流源120拉升至VDD (高位準），其 中電流源120係連接於電壓VDD和電晶體ΜΡ4Α之間，且 可由一電晶體MP4來實現，電晶體mp4由低位準電壓VSS 控制而持續開啟。如此一來，電晶體ΜΝ4便可由輸入信號 VIN來關閉。 值得注意的是’當輪入信號VIN的電壓位準增加而於 達到一最大值之前（亦即，由低位準轉移至達到高位準之 前），例如達到電晶體開關M1的臨界電壓（如〇7V)，使 • 得電晶體開㈣M1開啟時，反相器IV1的輸入端經由電晶 體開關Ml立即拉降至接地電壓GND，反相器IV1的輸出 端立即拉升至電壓VDD，以關閉電晶體Mp4A，且電晶體 丽4由輸入“號VIN開啟。因此，即使輸入信號VIN的 尚電壓位準不穩定地於l 5 v和5 Q v之間變動，邏輯信號 傳送電路1〇〇仍可將輸入信號VIN轉換為所需的邏輯信 號。 再者’由於輸入信號VIN的電壓位準自低位準轉移至 局位準’實質上需要-段時間’造成邏輯信號傳送電路1〇〇 201138300 中的傳輸延遲，是故可藉由輸入信號VIN的電壓位準增加 而達到尚位準之前，電晶體開關Μ1開啟的情形下，反相 器IV1的輸入端經由電晶體開關Ml立即拉降至接地電壓 GND ’而後反相器IV1的輸出端立即拉升至電壓VDD以 關閉電晶體MP4A，使得傳輸延遲的時間因此減少。如此 一來’便可避免CMOS反相器110進行切換時所產生的擊 • 穿電流（shootthrough current)，且邏輯信號的傳輸可因較 少的傳輸延遲而有效進行。 • 在本實施例中，邏輯信號傳送電路100更可包含一啟 始電晶體MENI ’其具有一控制端’用以接收一啟始信號 PGB，並連接於電晶體MN4的閘極和接地電壓GND之間。 具體而言，當邏輯信號傳送電路100尚未穩定操作時，啟 始信號PGB發出而開啟電晶體MENI，以使CMOS反相器 110無法操作，藉以設定CMOS反相器110和接續電路的 初始狀態。 在本實施例中，邏輯信號傳送電路100更可包含一靜 • 電放電（ESD)電晶體ME，其中電晶體ME具有一控制端， 用以接收由啟始信號PGB反相而得之一信號PG，並連接 於電晶體MN4之閘極和用以接收外部邏輯信號vflKjn 的輸入節點之間。電晶體ME由信號PG所控制，以進行靜 電放電的操作，並傳送邏輯信號VFLK_IN作為輸入信號 ' VIN 〇 〇 ; 第2圖係依照本發明另一實施例繪示一種邏輯信號傳 送電路的示意圖。相較於第1圖，邏輯信號傳送電路2〇〇 更包含電晶體開關M2，其與電晶體開關Ml串疊連接，且 201138300 電晶體開關M2連接於電晶體開關Ml和反相器IV1的輸 入端之間。電晶體開關M2具有一控制端，控制端連接於 電晶體MN4的閘極（或輸入端in)，使得電晶體開關M2 由輸入信號VIN控制。 在操作上，包含電晶體開關Ml和M2的邏輯信號傳送 電路200’係進行類似於第1圖中包含電晶體開關Ml之邏 輯信號傳送電路100的動作。舉例而言’當輸入信號VIN 發出至輸入端IN (或電晶體MN4的閘極）而具有高位準 時，電晶體開關Ml和M2均由輸入信號VIN所開啟，反 相器IV1的輸入端經由電晶體開關Ml和M2拉降至接地 電壓GND (低位準），且反相器IV1之輸出端係拉升至電 源電壓VDD (高位準）’以關閉電晶體MP4A。 同樣地，當輸入信號VIN的電壓位準增加而於達到一 最大值之前（亦即，由低位準轉移至達到高位準之前），例 如達到電晶體開關Ml和M2的臨界電壓，使得電晶體開關 和M2開啟時，反相器ΐνι的輸入端經由電晶體開關 1和M2立即拉降至接地電壓GNd，而反相器ΙλΠ的輸 出缒立即拉升至電壓VDD，以關閉電晶體Mp4A，且電晶
體MN4由輸入信號VIN開啟。因此，即使輸入信號viN 的两電壓位準不穩定地於1.5 V和5.0 V之間變動，邏輯信 銳傳送電路200仍可將輸入信號VIN轉換為所需的邏輯信 號。 ; 再者，藉由輸入信號VIN的電壓位準增加而達到高位 準之前’電晶體開關Ml和M2開啟的情形下，反相器ινι 的輪入端經由電晶體開關Ml和M2立即拉降至接地電壓 201138300 GND，可使得傳輸延遲的時間因此減少。如此一來，便可 避免產生擊穿電流’且邏輯信號的傳輸可因此有效進行。 第3圖係依照本發明又一實施例繪示一種邏輯信號傳 送電路的示意圖。相較於第2圖，邏輯信號傳送電路3〇〇 更包含一磁滯（hysteresis)電晶體M3 ’其用以對邏輯信號 傳送電路300賦予一磁滯特性，並由反相器ινί所控制。 磁滯電晶體M3與電晶體開關M2串疊連接，並與電晶體開 關Ml並聯相接’且亦具有一控制端，連接於反相器 φ 的輸出端’以接收由反相器IV1所輸出之信號HYS。 當磁滯電晶體M3與電晶體開關Ml和M2共同操作 時，磁滯電晶體M3會對邏輯信號傳送電路3〇〇賦予磁滞 特性。第4圖係依照本發明實施例繪示一種輸入信號viN 相對輸出邏輯信號VFLK的磁滯曲線示意圖。同時參照第 3圖和第4圖’當輸入彳5戒VIN的電壓位準增加至二個臨 界電壓（2VTH)以開啟電晶體開關Ml和M2時，由反相 器IV1輸出之信號HYS會拉升至電壓vdd (高位準），以 φ 開啟磁滯電晶體M3。此時，磁滯電晶體M3比電晶體開關 Ml更加導通或開啟（例如：M3的導通電阻rds，on比M1 小），因此節點NX理想上可視為與接地電壓gnd連接。 . 之後，當輸入信號VIN的電壓位準減少至一個臨界電壓 • (VTH)時，電晶體開關M2會關閉。如此一來，當磁滞 電晶體M3與電晶體開關Ml和M2共同操作時，邏輯信號 傳送電路300便可藉由磁滞電晶體M3的操作而被賦;磁 滯特性。 其次’亦可藉由改變電晶體開關Ml和M2其中一者的 201138300 尺寸大小’或同時改變電晶體開關Ml和M2的尺寸大小， 來調整第4圖中的轉換點（即電壓VTH或2VTH)。另外， 將電晶體開關Ml串疊連接於電晶體開關m2,也可使轉換 點增加至超過1.0 V。此外，若是省略電晶體開關M2的話， 則轉換點可能位於電晶體MN4的臨界電壓（一般為〇.7 v 〜0.9 V)。 由上述本發明之實施例可知，應用前述邏輯信號傳送 電路，不僅可於外部邏輯信號的高電壓位準在1 5¥和5.〇v # 之間的範圍内不穩定變動的情形下，將外部邏輯信號轉換 為所需的邏輯信號，更可避免產生擊穿電流（sh〇〇t through current )’且邏輯信號的傳輸甚至可因較少的傳輸延遲 (Propagation Delay)而有效地進行。 雖然本發明已以實施方式揭露如上，然其並非用以限 定本發明’任何本領域具通常知識者，在不脫離本發明之 精神和範圍内’當可作各種之更動與潤飾，因此本發明之 保護範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 第1圖係依照本發明一實施例繪示一種邏輯信號傳送 ， 電路的示意圖。 - 第2圖係依照本發明另一實施例繪示一種邏輯信號傳 送電路的示意圖。 第3圖係依照本發明又一實施例繪示一種邏輯信號傳 送電路的示意圖。 第4圖係依照本發明實施例繪示一種輸入信號相對輸 201138300 出邏輯信號的磁滯曲線示意圖。 【主要元件符號說明】 100、200、300 :邏輯信號傳送電路 110 : CMOS反相器 120 :電流源
12