[go: up one dir, main page]

TW201121008A - Stack package structure and package substrate thereof - Google Patents

Stack package structure and package substrate thereof Download PDF

Info

Publication number
TW201121008A
TW201121008A TW098140939A TW98140939A TW201121008A TW 201121008 A TW201121008 A TW 201121008A TW 098140939 A TW098140939 A TW 098140939A TW 98140939 A TW98140939 A TW 98140939A TW 201121008 A TW201121008 A TW 201121008A
Authority
TW
Taiwan
Prior art keywords
package
electrical
substrate
electrical connection
substrate body
Prior art date
Application number
TW098140939A
Other languages
English (en)
Other versions
TWI394251B (zh
Inventor
Che-Min Chu
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW098140939A priority Critical patent/TWI394251B/zh
Publication of TW201121008A publication Critical patent/TW201121008A/zh
Application granted granted Critical
Publication of TWI394251B publication Critical patent/TWI394251B/zh

Links

Classifications

    • H10W74/15
    • H10W90/724
    • H10W90/734
    • H10W90/754

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

201121008 六'發明說明: 【發明所屬之技術領域】 本發明係有關一種封裝結構,尤指一種具有較高之植 焊球良率之堆疊封裝結構及其封裝基板。 【先前技術】
Ik著電子產業的蓬勃發展,電子產品也逐漸邁向多功 能、向性能的趨勢。而為了滿足半導體封裝件高整合度 (integration )及微型化(miniaturizati〇n )的封裝需求, 以供更多主、被動元件及線路載接,半導體封裝基板亦逐 漸由雙層電路板演變成?層電路板(multi_layerbGard), 以在有限的空間下運用層間連接技術(interlayer connectiGn)來擴大半導體封裝基板上可供利用的線路佈局 =積’並配合高線路密度之積體電路(integrated circuit) 需要’而能達到封料輕薄短小及提高電性功能之目的。 ;、、;'而由於外露於封裝基板最外層的電性接觸塾的周 圍通常仍佈設有線路,必須以如綠漆之防焊層同時覆 蓋於該線路與電性的部分表面上,並於該防焊層形 成有外露部分紐接觸㈣防焊層開孔,而該防焊: 以保護線路層及電性接㈣部分表面μ外界環境之㈠ 與水氣影響而氧化。但是,隨著封裝基板中的線路愈= 細1性接觸塾間之間距也越來越小,藉以符合細線= (finelme)、細間距(finepitch)的使用要求,佳 = 現今曝光顯影技術的瓶頸,如欲形成較小之防焊屌 ; 顯露電性接觸塾之部分表面,常有對位不準及曝 】11415 201121008 不佳’甚而造成防焊層開孔 題;為此,該防焊層開孔面2疋顯路開孔不完整等問 接觸面軌以凸塊轉球,=寸過小而無法提供足夠的 層線路層之介電層(絕緣保^業界遂發展出-種於該增 觸塾的技術,以克服上述問蹲")上直接形成外部電性接 前述技術的習知封裝基板製C第1圖,係為運用 圖。 欠堆®封裝結構的剖視示意 如第1圖所示,習知堆4 I、 半導體晶片3、封裝材4、、裝結構係包括:封裝基板 所述之封震基板W'C置5。 II、 以及電性接觸墊13。所冰土板本體10、絕緣保護層 之第-及第二表面心姆,::基板本體1〇係具有相對 電性連接墊104及複數位於該2 一表面10a上具有第一 第二電性連接塾1〇2,且於電性連接塾104周圍之 球塾1〇3。又該基板树1〇 ; ⑽上具有複數植 >盲孔ΚΠ,且該等導電盲孔⑼有1數内層線路⑽及導電 與該等第二電性連接塾1〇電性連接該等内層線路100 該基板本體1G之第-及第二^之絕緣保護層11係設於 表面10a上之絕緣保護層:面1:以’且於該第- 孔一令各該開口心二複, 而令各該第1孔„2a㈣各^^二電性連接墊⑽ μ 〜各該弟一電性連接墊104。又 弟一表:】0b上之絕緣保護層π 广以令各該植球墊】〇3對應外露各 俾供接置焊球14。所述 厂弟一開孔112b, 电性褛觸墊13係設於各該開口 111415 201121008 :中又觸塾13電性連接該第二電性連接塾 il接觸墊13之上表面13a係呈平面。 斤返之半導體晶片3設於該絕緣保護層卜0 φ 連接該第1性連接墊104。 11上且電性 曰片封裝材4係形成於該絕緣保護層11與半導體 曰曰乃j之間。 所述之電子裝置5係結合於該基板本體1〇之第 面!〇a之絕緣保護層n上方,該電子袭置$上 電性接觸塾13之焊球5。,以令該焊球5〇結合增:: 觸墊13上’俾使該電子裝置5電性連接該基板本體。 惟,習知技術係於原有的第二電性連接塾1〇2上 緣保護層11表面分卿成封裝基板外部電性接觸塾13、, 由於封裝基板最外表面絲佈設線路層,故其最外表面不 再另外施加防焊層’而可完全顯露電性接輕13表面,藉 以避免原本於防焊層開孔以顯露電性接觸塾部分之表^ 時,會有對位不準及曝先解析度不佳、甚而造成防焊層開 孔偏移或是顯露開孔不完整等問題;但由於習知技術並未 有防焊層開故將該焊球50結合於該電性接觸塾^之 表面時,於回焊過程中’會使該焊球%呈現液態,而導致 焊料因無防焊層開孔之區域航而產生溢流;又由於該電 ^接觸塾13之上表面13&平整1無防焊層開孔侷限-空 =,易使該焊球5G產生脫落掉球的情况,並使得結合該焊 之製料易進行,_造賴焊球脫落或焊料溢流導 致橋接等問題。 111415 6 201121008 因此,如何避免習知技術t外部之 层 =的脫落或谭料溢流導致橋接等問二= 目刖亟右人解決的課題。 【發明内容】 祖一 rrt”知技狀翻缺失,轉明之—目的係提 ^強線路與介電層之結合力且滿足線路細間距需 求之堆疊封裝結構及其封裝基板。 π本發明之另—目的係提供—種能降低製造成本之堆 璧封裝結構及其封裝基板。 為,上述及其他目的,本發明揭露一種封裝基板,係 用於堆璺封裴(Packa§e on package,POP),包括:基板 本體,係具有相對之第-及第二表面,於該第-表面I且 有置晶區,且該置晶區中具有複數第一電性連接墊,並於 該置晶區周有複數第二電性連接塾,而於該第二表面 j具有複數植球墊;絕緣保護層,係設於該基板本體之第 H表面上’且於該第—表面上之絕緣保護層中設有 複數弧狀凹槽及第―開孔’以令各該弧狀凹槽對應各該第 二電性連祕,而令各該第—開孔對應各該第―電性連接 墊,並於各祕狀凹槽中設有複數微孔,令該第二電性連 =墊之部份表面外露於該等微孔中;以及電性接觸塾,係 6又=各該弧狀凹槽及微孔中,以令該電性接㈣電 該第二電性連接墊。 、曾前述之封裝基板中,該基板本體具有複數内層線路及 ¥電盲孔,且該等導電盲孔電性連_等内層線路與該等 111415 7 201121008 第二電性連接塾。 剛迷之封裝基板中’該電性接觸墊之外表面係呈弧 狀,且形成該電性接觸墊之材料係為銅。 、前述之封裝基板中,該第二表面上之絕緣保護層 中形 成有複數第—開孔,以令各該植球墊對應外露各該第二開 孔。 本發明復揭露—種堆疊封裝(package on package, )^構係包括.基板本體,係具有相對之第一及第 :表面’於該第-表面上具有置晶區,且該置晶區中具有 複數第f性連接堅,並於該置晶區周圍具有複數第二電 ^連接墊’而於該第三表面上具有複數植㈣;絕緣保護 f,係設於該基板本體之第-及第二表面上’且於該第- 之絕、,!:保4層中設有複數弧狀凹槽及第—開孔,以 ^ =弧狀凹槽對應各該第二電性連接塾,而令各該第-開孔對應各該第一雷性車垃 複數和丨,A . 4㈣於各祕狀凹槽中設有 φ γ β ,7該第二電性連接墊之部份表面外露於該等微 該電性!墊、,係設:各該弧狀凹槽及微孔中’以令 π 連接該第二電性連接塾;半導體晶片, :臭區上之絕緣保護層上;以及電子裝置,結合於 δ亥基板本體之第一矣 口% 有對庫兮+μ '"面之、、,邑、濠保護層上,該電子裝置上具 有子應該%性接觸藝 觸塾該電性接 ’該基板本體具有複數内層& 该寺V-电盲孔電性連接該等内層線路與 111415 8 201121008 該等第二電性連接墊。 !Τ故月〗(之堆⑧封裝結構中’該電性接觸塾之外表面係呈 弧狀,且形成該電性接觸塾之材科係為銅。又該: 上之絕緣保護層中形成有複數第二 ° 、 對應外露各㈣二開孔。 開孔,以令各該植球塾 前述之堆疊封裝結構中,該半 電性連接該第-雨性、車技轨, ^ U I晶方式 電凸塊,俜μ > ^ $ 。別述之封裝結構復包括導 ㈣第:開孔中’以令該導電&塊電性連 電险連接墊及半導體晶片, 形成於該絕緣保護層與半導體晶片之^復包括封裝材,係 另外,於另一實施例中,該曰 性連接該第-電性連接墊,且=;曰^錯由導線電 絕緣保護層與該半導體晶片之間。括縣材,係形成於該 封裂之堆細裝結射,該電子W路板或另- #覆蓋於該封裝基板係於 部之電性接觸部之第二電性連接塾上對應形成外 的導電盲孔以電性連:内層線路係藉由設於該基板本體中 觸塾,又該外部之 ^第一電性連接塾及外部之電性接 後續於該外部之電姑觸塾之表面具有弧形凹部,因而 壞,該焊球與外部 塾上經回痒後結合電子裝置之焊 球與外部之電 =性接觸墊的接觸面積較大,使該禪 脫落之情形。再者,f之間的接著力較強,而不易有焊球 德形凹部也會限制該焊球的移動範 9 r S1 Π1415 201121008 圍5使得各料球不轉球、或因彼此接觸“成橋接等 問題。故相較於習知技術,本發明之堆疊封裝結構具有能 增進植焊狀加I製程的良率,並有利於細間雜之產品設 計等優點。 【實施方式】 、以下糟由知夂的具體實施例說明本發明之實施方 式,熟悉此技藝之人士可由本說明書所揭示之内容輕易地 瞭解本發明之其他優點及功效。 請參閱第2A至2G圖,係揭露本發明之一種堆疊封 裝(package on package,POP)結構之製法。 如第2A圖所示’提供一具有相對之第一及第二表面 20a,20b之基板本體2〇,於該第一表面2如上具有置晶區 A ’且該置晶區a中具有複數第—電性連接整綱,並於 該置晶區A周圍具有複數第二電性連接塾加,而於該第 二表面20b上具有複數植球墊2〇3。又該基板本體2〇具有 複數内層祕200及導電盲孔2G1,且料導電盲孔2〇1 電性連接該等内層線路勘與該等第二電性連接塾撕。 如第2B圖所示,於該基板本體2〇之第一及第二表面 20a,20b上形成絕緣保護層21。 如弟2C圖所示’於該第—表面咖上之絕緣保護層 2!中形成複數弧狀凹槽則及第—開孔2仏,以令各該弧 狀凹槽21G對應各該第二電性連接塾202,而令各該第一 開孔212a對應各該第一電性造姐 乐电改連接墊2〇4;於各該弧狀凹槽 2Κ)中形成複數微孔211,令該第二電性連接塾加之部份 111415 201121008 表面外露於該等微孔211中。另外,於該第二表面2叽上 之絕緣保護層21中形成複數第二開孔212b,以令各該植 球墊203對應外露各該第二開孔212b。 如第2D圖所示,於該絕緣保護層21上形成阻層 且於該阻層22中形成複數開口區22〇,以令各該弧狀凹槽 210對應外露於各該開口區220。又選擇性地令該第一開孔 212a外露於該開口區220。 如第2E圖所示,於各該開口區22〇、位於開口區22〇 中之弧狀凹槽210、及位於弧狀凹槽21〇中之該等微孔2ΐι 中形成電性接觸墊23,令該電性接觸墊23電性連接該第 二電性連接塾202。其中,該電性接觸|23之外表面… 係呈弧狀,且形成該電性接觸墊23之㈣係為鋼。 又可於位於開口區220中之第—開孔仙中形成導 電凸塊24,以令該導電凸塊24電性連接該第—電性 墊 204。 如第2F圖所示,_該阻層22,以完成堆 構所用之封裝基板2 ;所述之封裝基板2係包括 ^ 體20、絕緣保護層21、以及電性接觸墊乃。土板尽 所述之基板本體2G係具有相對之第— 20a,20b,於該第-表面2〇a上具有置晶區a,且該、 A中具有複數第-電性連接塾2()4,並於該置晶區a : 具“㈣二電性連接墊2G2,而於該第二表面咖上且 有複數植球墊203。又該基板本體2〇具有複數 /、 及導電盲孔20卜且該等導電盲 e線路200 今等孔201電性連接該等内層 111415 11 201121008 線路200與該等第二電性連接塾2〇2。 所述之絕緣保護層21係設於該基板本體2〇之第一及 第二表面20a,20b上,且於該第一表面2〇a上之絕緣保護 層21中具有複數弧狀凹槽21〇及第一開孔2Ua,以令各 該弧狀凹槽21〇對應各該第二電性連接塾2〇2,而令各該 第-開孔黯對應各該第一電性連接塾204,並於各該弧 狀凹槽210中設有複數微孔211,令該第二電性連接塾加 之部份表面外露於該等微孔211中。又該第二表面勘上 保護層21 +形成有複數第二開孔勝以令各該 球备203對應外露各該第二開孔212b。 孔2H斤二觸塾23係設於各該弧狀凹槽210及微 墊202。又該電:接塾23電性連接該第二電性連接 成該電性接觸塾Μ 3之外表面Ma係呈弧狀,且形 々與墊23之材料係為鋼。 上之絕緣保護層2] „第2F圖之製程,於該置晶區A 體20之第叹置半導體晶片3,再於該基板本 間形成縣與铸體晶片3之 一電子震置5,該半電導子及基板本體20之上方結合 之焊球50,以八 、上具有對應該電性接觸墊23 完成所述之堆‘封::5〇電性連接該電性接觸墊23,俾 所述之封裝基板導二作。、該,封裝結構係包括 置5。 日日 、封裳材4、以及電子裝 111415 12 201121008 ·· 所述之半導體晶片3設於讀 21上,且該半導體晶片3係以港b日日°1上之絕緣保護層 性連接墊2 G 4,即藉由設於各^ aS_方式電性連接該第-電 塊24經回焊製程形成烊球24,,以“開孔212a中之導電凸 接墊204及半導體晶片3。 :<電性連接該第一電性連 所述之封裝材4係對應該置s 護層21與該半導體晶片3之間。Β‘Α而形成於該絕緣保 所述之電子裝置5係 係結合於該基板本體20之第〜、'、冑路板或另一封裝結構, 上方,該電子裝置5上具有^2:a之絕緣保護層21 5〇’以令該焊球50結合至該‘:以接觸墊”之烊球 J2. ™ 生接觸塾23上,梭伯兮; 子裝置5電性連接該基板本體扣。 3上俾使該電 如第2G’圖所示,係為本 構;本實施例與上述實施例X $一種堆疊封裳結 係藉由導線30紐連接^相録於該半導體晶片3 材4,係形成於該絕緣連㈣204,且該封裝 及導線3〇 ;故於第2D及上:包覆該半導體晶片3 仙中可不形成導電凸塊。目之1程中,於該第一開孔 於該絕緣保:層疊=構之封裝基板係於覆蓋 電性接觸塾,且該…=二連接塾上對應形成外部之 電盲孔以電性連接至k if由^於該基板本體中的導 塾,又該外部之電性接觸塾之/面接且塾右及/卜部之電性接觸 續於該外部之電性接職有^凹部’因而後 & 口烊後結合電子裝置之焊 111415 13 201121008 球,該焊球與外部之電性接觸墊的接觸面積較大5使該焊 球與外部之電性接觸墊之間的接著力較強,而不易有焊球 脫落之情形。 再者,該弧形凹部也會限制該焊球的移動範圍,使得 各該焊球不易掉球、或因彼此接觸而造成橋接等問題。故 相較於習知技術,本發明之堆疊封裝結構具有能增進植焊 球之加工製程的良率並有利於細間距之產品設計等優點。 上述實施例係用以例示性說明本發明之原理及其功 效,而非用於限制本發明。任何熟習此項技藝之人士均可 在不違背本發明之精神及範疇下,對上述實施例進行修 改。因此本發明之權利保護範圍,應如後述之申請專利範 圍所列。 【圖式簡單説明】 第1圖係為習知堆疊封裝結構之剖視示意圖;以及 第2A至2G圖係為本發明堆疊封裝結構之製法之示 意圖;其中,第2G’圖係為第2G圖之另一實施例之示意圖。 【主要元件符號說明】 1、2 封裝基板 10、20 基板本體 10a、20a 第一表面 10b、20b 第二表面 100、200 内層線路 101 ' 201 導電盲孔 102、202 第二電性連接墊 14 111415 201121008 :103 、 203 104 、 204 11、21 110 112a > 212a 112b ' 212b 13 ' 23 13a φ 14、· 24,、50 210 211 22 220 23a 24 3 30 4、4, 5
A 植球墊 第一電性連接墊 絕緣保護層 開口 第一開孔 第二開孔 電性接觸墊 上表面 焊球 弧狀凹槽 微孔 阻層 開口區 外表面 導電凸塊 半導體晶片 導線 封裝材 電子裝置 置晶區 15 111415

Claims (1)

  1. 201121008 七、申請專利範圍: 1. 一種封裝基板,係用於堆疊封裝(package⑽package, POP),包括: 基板本體,係具有相對之第一及第二表面,於該第 一表面上具有置晶區,且該置晶區中具有複數第一電性 連接墊,並於該置晶區周圍具有複數第二電性連接墊, 而於該第二表面上具有複數植球墊; 靶緣保護層,係設於該基板本體之第一及第二表曳 於該第—表面上之絕緣保護層中設有複數弧狀凹 曰及第-開孔’以令各該弧狀凹槽對應各該第二電性達 2塾’而令各該第—開孔對應各該第—電性連接塾,並 t=:r設有複數微孔,令該第二電性連接塾 邛伤表面外露於該等微孔中;以及 電胜接觸墊,係設於各該弧狀凹槽及汽孔中 該電性接觸墊電性僧及u孔中,以令 2. 如申請專利範C弟二電性連接塾。 具有複數内層線路導+ -中3基板本體 接該等内層線路與等導電盲孔電性連 3. 如申請專利範圍第了 =性連接塾。 墊之外表面係呈弧狀。、基板,其中’該電性接觸 其中,形成該電 4. :申請專利範圍第" 接觸塾之材料係為鋼。基板 上之絕緣保士…π、珂裘基扳,其中’該第二表 *層中形成有複數第二開孔,以令蝴 =切細_第2項之封裳基板 上之絕缓保雄θ , Π1415 16 201121008 墊對應外露各t亥第二開孔。 6·種堆宜封震(Paekage on package,POP)結構,係包 括: 一基板本體,係具有相對之第—及第二表面,於該第 it上具有4晶區’且該置晶區中具有複數第一電性 而於Μ亚Ϊ _置晶區腳具有複數第二電性連接塾, 而於料二一上具有複數植球塾; 势 、’邑緣保覆層,係設於該基板本體之第—及 i及且第於 表面上之絕緣保制中設有魏⑽凹 接塾而應各該第二電性連 於各該弧狀凹错中設有複數微孔,”第並 之部份表面外霉於該等微孔中;7料-電性連接塾 %性接觸势,传今於i 該電性接:墊電性連接該第:電微孔中’以令 及+導體晶片’設於該置晶區上之絕緣保護層上;以 _>電子裝置,結合於該基板本體之第一本二 濩層上’該電子裝置上具有對應該電性接觸之絕緣保 这坏球結合至該電性接觸墊 ^ 性連接該基板本體。 皁使該㊆子裳置電 入如申請專利範圍第6項之堆 本體具有複數内層線路及導電、、、° ’,、,該基板 性連接該等内層線路與該等第二電性電盲孔電 111415 17 201121008 δ·如申請專利範圍第6項之堆疊封裝結構,其中 接觸墊之外表面係呈弧狀。 、忒电性 9.如申請專·圍第6項之堆疊封裝 電性接觸墊之材料係為鋼。 〃中,形成該 10·=請專利範圍第6項之堆叠封裝結構,其中 表面上之絕緣保護層中形成有複數第 植球塾對應外露各該第二開孔。 开’以令各該 如申請專利範圍第6項之堆叠封裝結構,其中, 體晶0以覆晶方式電性連接該第—電性連接塾二 請專利範圍第η項之堆疊封裝結構 凸塊’係設於各該第-開孔中,以令該 接該第一電性連接墊及半導體晶片。 “連 13.=申請專㈣η項之料縣結構,復包 材’係形成㈣崎賴層財 、 14·如申請專鄕圍第6項之堆疊封間。 髀曰y及#,. 且訂展、、,口構’其中’該半導 由導線電性連接該第—電料 申叫專利乾圍第14項之堆疊封裝結構 材’係形狀朗_護;! ± ^括封褒 導線。 Is上以包覆該半導體晶片及 16.Π:;= 第6項之堆4封裝結構,其中,該電子 罝知電路板或另一封裝結構。 Π14Ι5 18
TW098140939A 2009-12-01 2009-12-01 堆疊封裝結構及其封裝基板 TWI394251B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW098140939A TWI394251B (zh) 2009-12-01 2009-12-01 堆疊封裝結構及其封裝基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098140939A TWI394251B (zh) 2009-12-01 2009-12-01 堆疊封裝結構及其封裝基板

Publications (2)

Publication Number Publication Date
TW201121008A true TW201121008A (en) 2011-06-16
TWI394251B TWI394251B (zh) 2013-04-21

Family

ID=45045395

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098140939A TWI394251B (zh) 2009-12-01 2009-12-01 堆疊封裝結構及其封裝基板

Country Status (1)

Country Link
TW (1) TWI394251B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113517247A (zh) * 2020-04-10 2021-10-19 爱思开海力士有限公司 半导体装置及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI234261B (en) * 2004-09-10 2005-06-11 Touch Micro System Tech Method of forming wafer backside interconnects
KR101278526B1 (ko) * 2007-08-30 2013-06-25 삼성전자주식회사 반도체 장치 및 그의 제조 방법, 및 이를 갖는 플립 칩패키지 및 그의 제조 방법
TW200947658A (en) * 2008-05-12 2009-11-16 Unimicron Technology Corp Chip package carrier and fabricating method thereof
TWM365543U (en) * 2009-04-10 2009-09-21 Phoenix Prec Technology Corp Flip-chip packaging substrate for multi-chip package and package structure thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113517247A (zh) * 2020-04-10 2021-10-19 爱思开海力士有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
TWI394251B (zh) 2013-04-21

Similar Documents

Publication Publication Date Title
TWI338941B (en) Semiconductor package structure
TWI555166B (zh) 層疊式封裝件及其製法
TWI446501B (zh) 承載板、半導體封裝件及其製法
TWI544599B (zh) 封裝結構之製法
TW201110285A (en) Package structure having embedded semiconductor element and method of forming the same
TW201543586A (zh) 封裝結構及其製法
TW201517240A (zh) 封裝結構及其製法
TWI571185B (zh) 電子封裝件及其製法
TW201238020A (en) Package structure, fabrication method thereof and package stacked device thereof
TWI335643B (en) Circuit board structure having embedded semiconductor chip and fabrication method thereof
TW201603215A (zh) 封裝結構及其製法
TW201214639A (en) Chip structure having rewiring circuit layer and fabrication method thereof
CN104681499B (zh) 封装堆栈结构及其制法
TW201802971A (zh) 封裝堆疊結構之製法
TWI491017B (zh) 半導體封裝件及其製法
TWM450822U (zh) 封裝基板
TWI567843B (zh) 封裝基板及其製法
TW201121008A (en) Stack package structure and package substrate thereof
TWI409933B (zh) 晶片堆疊封裝結構及其製法
TW201251527A (en) Package structure having embedded electronic components and method of making same
TWI434382B (zh) 嵌埋有電子元件之封裝結構及其製法
TW201042750A (en) Stack package substrate
TWI354338B (en) Carrier structure for semiconductor component and
TW200941697A (en) Chip package structure
TWI585869B (zh) 半導體封裝結構及其製法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees