TW201108601A - Buffer amplifier - Google Patents

Description

201108601 六、發明說明： 【發明所屬之技術領域】 本發明係有關於緩衝放大器，特別是有關於顯示器面 板之源極驅動器所使用之緩衝放大器。 【先前技術】 見今 平面顯不益面板’像是液晶顯不器面板，由於 其輕薄、低功率消耗的特性，因此廣泛地用於電子裝置中。 一般而言’閘極驅動器與源極驅動器透過複數之閘極線與 源極線之配置，用以驅動液晶顯示器面板。閘極驅動器連 續地提供開啟電壓至各自對應之閘極線，然後源極驅動器 再提供與欲顯示之影像資料相關之灰階電壓至對應源極 線。除此之外，源極驅動器通常包括輸出緩衝放大器，根 據對應之灰階電壓，用以驅動每一面板負截，例如：顯示 器面板之負載電容，進行充放電至所期望狀態。 然而’隨著顯示器面板之顯示解析度不斷提昇，每一 負載電容所增加之電容值，將使得輪出緩衝放大器之充放 電能力大幅地降低，從而導致負載電容之上升時間（rising time )與下降時間（falling time )非預期性地增加。結果是， 下降時間之惡化，將對負载電容進行充放電所需之轉換時 間造成負面影響。 因此，對於大尺寸顯示器面板之源極驅動器而言，需 要使用-種改良且最佳化之緩衝驅動器，絲増進源極: 201108601 動器之驅動能力，並縮短每一負載電容進行充放電所需之 -上升時間與下降時間。 【發明内容】 根據本發明之實施例，係提供一種緩衝放大器，具有 一第一輸入端、一第二輸入端與一輸出端，包括：一輸入 級電路、一輸出級電路及一偏壓電路。該輸出端耦接回該 第二輸入端，用以根據施加於該第一輸入端之一輸入訊 Φ 號，於該輸出端產生一缓衝輸出訊號。該輸入級電路，耦 接於該輸入端與該輸出端之間，當該緩衝輸出訊號之邏輯 準位與該輸入訊號之邏輯準位相反時，用以產生對應於該 輸入訊號之四個控制訊號。該輸出級電路，耦接於該輸入 級電路，具有一第一類型之一第一輸出電晶體及一第二輸 出電晶體，與一第二類型之一第三輸出電晶體及一第四輸 出電晶體。該第一與第二輸出電晶體包括：用以共同接收 • 一第一供應電壓之源極，用以各自接收一第一控制訊號與 一第二控制訊號之閘極、及共同耦接於該輸出端之汲極。 該第三與第四輸出電晶體包括：用以共同接收一第二供應 電壓之源極、用以各自接收一第三控制訊號與一第四控制 訊號之閘極、及共同耦接於該輸出端之汲極。該偏壓電路， 耦接於該輸入級電路與該輸出級電路之間，具有複數之電 流鏡電路，用以決定該第一、第二、第三及第四控制訊號。 為使本發明之上述目的、特徵和優點能更明顯易懂， 201108601 下文特舉實施例’並配合所附圖式，詳細說明如下。 【實施方式】 下文係為本發明之較佳實施方式。其目料說明本發 月之般性原則’並非用以限制本發明。本發明之保護範 圍當視後附之申請專利範_界定者為準。 第1圖係顯示依據本發明實施例之顯示器系統1〇示意 圖。 第1圖所示顯示器糸統1 〇包括：源極驅動器1 〇2、 閘極驅動器1G4、時序控制器12G與顯示器面板咖，像是 薄膜電晶體液晶顯示器（TFT_LCD)面板。根據此實施例， 顯不盗面板106具有複數$顯示器單元，像是顯示器單元 108 ’係被配置於閘極'線Gi、G2...Gm所構成之行、與源極 線si、S2…SN所構成之列的交叉點上，用以形成顯示器陣 列。於操作中’時序控制器12〇將時序訊號132與134分 別提供至源極驅動器1〇2與閘極驅動器1〇4。舉例來講， 對應於時序控制器120所提供之時脈訊號132，係相關於 水平時脈訊號H__cl〇ck與水平同步訊號H_sync，欲顯示之 影像資料將透過源極驅動器102，被逐列地連續寫入至該 等顯示器單元108。 除此之外，顯示器單元1〇8包括液晶單元122、薄膜 電晶體TFT與一儲存電容Cs。 如第1圖所示，電晶體TFT之閘極與源極分別輕接於 201108601 閑極線gm與源極線^。於此情況下，電晶體wT就如同 一開關，由源極驅動器102施加於閘極線之開散I壓 所控制，用以允許將來自於源接驅動器1〇2之對應灰階電 壓寫入至液晶單元122。灰階電壓與欲顯示之影像資料相 關儲存電各cs作為一負載電容，對應於源極線\之辦 應灰階電麗與共用電壓VC0M間之電壓差，用以選擇性地進 行充電或玫電。進一步，根據其它實施例，電容可不轉 •於共用電壓vCOM。液晶單元122，以並聯方式耦接於錯存 電谷cs因此，液晶單元122顯示對應於電壓差之影欠 料。 貝 第2圖係顯示依據第1圖實施例之源極驅動器2〇2 _ 意圖。 ^ 參考第2圖，源極驅動器2〇2包括：移位暫存器模敏 216、閂鎖（iatch；)模組218、位準轉換器、數位至_ •比（D/A)轉換器222與緩衡放大器23〇。 於操作中，移位暫存器模組216具有複數之移位暫存 器，根據時脈控制器no,如第！圖所示，所輸出之時脈 訊號132，用以連讀地產生RGB訊號所需之移位脈衝 232，其中，RGB訊號214與欲顯示之影像資料相關。根 據此實施例，時脈訊號132包括水平時脈訊號H—cl〇ck與 水平同步訊號Η一sync。閂鎖模組218具有一組取樣閃鎖 (sample latches)，用以閂鎖RGB訊號214，使其與移位 201108601 脈衝23.2同步。閂鎖模組218具有一組保持閂鎖（hold latches)，進一步對已閂鎖之RGB訊號214進行閂鎖，使 其與保持訊號234同步。其次，位準轉換器220，將閂鎖 模組218之輸出準位，由低電壓之數位訊號轉換成高電壓 之數位訊號。然後，數位至類比（D/A)轉換器222，根據 位準轉換器220所傳送之數位訊號，用以產生類比訊號 Sdata。之後，便將類比訊號Sdata提供給缓衝放大器230。緩 衝放大器230接收到類比訊號Sdata後，產生緩衝輸出訊號 Sout，並供給對應之源極線，諸如第1圖所示之 具體地，利用緩衝放大器230來增加該類比訊號sdata 之驅動能力，使其能夠成功地驅動每一顳示器單元之面板 負載，並將欲顯示之影像資料加以寫入。 於一實施例中，緩衝輸出訊號Sout用以驅動第丨圖之 顯示器單元108至一邏輯準位，與訊號Sdata之邏輯準位大 致相同。於此狀況下，顯示器單元108可於一高邏輯準位、 一低邏輯準位或者於兩個準位之間進行轉換。特別地是， 對於大尺寸或砉高解析度之顯示器面板1〇6而言，緩衝放 大器230使得顯示器單元1G8由低至高、或由高至低進行 轉換時，能夠更快速地進行充放電，㈣改善下降時間之 特性。 第3圖係顯示依據第2圖與始办,+ * 2圖貝施例之緩衝放大器33〇示 圖。 201108601 請參考第3圖，缓衝放大器330具有第一輸入端INP、 第二輸入端1與輸.出端OUT。輸出端OUT耦接回第.二 輸入端INN ’並根據施加於第一輸入端INp之訊號心恤， 於輸出端OUT產生緩衝輸出訊號s〇ut 〇 於此實施例中，緩衝放大器330包括：輸入級電路 302、輸出級電路304與偏壓電路306。值得注意的是，該 緩衝放大器33〇被配置為單一增益（unity-gain)缓衝放大 器’也就是說，緩衝輸出訊號Sout大致等於訊號Sdata，進 而月b夠節省非必要之驅動電力。 如第3圖所示，輪入級電路3〇2耦接於兩輸入端INp、 INN ’與輸出端OUT之間。當輸出端OUT之缓衝輸出訊 號Scmt之邏輯準位，與第一輸入端INP之訊號sdata之邏輯 準位相反時’輸入級電路302將產生四個控制訊號310、 312、314和316’用以對應於第一輸入端INP之訊號Sdata。 進—步’輸入級電路302包括三個輸入電晶體PI、P2 和INVP1 ’係為p型金氧半導體電晶體（pM〇s)，與三 個輸入電晶體N卜N2與INVN2，係為N型金氧半導體電 日日體（NM〇S)。於操作中，輸入電晶體P1和INVP1分別 用以控制輪出電晶體N10與DN10，同時，兩個NMOS輸 入電曰曰體和1NVN2分別用以控制輸出電晶體P10與 DP1〇。輸入電晶體P1和INVP1之源極共同接收一供應電 壓’例如vDD ’其閘極共同接收訊號Sdata，而其汲極分別 201108601 耦接於輸出電晶體N10和DN10之閘極。同樣地，輸入電 晶體N1和INVN2之汲極分別耦接於輸出電晶體P1.0和 DP10之閘極，其閘極共同接收訊號Sdata，而其源極共同接 收另一供應電壓，例如Vss。輸入電晶體N2與P2之源極 各自接收供應電壓Vss和VDD’其閘極接收第二輸入端INN 之缓衝輸出訊號s〇m。 值得注意的是，輸入電晶體P1與P2具有相同尺寸（例 如：長寬比）’且大於輸入電晶體INVP1之尺寸。此外， 輸入電晶體N1與N2亦具有相同尺寸，且大於輸入電晶體 INVN2之尺寸。 再者，輸出級電路304耦接於輸入級電路302。根據 第3圖之實施例，輸出級電路304為AB類（class AB)推 挽式（push-pull)放大級，並具有一第一 NMOS輸出電晶

體N10、一第二NMOS輸出電晶體DN10、一第三PMOS 輸出電晶體P10與一第四PMOS輸出電晶體DP10。

更具體地，NMOS電晶體N10和DN10，以及PMOS 電晶體P10和DP10，係以推挽配置方式排列。詳細地，第 一與第二輸出電晶體N10和DN10之源極共同接收供應電 壓Vss ’其閘極各自接收第一與第二控制訊號310和312， 而其汲極共同耦接於輸出端OUT。同樣地，第三與第四輸 出電晶體P10和DP10之源極共同接收供應電壓VDD，其 * 閘極各自接收第三與第四控制訊號314與316，而其汲極 201108601 共同耦接於輸出端out。 值得注意的是· 於第3圖中’供應電壓vss係設定為 下電壓供應軌（丨0wer-voltage supply rail)，其值小於設定 為上電壓供應軌（uPPer-voltage supply rail)之供應電壓

VdD°因此’緩衝放大器330可操作於軌對執（rail_t0_rail) 之供應電壓間。 更進一步，根據第3圖之實施例，偏壓電路306耦接 • 於輸入級電路302與輸出級電路304之間，且包括第一電 流鏡電路322與第二電流鏡電路324，用以決定第一、第 二、第三與第四控制訊號310、312、314與316。於此情 況下，電流鏡電路322與324用以各自調整輪出端之電壓。 進一步說明偏壓電路306, 一組NMOS電晶體N4、N5 和INVN1構成電流鏡電路324，而另一組PM0S電晶體 P4、P5和INVP2構成電流鏡電路322。電晶體N4、N5和 • INVN1之源極共同接收供應電壓Vss，其閘極共同接收一 偏壓’而其汲極各自耦接於輸入電晶體P2之汲極、位於輸 出卽點VN上的輪入電晶體pi之没極、以及位於輸出節點 INV1上的輸入電晶體INVPi之汲極。電晶體p4、p5和 INVP2之源極共同接收供應電壓Vdd，其閘極共同接收該 偏壓，而其汲極各自耦接於輸入電晶體N2之汲極、位於 輸出節點INV2上的輸入電晶體N1之沒極、以及位於輪出 節點VP上的輸入電晶體INVN2之汲極。 11 201108601 值得注意的是，上述域由1路產生，該電 PMOS電晶娌P8和P9、以及NM〇s電晶體m和_用 以接收外部輸入電壓卿P和VB〇N，進而允許緩衝 器330操作於不同之電壓範圍。進一步，兩電晶體 N3，由外部輸入電壓VBP與v_供電，用以提供穩定: 偏壓電流。於一實施例中’另外利用四個電晶體_、刚、 购和ND3作為四個開關，根據兩開關訊號請與議， 用以同時啟動或關閉輸入級電路3〇2、偏廢電路3〇6與輸 出級電路3〇4。 緩衝放大器330之操作將詳細說明如下。 根據一實施例，假設顯示器單元1〇8之負載電容已被 充飽電，則輸出端OUT之緩衝輪出訊號s〇ut為一高邏輯 (HIGH)準位，並將其反饋至第二輪入端INN。當一相對 -L輯（LOW)準位之訊5虎Sdata施加於第一輸入端INP時， 分別開啟輸入電晶體P1與INVP1。之後，根據橫跨於輸出籲 雖點VN與INV1上所耦接之電晶體N5與IIsfVNl之壓降， 用以各自調整控制訊號310與312。更具體地，通過電晶 體N5之電流增加，使得電晶體N5之汲極-源極電壓Vds 增加。同樣地’通過電晶體INVN1之電流增加’使得電晶 體INVlSii之汲極_源極電壓vDS大幅增加。這兩個輸出節 點VN與INVi因此被拉高至高邏輯準位。如此一來，電晶 體Nl0與DNl〇均被開啟，使顯示器單元108之負載電容 12 201108601 進行放電。利用此方式，兩放電路徑將導致負載電容快速 放電，進而改善緩衝放大器330之-不降時間特性。當位於 輸出端OUT之負載電容逐漸地由高邏輯準位改變至低邏 輯準位時，亦即完成放電轉換時，輸入電晶體P2將被開 啟。此時，由於輸入電晶體P1與P2之尺寸均大於輸入電 晶體INVP1之尺寸，因此通過輸入電晶體INVP1之電流較 〇 φ 根據另一實施例，當顯示器單元108之負載電容被放 完電時，於此情況下，輸出端OUT之緩衝輸出訊號s—為 低邏輯準位，並將其反饋至第二輸入端INN。於第一輸入 端INP，由於訊號Sdata為高邏輯準位，因此開啟輸入電晶 體N1與INVN2。於此實施例中，根據橫跨於輸出節點VP 與INV2上所耦接之電晶體P5與INVP2之壓降，用以各自 調整控制訊號314與316。更具體地，輸入電晶體N1與 • INVN2將被開啟，用以增加通過電晶體P5與INVP2之電 流。此時，電晶體P5與INVP2之汲極-源極電壓VDS增加。 以此方式，因為橫跨於電晶體P5與INVP2間之電壓增加， 使得兩輸出節點VP與INV2被拉低至低邏輯準位。如此一 來，輸出電晶體P10與DP10均被開啟，使得顯示器單元 108之負載電容進行充電。利用此方式，增加之動態電流 進一步減小緩衝放大器330之上升時間特性。當位於輸出 端OUT之負載電容逐漸地由低邏輯準位改變至高邏輯準 13 201108601 位時，亦即完成充電轉換時，輸入電晶體N2將被開啟。 輸入電晶體、N1--或N2之尺寸均大於輸入電晶體INVN2-之 尺寸，因此通過輸入電晶體INVN2之電流較少。 因此，本發明之缓衝放大器，允許顯示器單元之負載 電容於充放電轉換期間進行更快速地充電或放電。於是， 對於大尺寸或高解析度之顯示器面板而言，當轉換訊號 Sdata時，將大幅政善下降時間與驅動能力。更進一步， 本發明之缓衝放大器，亦能夠於負載電容完成充放電程序 · 後，避免非必要之功率消耗。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作各種之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。

14 201108601 【圖式簡單說明】 二- -第1圖係顯示依據本發明實施例之顯示器系統示意 圖。 第2圖係顯示依據第1圖實施例之源極驅動器示意圖。 第3圖係顯示依據第2圖實施例之緩衝放大器示意圖。 【主要元件符號說明】 10〜顯示器系統； φ 1〇2、2〇2〜源極驅動器； 104〜閘極驅動器； 106〜顯示器面板； 108〜顯示器單元； 120〜時序控制器； 122〜液晶單元； 132、134〜時序訊號； 春 G1、G〗…Gm〜閘極線；

Si、S2...Sn〜源極線， TFT〜薄膜電晶體；

Cs〜儲存電容；

Vc〇M 〜 共用電壓； 214〜RGB訊號； 216〜移位暫存器模組； 218〜閂鎖模組； 15 201108601 220〜位準轉換器； 222〜數位至類比轉換器;- - 230、330〜缓衝放大器； 232〜移位脈衝； 2 34〜保持訊號； 302〜輸入級電路； 3 04〜輸出級電路； 306〜偏壓電路； 310、312、314、316〜控制訊號； 322、324〜電流鏡電路；

Sdata 〜 類比訊號； S〇ut 〜 緩衝輸出訊號； SW、SWB〜開關訊號； VP、VN、INV2、INV1 〜節點；

Vdd、Vss〜供應電壓， VBP、VBN、VBOP、VBON〜外部輸入電壓；及 P10、DP10、PI、P2、P3、P4、P5、P8、P9、INVP1、 INVP2、PD2、PD3、N10、DN10、m、N2、N3、N4、N5、 N8、N9、INVN1、INVN2、ND2、ND3〜電晶體。

16

Claims (1)

1. 201108601 七、申請專利範圍： 一 If—種緩衝放大器，具有一第一輸入端、--第.二輸入― 端與一輸出端，其中，該輸出端耦接回該第二輸入端，以 及根據施加於該第一輸入端之一輸入訊號，於該輸出端產 生一緩衝輸出訊號，該緩衝放大器包括： 一輸入級電路，耦接於該輸入端與該輸出端之間，當 該缓衝輸出訊號之邏輯準位與該輸入訊號之邏輯準位相反 φ 時，產生對應於該輸入訊號之四個控制訊號； 一輸出級電路，耦接於該輸入級電路，具有一第一類 型之一第一輸出電晶體及一第二輸出電晶體，與一第二類 型之一第三輸出電晶體及一第四輸出電晶體，其中，該第 一與第二輸出電晶體包括用以共同接收一第一供應電壓之 源極、用以各自接收一第一控制訊號與一第二控制訊號之 閘極、及共同耦接於該輸出端之汲極，且其中，該第三與 • 第四輸出電晶體包括用以共同接收一第二供應電壓之源 極、用以各自接收一第三控制訊號與一第四控制訊號之閘 極、及共同耦接於該輸出端之汲極；以及 一偏壓電路，耦接於該輸入級電路與該輸出級電路之 間，具有複數之電流鏡電路，用以決定該第一、第二、第 三及第四控制訊號。 2.如申請專利範圍第1項所述之緩衝放大器，其中， 該輸入級電路包括： 17 201108601 一第一輸入電晶體與一第二輸入電晶體，具有該第二 類型且包括共同接收該第二供-應電壓之源極、共同接收該 輸入訊號之閘極、以及汲極，係各自耦接於該第一與第二 輸出電晶體之閘極； 一第三輸入電晶體與一第四輸入電晶體，具有該第一 類型且包括源極，用以各自耦接於該第三與第四輸出電晶 體之閘極、用以共同接收該輸入訊號之閘極，以及用以共 同接收該第一供應電壓之汲極； 一第五輸入電晶體，具有該第二類型且包括汲極、用 以接收該第二供應電壓之源極、以及用以自該第二輸入端 接收該缓衝輸出訊號之閘極；及 一第六輸入電晶體，具有該第一類型且包括汲極、用 以接收該第一供應電壓之源極、以及用以自該第二輸入端 接收該缓衝輸出訊號之閘極。 3.如申請專利範圍第1項所述之缓衝放大器，其中， 該偏壓電路包括： 一第一組電晶體，包括三個具有該第一類型之電晶 體，該第一組電晶體之源極共同接收該第一供應電壓、閘 極共同接收一偏壓、及汲極，該等汲極各自於一第一輸出 節點上耦接於該第一輸入電晶體之汲極、於一第二輸出節 點上耦接於該第二輸入電晶體之汲極、及耦接於該第五輸 入電晶體之汲極；及 201108601 一第二組電晶體，包括三個具有該第二類型之電晶 體，該第二-組-電晶體之源極共同接.收該第二供應電壓。、閘: 極共同接收該偏壓、及汲極，該等汲極各自於一第三輸出 節點上耦接於該第三輸入電晶體之汲極、於一第四輸出節 點上耦接於該第四輸入電晶體之汲極、及耦接於該第六輸 入電晶體之及極’ 其中，根據橫跨於該第一與第二輸出節點上所耦接之 參 電晶體之壓降，用以各自調整該第一與第二控制訊號，以 及 其中，根據橫跨於該第三與第四輸出節點上所耦接之 電晶體之壓降，用以各自調整該第三與第四控制訊號。 4.如申請專利範圍第1項所述之緩衝放大器，更包括： 複數之開關，用以同時啟動或關閉該輸入級電路、該 偏壓電路與該輸出級電路。 ❿ 5.如申請專利範圍第1項所述之緩衝放大器，其中， 該第一供應電壓為一下電壓供應軌，該第二供應電壓為一 上電壓供應軌，且該第一供應電壓小於該第二供應電壓。 6. 如申請專利範圍第1項所述之緩衝放大器，其中， 該輸出級電路為一 AB類放大級。 7. 如申請專利範圍第1項所述之緩衝放大器，其中， 該第一類型之電晶體為一 N型金氧半導體電晶體，以及該 第二類型之電晶體為一P型金氧半導體電晶體。 19 201108601 8.如申請專利範圍第1項所述之緩衝放大器，其中， -二…該τ第一與第五輸入電晶體具有相同尺寸，且大於該第·二輸 入電晶體之尺寸，且其中，該第三與第六輸入電晶體具有 相同尺寸，且大於該第四輸入電晶體之尺寸。

   -20