TW201044201A - System and method for assisting circuit design - Google Patents
System and method for assisting circuit design Download PDFInfo
- Publication number
- TW201044201A TW201044201A TW098118676A TW98118676A TW201044201A TW 201044201 A TW201044201 A TW 201044201A TW 098118676 A TW098118676 A TW 098118676A TW 98118676 A TW98118676 A TW 98118676A TW 201044201 A TW201044201 A TW 201044201A
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- layout
- design
- software
- wiring
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
201044201 六、發明說明: 【發明所屬之技術領域】 本發明係關於-種資料處理技術,更詳而古之,係有 關於一種透過資料處理技術以輔 助生成電路佈線圖之電路 輔助设计方法及系統。 【先前技術】 Ο ❹ 隨著全球1τ產業、電子整機製造產業的迅速發展, 作為基礎電子產業重要L卩刷電路板(Wnted❿沾 Board,PCB)產業也保持了良好的發展態勢。 一般的佈線作業,主要可分為兩個階段,首先是線路 設計階段,此階段係先由電子設計工程師利用線路設計軟 體(如Protel),以完成對每條線路的屬性設定作業,於 設定完畢後再由設計線路軟體生成對應的輪出播,然後^一 由線路佈局軟體(如Mentor Graphics或〇「cac|)讀取# 輸出檔,並進入線路佈局階段,俾生成最終的線路圖資料 雖然在上述習知技術中’已使用專業的電腦軟體來輔 助完成佈線作業,卻仍存在如下缺失· 其一’由於電路設計工作以及電路佈局工作係由 不同的電子專業工程師來執行,因此,若電路佈線工 不熟悉電子零件的特性,則需要花費大量的 子零t二導:電路佈局的時間過長。 玫電 若電路設計^㈣於佈線射電子零件圖後, 滿意時,並無法直接針對該電路佈線圖進行修正不: U1263 3 201044201 響了電路佈局工作效率。 【發明内容] 為解決上述習知技術之缺點,本發明之目的在於提供 一種電路輔助設計方法及系統,可提供設計電路圖的同時 同步進行電路圖中相關電子零件的預擺放設計。 本發明之另一目的在於提供一種電路輔助設計方法 及系統’可提供直接針對後期完成設計之電路佈線圖中的 電子零件進行調整修正,以提高電路佈局的執行效率。 為達上述之目的及其他相關之目的,本發明即提供一 2路輔助設計方法及系統’係連結零件資料庫,該系統 i; =:3=:=:生:之電路設計圖之輸人模 之電路設計圖,自該零;資:庫::據該輸入模組所導入 件以供預佈局作業的進行取佈局所需之電子零 的電路預佈線圖之編輯模組.、、h电路设計圖配置成相應 輯生成之電路預佈線圖轉拖、及用於將該編輯模所組編 袼式,並輸出至該電略佈局為電路佈局軟體可識別之檔案 業之轉換模組。其中,雜局軟體,俾供執行後續之佈線作 局界面復可提供對該電路〜、、扁輯模組所提供之電路預佈 輯之處理;該系統可彳2線圖巾的電子零件進行修改編 體中。 程式形式嵌設於該電路設計軟 本發明復提供〜種% 助攻計方法,係連結零件資 路輔 料庫,該方法包括導入電π 圖;提供電路預佈局界面路叹什軟體所生成之電路設計 皁依據該導入之電路設計圖, 111263 4 201044201 自該零件資料庫中選取佈局戶斤个 局作業,且將該電路設計圖電子零件以 以及轉換該編輯生成之電c應的電路預佈2佈 別之檔案袼式’並輪出::圖為電路佈局 嗲 之佈線作業。其中,該方法復俾供執行後; 路預佈局界面對該電路佈線由前述所提供之電 之處理步驟。 的電子零件進行修改編輯 Ο 相較於習知技術,本發 係為電路設計軟體以及電 路輔助設計系統及方法 台,俾供藉由所提供之該電路H敕體提供—資料交換平 的同時同步進行電路圖中相關電2界面而在設計電路圖 可直接針對後期完成設計之電路佈=的預佈局設計,更 放位置進行調整修正,從而改善1圖中的電子零件的擺 性而需花費大量的零件擺放設7=因不熟悉電路零件特 佈線工作的執行效率。 a之缺點,並提高電路 Ο 【實施方式】 以下係藉由特定的具體眘始 ,...Α , 只施例說明本發明之實施方 L熟悉此技蟄之人士可由本說明書所揭示之内容輕易地 暸解本發明之其他㈣與功效。本發明亦可藉由其他不同 的具體實例加以施行或制,本一書巾的各項細節亦可 基於不同觀點與應用,在料離切明之精神下進行各種 修飾與變更。 請參閱第1圖,其係本發明之電路輔助設計系統100 (如標號1GG所指之虛線框所包含之部分)之基本架構示 5 111263 201044201 意圖。 如圖所示,本發明之電路輔助設計系統100係連接零 件資料庫110,用於為習知的電路設計軟體120以及電路 佈局軟體130提供一資料交換平台,其中,該電路設計軟 體或程式係例如Protel PCB設計軟體,然不限於此,復可 為Allegro設計軟體等,該電路佈局軟體130則可例如為 Mentor Graphics 或 OrCad 設計軟體。 再者,於本實施例中,該電路輔助設計系統1〇〇係作 為外掛程式嵌設於電路設§十軟體12〇中,因此可提供電.路 設計工程師在執行電路設計作業時,透過該電路輔助設計 系統100即可針對電路設計圖中各電子零件的擺放位置進 行設置並同步予以顯示,並進一步將該電路預佈局資料輸 :至,路佈局軟體130中俾供後續執行相應的佈線作業, k而節省gj後段電路佈線人員不熟悉電子零件特性而須花 費大量4間進行零件的佈局擺放。此外,本發明之電路輔 助又十系統1〇〇更可導入藉由該電路佈局軟體13〇設計生 成勺電路佈線圖,並提供刖段的電路設計工程師針對該電 路佈線®巾的電子㈣進行難修正(請錢詳述)。 請參閱第i圖,本發明之電路輔助設計系統i 0 0係包 括輸入模組繼、編輯模組H)3以及轉換模組1〇5。 、該輪入模組ιοί係用於導入電路設計軟體12〇所設計 生成之電路設計圖。 該編輯模組1〇3則係用於提供電路預佈局界面,俾提 供電路設計1㈣依據減人_ 1Q1所導人之電路設計 111263 6 201044201 圖, 該零件資料庫11()中選取佈局所需之電子零 線 電 行預佈局作業,以將該電路設計圖配置成相應的電路、、進 圖。具體而言,本發明係可提供電路設計工程師在預佈 路設計過程中,即可藉由該編輯模、址1 03所提供的行 預佈局界面而同步執行相關電子零件的擺放作業ji路 S亥電路設計圖配置成相應的電路預佈線圖。 ' 將 此外,邊編輯模組103所提供之電路預佈 〇 電路設計工程師針對該電路預佈線圖中的電2 的杬放位^行修改編輯, 子零件 電子::r广置進行修,== 的電路預佈編輯模組-所編輯生成 式,並輪出至該、‘、、、—局軟體130可識別之檔宰格 可直接錢-dirr13G,俾供電路佈線工程^ 〇 、、、的電路佈線圈’:圖中進行後續的佈線作業以生成最 令件特性而彡^彳❿改善電路佈線X购目+孰籴f 的執行”。㈣大㈣間進行料擺放,提高 此外,該轉撿h 電路伟復可導入該電路佈局軟體130 路預饰局界面,人’亚錯由該蝙輯模組103所提供之電 ^的電切件的拉料可直接針對該電路佈線 ,’該轉換模挺1G5置進行修改編輯之處理,換言 電路佈局軟體 可作為習知的電路設計軟體120以及 流的處理。 —種資料交換平台,從而提供雙向資料 111263 7 201044201 第2圖係為流程示意圖,係用於顯示執行本發明之電 路輔助設計方法的流程步驟。 如圖所示,實施該電路輔助設計方法之步驟,係如下 所述。於步驟S201中,導入電路設計軟體120所設計生 成的電路設計圖於電路輔助設計系統100中,於本實施例 中,該電路辅助設計系統100係作為外掛程式並可嵌設於 電路設計軟體120中,接著進行步驟S203。 於步驟S203中,提供一電路預佈局界面,俾供電路 設計工程師在設計電路時,即可猎由該電路預佈局界面自 零件資料庫110中選取電路佈局所需的電子零件,從而能 同步進行該等電子零件的擺放工作,以生成一電路預佈線 圖,以供後續電路佈線工程師參考並進行佈線工作,接著 進行步驟S205。 於步驟S205中,對該生成的電路預佈線圖進行格式 轉換處理,以將其轉換為電路佈局軟體130可識別之穩文 件格式類型,接著進行步驟S207。 於步驟S207中,將該電路預佈線圖輸出至電路佈局 軟體130,俾供電路佈線工程師執行後續的佈線作業。 再者,本發明之電路輔助設計方法復包括導入該電路 佈局軟體130所生成之電路佈線圖,並藉由前述方法步驟 S203中所提供之電路預佈局界面,供電路設計工程師直接 針對該電路佈線圖中的電子零件的佈局進行修改編輯。 綜上所述,本發明之電路輔助設計方法及系統係透過 提供一電路預佈局界面,俾供電路設計工程師在設計電路 8 111263 201044201 圖的同時即可同步進行佈局電子零件的擺放工作,以生成 相應之電路預佈線圖,俾提供後續電路佈線工程師參考及 使用,藉以改善電路佈線工程師不熟悉電路零件特性而需 花費大量的時間來擺放零件。此外,藉由本發明所提供之 電路預佈局界面,復可提供電路設計工程師直接針對後期 完成設計之電路佈線圖中的電子零件進行調整修正,從而 提高電路佈局的執行效率。 上述所述僅為本發明之電路輔助設計方法及系統之 〇較佳實施例,非用以限定本發明之實質技術内容之範圍。 本發明之電路輔助設計方法及系統其實質技術内容係廣義 地定義於下述之申請專利範圍中,任何他人所完成之技術 實體或方法,若與下述之申請範圍所定義者完全相同,或 為等效之變更,均將被視為涵蓋此專利範圍之中。 【圖式簡單說明】 第1圖係為用以顯示本發明之電路輔助設計系統之基 ❹本架構不意圖,以及 第2圖係為用以顯示本發明之電路輔助設計方法之流 程示意圖。 【主要元件符號說明】 100 電路輔助設計系統 101 輸入模組 103 編輯模組 105 轉換模組 110 零件資料庫 9 111263 201044201 120 130 S201 電路設計軟體 電路佈局軟體 S207步驟 10 111263
Claims (1)
- 201044201 七、申請專利範圍: 1. 一種電路輔助設計系統,係連結零件資料庫,該系統 包括: 輸入模組,係用於導入電路設計軟體所生成之電 路設計圖, 編輯模組,係用於提供電路預佈局界面,俾依據 該輸入模組所導入之電路設計圖,自該零件資料庫中 選取佈局所需之電子零件’且將該電路設計圖配置成 相應的電路預佈線圖;以及 轉換模組,係用於將該編輯模組所編輯生成之電 路預佈線圖轉換為電路佈局軟體可識別之檔案格式, 並輸出至該電路佈局軟體,俾供執行後續之佈線作業。 2. 如申請專利範圍第1項之電路輔助設計系統,其中, 該轉換模組復包括導入該電路佈局軟體所生成之電路 佈線圖,並藉由該編輯模組所提供之電路預佈線界 面,提供對該電路佈線圖中的電子零件進行修改編輯 之處理。 3. 如申請專利範圍第2項之電路輔助設計系統,其中, 係藉由該編輯模組所提供之電路預佈局界面以對該電 路佈線圖中電子零件的擺放位置進行修改編輯之處 理。 4. 如申請專利範圍第1項之電路輔助設計系統,其中, 該電路預佈局界面復用以對該電路預佈線圖中電子零 件的擺放位置進行修改編輯之處理。 11 111263 201044201 5. 如申請專利範圍第1項之電路輔助設計糸統,其係以 外掛程式形式嵌設於該電路設計軟體中。 6. 種電路輔助設計方法,係連結零件貢料庫,該方法 包括: 導入電路設計軟體所生成之電路設計圖; 提供電路預佈局界面5俾依據該導入之電路設計 圖,自該零件資料庫中選取佈局所需之電子零件,以 供進行預佈局作業,且將該電路設計圖配置成相應的 電路預佈線圖;以及 轉換該編輯生成之電路預佈線圖為電路佈局軟體 可識別之檔案格式,並輸出至該電路佈局軟體,俾供 執行後續之佈線作業。 7. 如申請專利範圍第6項之電路輔助設計方法,復包括 導入該電路佈局軟體所生成之電路佈線圖,並藉由該 電路預佈局界面對該電路佈線圖中的電子零件進行修 改編輯之處理步驟。 8. 如申請專利範圍第7項之電路輔助設計方法,其中, 藉由該編輯模組所提供之電路預佈局界面以對該電路 佈線圖中電子零件的擺放位置進行修改編輯之處理。 9. 如申請專利範圍第6項之電路辅助設計方法,復包括 藉由該電路預佈局界面對該電路預佈線圖中電子零件 的擺放位置進行修改編輯之處理步驟。 12 111263
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW098118676A TWI398789B (zh) | 2009-06-05 | 2009-06-05 | 電路輔助設計方法及系統 |
| US12/550,530 US8307311B2 (en) | 2009-06-05 | 2009-08-31 | System and method for assisting circuit design |
| DE102009029264A DE102009029264A1 (de) | 2009-06-05 | 2009-09-08 | System und Verfahren für die Hilfsauslegung von Schaltungen |
| FR0956144A FR2946443A1 (fr) | 2009-06-05 | 2009-09-09 | Systeme et procede d'aide a la conception de circuit |
| GB0915803A GB2470792A (en) | 2009-06-05 | 2009-09-10 | A system and method for assisting circuit design |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW098118676A TWI398789B (zh) | 2009-06-05 | 2009-06-05 | 電路輔助設計方法及系統 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201044201A true TW201044201A (en) | 2010-12-16 |
| TWI398789B TWI398789B (zh) | 2013-06-11 |
Family
ID=41203475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098118676A TWI398789B (zh) | 2009-06-05 | 2009-06-05 | 電路輔助設計方法及系統 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8307311B2 (zh) |
| DE (1) | DE102009029264A1 (zh) |
| FR (1) | FR2946443A1 (zh) |
| GB (1) | GB2470792A (zh) |
| TW (1) | TWI398789B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109388822A (zh) * | 2017-08-08 | 2019-02-26 | 富比库股份有限公司 | 自动化电子零件图样配置系统及其方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115130423A (zh) * | 2022-06-30 | 2022-09-30 | 成都航盛智行科技有限公司 | 一种pcb设计中的智能化零件布局方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5384710A (en) * | 1990-03-13 | 1995-01-24 | National Semiconductor Corporation | Circuit level netlist generation |
| DE10025583A1 (de) * | 2000-05-24 | 2001-12-06 | Infineon Technologies Ag | Verfahren zur Optimierung integrierter Schaltungen, Vorrichtung zum Entwurf von Halbleitern und Programmobjekt zum Entwerfen integrierter Schaltungen |
| CN1173288C (zh) | 2001-11-27 | 2004-10-27 | 英业达股份有限公司 | 计算机辅助电路设计及布局的方法 |
| US7131083B2 (en) * | 2002-06-18 | 2006-10-31 | Ip-First, Llc | Optimization of clock network capacitance on an integrated circuit |
| JP2004171076A (ja) * | 2002-11-18 | 2004-06-17 | Sanyo Electric Co Ltd | 半導体集積回路のレイアウト設計装置、レイアウト設計方法及びレイアウト設計プログラム |
| TWI226000B (en) * | 2002-12-27 | 2005-01-01 | Inventec Corp | Applying method for component group in circuit layout |
| US7206731B2 (en) * | 2003-06-02 | 2007-04-17 | Agilent Technologies, Inc. | Electromagnetic/circuit co-simulation and co-optimization with parametric layout components |
| US7337100B1 (en) * | 2003-06-12 | 2008-02-26 | Altera Corporation | Physical resynthesis of a logic design |
| US20050131942A1 (en) * | 2003-12-15 | 2005-06-16 | Wei-Fan Ting | Assisted generating system and method for layout data conversions |
| US7284227B1 (en) * | 2004-10-15 | 2007-10-16 | Xilinx, Inc. | Method and system for generating implementation files from a high level specification |
| US7418683B1 (en) * | 2005-09-21 | 2008-08-26 | Cadence Design Systems, Inc | Constraint assistant for circuit design |
| TW200723970A (en) * | 2005-12-01 | 2007-06-16 | Inventec Corp | Circuit board layout method |
| US7533358B2 (en) * | 2006-10-12 | 2009-05-12 | Cadence Design Systems, Inc. | Integrated sizing, layout, and extractor tool for circuit design |
| TWI313808B (en) * | 2006-11-23 | 2009-08-21 | Inventec Corp | System and method for calibrating circuit connection |
| US7703060B2 (en) * | 2007-02-23 | 2010-04-20 | International Business Machines Corporation | Stitched IC layout methods, systems and program product |
-
2009
- 2009-06-05 TW TW098118676A patent/TWI398789B/zh not_active IP Right Cessation
- 2009-08-31 US US12/550,530 patent/US8307311B2/en not_active Expired - Fee Related
- 2009-09-08 DE DE102009029264A patent/DE102009029264A1/de not_active Withdrawn
- 2009-09-09 FR FR0956144A patent/FR2946443A1/fr not_active Withdrawn
- 2009-09-10 GB GB0915803A patent/GB2470792A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109388822A (zh) * | 2017-08-08 | 2019-02-26 | 富比库股份有限公司 | 自动化电子零件图样配置系统及其方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8307311B2 (en) | 2012-11-06 |
| DE102009029264A1 (de) | 2010-12-30 |
| US20100318948A1 (en) | 2010-12-16 |
| FR2946443A1 (fr) | 2010-12-10 |
| TWI398789B (zh) | 2013-06-11 |
| GB2470792A (en) | 2010-12-08 |
| GB0915803D0 (en) | 2009-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103093020B (zh) | 访问设计规则和设计特征库的方法和系统 | |
| US20100162189A1 (en) | System and method for synthesis reuse | |
| CN103593527B (zh) | 一种一键设置pcb板中不同类型布线规则bga的设计方法 | |
| CN101908081B (zh) | 电路辅助设计方法及系统 | |
| CN102169483A (zh) | 基于电子表单的幻灯片自动生成方法 | |
| CN105653744A (zh) | 版图布局的设计方法及装置 | |
| TW201044201A (en) | System and method for assisting circuit design | |
| US11741284B2 (en) | Systems and methods of automatic generation of integrated circuit IP blocks | |
| TWI262411B (en) | Integrated circuit design system | |
| JP5444985B2 (ja) | 情報処理装置 | |
| TWI528200B (zh) | 電路佈局調整方法 | |
| Alon et al. | Open-source EDA tools and IP, a view from the trenches | |
| US20250139340A1 (en) | Method and framework for designing of vlsi circuit using graphical user interface | |
| CN111241777B (zh) | 一种PCB Layout中更新放置封装pad的方法 | |
| CN108182236A (zh) | 一种统一配置数据源的web页面下拉列表实现方法 | |
| CN109885850B (zh) | 一种局部寄存器的生成方法及生成系统 | |
| JP4987787B2 (ja) | 配置検証装置 | |
| CN115906746A (zh) | 芯片布局方法、装置、电子设备及存储介质 | |
| JP2008204111A (ja) | 半導体集積回路の設計支援装置、その設計支援方法、その製造方法、プログラム、及び記録媒体 | |
| JP2012118913A (ja) | フロアプラン設計装置およびフロアプラン設計方法 | |
| JP2010165135A (ja) | デバイスシミュレーションモデル生成装置およびデバイスシミュレーションモデル生成方法 | |
| JP2007329586A (ja) | 半導体集積回路装置並びにその設計装置及び設計方法 | |
| CN113850061A (zh) | 模型与出图转换的方法、系统及计算机可读介质 | |
| JP4496055B2 (ja) | 多電源レイアウト用回路データ作成装置及びその回路データ作成方法 | |
| JP4537907B2 (ja) | ピンレイアウト検証支援システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |