TW201037836A - Trench semiconductor device and method of making the same - Google Patents

Description

201037836 六、發明說明： 【發明所屬之技術領域】 - 本發日祕_—種溝渠式半導體元件及其製作方法，尤指-種 •具有溝渠式金氧半導體電晶體元件與溝渠式靜電防護元件之溝渠式 半導體元件及其製作方法。 Q 【先前技術】 功率金氣半導體電晶體(Power MOS transistor)元件由於具有高 電壓面電流的導通特性，因此特別容易受到靜電放電脈衝(esd pulse)的傷害。特別是由於現今的積體電路製程中為了獲得較低起 始電麼，功率金氣半導體電晶體元件的閘極氣化層的厚度必須加以 薄化’在此要求下，功率金氣半導體電晶體元件極易受到因摩擦或 其它無法控制的因素所產生的靜電放電脈衝的傷害而受損。因此， ❹在功率金氣半導體電晶體元件的應用上，必須搭配靜電防護電路的 吏用乂避免功率金氣半導體電晶體元件受損。在現行的功率金氣 =電晶體元件技射，通常是在功率金氣轉體電晶體元件製作 找後，再進行靜物護電路賴作，然而此作法會增加額外 程與成本。 丰’美國專利第7,205，196號專利，揭示了—種製作功率金 =晶體元件與靜電防護元件的方法，根據其教導，靜電防: ^ U乍係整合於功率金氣半導體電晶體元件的製程中，然而其 4 201037836 必須利用-道額外先單定義多晶石夕層的圖案，因此會造成製程複雜 度與成本的增加。 【發明内容】 柄月之目的之在於提供-種溝渠式半導體元件及其製作方 法，以解決習知技術之製程複雜與高成本之缺點。 Ο 紐上述目#本發明提供—種溝渠式半導體元件。上述溝渠 式半導體元件，包括： 半^體基底，其包括一上表面與一下表面，該半導體基底上定 義有$ %件區與—第二耕區，該半導體基底之該上 表面包括至少一第一溝渠位於該第一元件區之内，以及至少 一第二溝渠位於該第二元件區之内； 至少m式錢半導體f晶體元件，設置於該第—元件區内， 〇 其巾該溝封錢半導體電晶體元件包括： 一介電層，位於該第一溝渠之侧壁； 一閘極，位於該第—溝渠之内； -基體摻雜區，位於該第—溝渠之—側的該半導體基底内； -源極’位於該轉縣紅該上表面並能基體摻雜區電 性連接；以及 一沒極’位於該半導體基底之該下表面； -溝渠式靜電防濩元件，設置於該第二元件區之該第二溝渠之 内’該溝渠式靜電防護元件包括—第—摻雜區與—第二推雜 201037836 區，其中該第-摻雜區具有-第—摻雜型式，該第二換雜區 具有-第二摻_式，且該第—雜區與該第二摻雜區具有 不同摻雜類型：以及 ^ —閘極導線，設置於該半導縣底之該上絲，其找閘極導線 A別與該溝渠金氧半導體電Μ元件之該間極，以及該溝 渠式靜電防濩元件之該第二摻雜區電性連接。 〇 4達上述目的，本發明另提供—種製作溝渠式料體元件之方 法。上述方法包括下列步驟： 提供-半導體基底’該半導體基底上定義有—第—元件區與一第 二元件區，且該半導體基底之一上表面具有至少一第一溝渠 位於該第-元件區之内，以及至少—第二溝渠位於該第二= 件區之内；以及 於該第-元件區之該第-溝渠内形成一溝渠式金氧半導體電晶 〇 II元件，以及於該第二元件區之該第二溝渠_成一溝渠式 靜電防護元件’其巾歸渠式金氧铸體電晶體元件包括一 閘極，位於該第-溝渠之内，以及—基體摻雜區，位於該第 -溝渠之-_辭導體基助，_縣式靜電防護元件 包括-第-摻雜區與-第二摻雜區，該第一換雜區與該第二 摻雜區具有不同摻雜類型；以及 於該半導體基底之該上表面形成-閘極導線與一源極，其中該閉 極導線分別與該溝渠式靜電防護元件之該第二捧雜區以及 該溝渠式金氧半導體電晶體元件之該閘極電性連接，且該源 6 201037836 極與該基體摻雜區電性連接。 為達上述目的，本發明更提供一種製作溝渠式半導體元件之方 法。上述方法包括下列步驟： 提供一半導體基底，該半導體基底上定義有一第一元件區與一 第一元件區，且該半導體基底之一上表面具有至少一第一 溝渠位於該第一元件區之内，以及至少一第二溝渠位於該 〇 第二元件區之内； 於該第一溝渠與該第二溝渠之内壁形成一介電層； 於該第一溝渠與該第二溝渠之内形成一摻雜半導體層，其中該摻 雜半導體層具有一第一摻雜型式； 於該第-元件區之該半導體基底中形成一基體摻雜區，其中該基 體摻雜區具有該第一換雜型式； 於該半導體基底與該摻雜半導體層之表面形成一遮罩圖案，其中 〜該遮罩_部分覆蓋該第二溝_之轉雜半導體層；、 進行-離子佈植，改變被該遮罩_覆蓋之該第二溝渠内之該摻 雜半導體層轉麵型，以使被該料目紐蓋之該捧雜半 導體層形成一第一摻雜區，以及使位於該第-摻雜區二側未 被摘罩圖案覆蓋之該雜半導體層分卿^第二換雜 區與帛二摻雜區，其中該第二摻雜區與該第三摻雜區 一第二摻雜型式； 、 〜半^基底之表面形成—絕緣層，其中該絕緣層曝露出該第 籌‘内之該第一摻雜區與該第三摻雜區；以及 7 201037836 於該半導體基底上形成-閘極導線與一 _，其中該問極導線分 別與該第二溝渠内之該第二摻雜區，以及與該第一溝渠内之 該摻雜半導體層電性連接，而該源極與該基體換雜區電性= . 接。 本發明之溝渠式靜電防護元件的製作係整合於溝渠式金氧半導 體電晶體元件之内，因此不需利用額外的光罩，故具有製程簡化與 0 成本低廉之優勢。 ' 【實施方式】 請參考第1圖至10圖。第1圖至第1()_示了本發明一較佳 實施例製作溝渠式半導體元件的方法示意圖，其中第i圖為一上視 圖，第2圖至第1〇圖為剖面示意圖。如第i圖與第2圖所示，提供 一半導體基底10。半導體基底10包括一上表面1〇1與一下表面^ ◎ 102,且半導體基底10上定義有一第一元件區1〇A與一第二元件區 腦，其中第-元件區10A係用以製作溝渠式金氧半導體電晶體元 件，而第二元件區10B則係用以製作溝渠式靜電防護元件。在本實 施例中，半導體基底10包括一石夕基材1〇3，以及一蠢晶石夕層取位 於石夕基材103上’但半導體基底之材料並以此為限，而可為其它 適合之半導體材質所構成之單層或複合半導體基底。 如第3圖所示’接著於半導體基底1〇之上表面1〇1上形成一介 電層12 ’並利用第-道光罩配合微影製程於介電層以上形成—光 8 201037836 阻圖案14 ’再藉_製糊案化介電層12 β介電層_乍用在 隔絕半導體基底Η)與後續製作之閘極導線。介電層12 =呈熱氧化等製程加以形成，但並不以此為限而亦 可由其它介電材質所構成。 Ο Ο 如第4圖所示，去除光阻圖案14。接著利用第二道光罩配合微 f程:半導體編之上表_成另-光阻咖，並藉 由儀刻製程例如非等向性侧製程去除未被光阻圖案覆蓋之半 導體基底1G，藉此由轉體基㈣之上表㈣ 内形成至少一第—溝渠⑻，以及於第二元件區励内形成至少一 第二溝渠182。接著，在日园安+ mm 未去除之前，於第一溝渠181 之内壁形成一介電層2〇 ’例如利用熱氧化製程形成 p化層，其中位於第一溝細之内壁的介電㈣係作為後續形 成之溝渠式金鱗導體電晶體元件的_絕緣層之用，而位於第二 電層20卿來隔絕後續形成之溝渠式靜電防護 作m 1&10。在本實施例中’為了提升靜電防護效果將製 =复數個彼此串接之溝渠式靜電防護元件，因此在第二元件區舰 第二溝渠182,且第二溝渠182之數目並無限制而 可視靜電防護效果的需求加以變更。 上#面^)1 ^不、’.去除光阻圖案16。隨後，於半導體基底10之 二溝竿則铸^體層，並使半導體層填入第一溝渠181與第 ’、 料妨軒錄餘縣導體層形賴雜半導體 201037836 層22 ’亚利用熱製程以驅入摻質，其中第一溝渠⑻内的推雜半導 體層2⑽作·_成之賴式金氧轉體電驗元件的開極之 用，第^溝渠182内的摻雜半導體層22則係作為後續形成之溝渠 式靜電防美元件之材料。在本實施例中，摻雜半導體層Μ之材質係 選用多晶石夕’但不以此為限而可為其它適合之半導體材質。另外， 摻雜半導體層22係為重度雜且具有第—摻雜類型。 ❹ 如第6圖所示，進行一回颠刻(etch-back)製程*面性地姓除半導 體基底ίο之上表面101的摻雜科體層22，而保留位於第一溝渠 181與第二溝渠182之内的摻雜半導體層22，其中第一溝渠⑻内 的摻雜半導體層22形成溝渠式金氧半導體電晶體元件的閘極23。 此外，對轉體基底1〇及摻雜半導體層Μ進行離子佈植製程例如 全面性(blanket)離子佈植，其中在本次離子佈植中係植入麵量的 第-摻雜_的換質，因此未被介電層12覆蓋之半導體基底1〇會 3形成輕度摻雜之摻雜區24，且位於第一溝渠181相對於第二溝渠182 另侧之半導體基底1〇會形成一基體摻雜區％，而位於第一溝渠 内之閘極Z3與位於第二輔181内的摻雜半導體層η由於具 有重度摻雜因此並不會受到影響。 如第7圖所示，利用第三道光罩配合微影製程於半導體基底⑴ ，上絲101形成另-光阻圖案28，使光阻圖案28覆蓋掺雜區24、 :覆1各第二縣182㈣_導體層22，以及部分覆蓋基體 I £26。接著進行離子佈植製程，將具有第二推雜類型的高劑量 201037836 払貝植入未被光阻圖案28覆蓋之摻雜半導體層與基體摻雜區 6藉此於各第二溝渠182之内形成一第二推雜區搬與一第三推 " 。另一方面，被光阻圖案28覆蓋之摻雜半導體層22則未 受到摻雜而於第二摻雜區3〇2與第三摻雜區303之間形成第一摻雜 區301。由於第一摻雜區3〇1與第二摻雜區具有不同摻雜類型， 因此會形成-具有PN接面之二極體元件，而第一摻雜區則與第 二換雜區303亦會形成另一具有pN接面的二極體元件，藉此第一 〇換雜區30卜第二摻雜區3〇2與第三摻雜區3〇3可形成一具有雙向 靜電防濩此力的二極體元件，例如雙向齊納二極體元件。另外，未 被光阻_ 28覆蓋之基體摻雜區26⑽形成二個摻雜區34。 如第8圖所示，去除光阻圖案28。隨後，利用第四道光罩配合 微影暨侧f㈣轉縣底1Q之上表面1G1形成—絕緣層％。 絕緣層36可為例如硼磷矽玻璃(BpsG)或其它材質所形成之介電 ^層，且絕緣層36曝露出第二溝渠182内之第二摻雜區3〇2與第三摻 雜區303，以及基體摻雜區26。接著，進行離子佈植製程，將具有 第二摻雜類型的高劑量換質植入絕緣層36曝露出之基體摻雜區 26、第二摻雜區302與第三摻雜區3〇3，藉此在基體摻雜區％、第 一摻雜區302與第三摻雜區303之表面形成重度摻雜且具有第二摻 雜類型之接觸區38。 ’ 如第9圖所示，利用第五道光罩配合微影暨|虫刻製程於半導體 基底10之上表面101形成一閘極導線4〇、一源極42與連接電極料。 11 201037836 問極導線4G分別與第二溝請内之第二摻雜區糊連接區38, 2:二溝渠181内之閘極23電性連接;源極42與基體摻雜區 、品38電性連接；另外，連接電極44則將 内^三麵糊趣物_之另—第：細82内之第 串聯方式電性連接。 連接—使赫式靜餘護元件以 Ο ^第_所示’接綠六道解配合微職侧製程 她_觸侧極導㈣ 於半導體基底Η)之下表面2^_作雜連接之用。另外， 48係形成於半導峨G=r 值細的是汲極 並不限定於此，而可因此其步驟進行的時間點 -之正面製程進行之前或：：：：時間點進行，例如於半導體基板 Ο 睛參考第11圖與第 之溝渠式靜電防護元件的示意 第、本實施例 大示意圖。如第U _第12 _ =圖為第U圖之局部放 分別形成於各第二溝4 =所不’複數個溝渠式靜電防護元件 分別與i_f電_元 接，而捕電極44則 一相鄰溝渠式靜電防H②第，雜區303之連接區％以及另 此將溝渠式靜電;^ ^第二摻雜區迎之連接區38連接，藉 靜電防叙件以串聯方式加以連接。另一方面，源極π 201037836 =1=Τ4°另一側之溝渠式靜電防護元件的第三摻雜 方向實謝，第：溝請由上視 具有類似形狀之連接電極44，然===外圈遞增’並配合 限而可為其它频。 、182之職並不以此為 Ο Ο 太眚麻丨Μ 與上述實施例不同之處在於 溝渠182之尺寸較前述實施例為小，林實施例利 < 紅溝渠182形成類似前述實施例的同心圈圖荦， 之第二溝渠182内部的第三摻雜區3。3之間並未互相 連接，而係與位於相_且相對應之第二溝渠182 區302電性連接。換言之，閘極導線4G與源極42之間且 且各通道分別由以串聯方式連接之溝渠式靜電防護元件 在本發明之說明描述中，第一摻雜類型與 兩種不同之摻雜類型，例如Ρ塑與Ν型，J:可視所㈣# ’糸思私 金氧半導體電晶體元件的種類加以選擇。例渠式 電晶體元料Ν型錄料導體 型為Ρ型邱二__為_，絲溝料錄/=-_類 氧半導體電晶體(_)元件，則第一捧雜類型電二 且第一__為？型。另外，溝渠式金氧轉體電晶體元件係為 13 201037836 之半14圖’並請配合參考第⑴圖。第14 _ 了本發明 之牛導體兀件的電路示咅 n巧 雷㈣1 意圖。如第1G圖與第14圖所示，溝渠式靜 係，賴綱防護元㈣ 之間，藉此者門減始+導體電晶體元件50的閘極23與源極42 放電脈衝/ \、4G因雜或其它無法控獅时產生的靜電 - it 高電壓的靜魏電脈衝會流㈣渠式靜電防護

O Ϊ曰體元 =雜a糾’科會雜舰至縣式金氧半導體 :件50的閘極，因此可避免溝渠式金氧料體電晶體元件 '又貝上itb外’由於本實施例之溝渠式靜電防護元件的具有雙向 靜電防^力，目此不論靜電放電脈_正電壓或貞電壓 效提供靜電防護功用。 ，紅上所述，本發明之溝渠式半導體元件包括溝渠式金氧半導體 電晶體元件與縣讀電_树，且麟式靜·護元件係電性 連接於溝渠式金氧半導體電晶航件之閘極無極之間，藉此提供 ，良的靜f防護能力。由於溝渠式靜·護元件的製作係整合於溝 木式金氧半導體電晶體元件之内，因此不需_辦的光罩定義溝 渠式靜電_元件之掺雜置，故具有_簡倾成本低廉之 優勢。再者，縣式靜電防護元件的數目亦可視靜電防護能力需求 14 201037836 而加以調整’而可應用於各式半導體元件上。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍 所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 第1圖至第10圖繪示了本發明一較佳實施例製作溝渠式半導體元件 的方法示意圖。 第11圖與第12圖繪示了本實施例之溝渠式靜電防護元件的示意圖。 第13圖繪示了本發明另一實施例之溝渠式靜電防護元件的上視圖。 第14圖繪示了本發明之半導體元件的電路示意圖。 【主要元件符號說明】 10 半導體基底 101 上表面 102 下表面 103 石夕基材 104 悬晶砍層 10A 第一元件區 10B 第二元件區 12 介電層 14 光阻圖案 16 光阻圖案 181 第一溝渠 182 第二溝渠 20 介電層 22 摻雜半導體層 23 閘極 24 換雜區 26 基體摻雜區 28 光阻圖案 301 第一換雜區 302 第二摻雜區 201037836 303 第三摻雜區 34 摻雜區 36 絕緣層 38 接觸區 40 閘極導線 42 源極 44 連接電極 46 保護層 48 >及極 50 溝渠式金氧半導體電晶體 元件 60 溝渠式靜電防護元件

Claims (1)

1. 201037836 七、申請專利範圍： i 一種溝渠式半導體元件，包括： 半導體基底’其包括-上表面與一下表面，該半導體基底上定 義有-第-元件區與-第二元件區，且該半導體基底之該上 表面包括至少-第-溝渠位於該第一元件區之内，以及至少 苐一溝渠位於該第二元件區之内； 至少-溝渠式金氧半導體電晶航件，設置於該第—元件區内， 其中該溝渠式金氧半導體電晶體元件包括： 一介電層，位於該第一溝渠之側壁； 一閘極，位於該第一溝渠之内； 基體摻雜區(body)，位於該第一溝渠之一側的該半導體基 底内； 源極’位於該半導體基底之該上表面並與該基體摻雜區電 性連接；以及 —沒極’位於該半導體基底之該下表面； 一溝渠式靜物護元件，設置於·二元件區之該第二溝渠之 内，該溝渠式靜電防護元件包括一第一摻雜區與一第二摻雜 區，其中該第一摻雜區具有一第一摻雜型式，該第二摻雜區 具有一第二摻雜型式，且該第一摻雜區與該第二摻雜區具有 不同摻雜類型：以及 閘極V線’設置於該半導體基底之該上表面，其中該閘極導線 分別與該溝渠式金氧半導體電晶體元件之該閘極 ，以及該溝 17 201037836 渠式靜電防護元件之該第二摻雜區電性連接。 2. 如請求項1所述之棘解賴元件，其憎赭式金氧半導體 電ΒΘ體元件之S亥閘極係為一摻雜半導體層。 3. 々明求貞2所述之輕式轉體元件’其巾該摻料導體層係為 一換雜多晶秒層。 〇 , 士上 4. 如^求項2所述之_式伟體元件，其中娜雜半導體層具有 該第二摻雜類型。 5. 如明求項1所述之絲式轉體元件，其巾該溝渠式金氧半導體 電晶體元件之該基體摻雜區具有該第一推雜類型。 6·如請柄1舰之溝渠式钭體元件，其中該第—雜式靜電防 〇 護元件另包括—具有該第二摻雜類型之第三摻雜區位於該第二 溝渠内’且該第三摻雜區與該溝渠式金氧半導體電晶體元件之該 源極電性連接。 7,如請求項1所述之溝渠式轉體元件，另包括另—賴式靜 護元件設置於另-第二溝渠之内，以及—連接_設置於該半 體基底之該上表面，其中該等溝渠式靜電防護元件藉由該連 極而以串聯方式電性連接。 电 18 201037836 8. 如請求項1所述之溝渠式半導體元件，其中該半導體其底包括一 矽基材，以及一磊晶矽層位於該矽基材上，且該第一溝渠與該第 二溝渠係位於該磊晶矽層之内。 9. 如請求項1所述之溝渠式半導體元件，其中該溝渠式金氧半導體 電晶體元件包括一溝渠式功率金氧半導體電晶體元件。 〇 10. 如請求項1所述之溝渠式半導體元件，其中溝渠式靜電防護元 件包括一二極體元件。 U· —種製作溝渠式半導體元件之方法，包括： 提供一半導體基底’該半導體基底上定義有—第一元件區與一第 一元件區’且該半導體基底之一上表面具有至少一第一溝準 鎌該第-元件區之内，以及至少H渠位於該第二元 U 件區之内；以及 於該第一元件區之該第一溝渠内形成一溝渠式金氧半導體電晶 體元件’以及於該第二元件區之該第二溝渠内形成一溝渠式 靜電防濩元件’其中該溝渠式金氧半導體電晶體元件包括一 閘極，位於該第一溝渠之内，以及一基體摻雜區(bod力，位 於该第-溝渠之-側的該半導體基底内，而該溝渠式靜電防 濩元件包括一第一摻雜區與一第二摻雜區，該第一摻雜區與 5亥弟一推雜區具有不同推雜類型；以及 19 201037836 於該半導體基底之該上表细彡成—_導線與1極，其中該問 極導線分別與該溝渠式靜電防護元件之該第二推雜區以及 該溝渠式金氧半導體電晶體元件之該閘極連接，且該源 極與該基體摻雜區電性連接。 β

   I2·如請求項η所述之製作溝渠式半導體元件之方法，另包括於該 第二元件區之另-第二溝渠内形成另一溝渠式靜電防護元件^ 以及於該半導體基底之虹表面軸—連接電極以㈣方式電 性連接該等溝渠式靜電防護元件。 I3.如請求項η所述之製作溝渠式半導體元件之方法，另包括於該 半導體基底之一下表面形成一没極。 14. 一種製作溝渠式半導體元件之方法，包括： 提供-半導體基底’該半導體基底上定義有一第一元件區與一 第二元件區，且該轉體基底之一上表面具有至少一第一 溝渠位於該第-元件區之内，以及至少一第二溝渠位於該 第二元件區之内； 於該第一溝渠與該第二溝渠之内壁形成—介電層； 於該第-溝渠與該第二溝渠之内形成一摻雜半導體層，其中該換 雜半導體層具有一第一摻雜型式； 於該第-元件區之該半導體基底中形成—基體換雜區(b〇dy)，其 中該基體掺雜區具有該第一摻雜型式； 20 201037836 於該半導體基底與該摻雜半導體層之表面形成一遮罩圖案，其中 5亥遮罩圖案部分覆蓋該第二溝渠内之該摻雜半導體層； 進行一離子佈植’改變被該遮罩圖案覆蓋之該第二溝渠内之該摻 - 雜半導體層的摻雜類型’以使被該遮罩圖案覆蓋之該摻雜半 . 導體層形成一第一摻雜區’以及使位於該第一摻雜區二側未 被該遮罩圖案覆蓋之該摻雜半導體層分別形成一第二摻雜 區與一第三摻雜區，其中該第二摻雜區與該第三摻雜區具有 〇 一第二摻雜型式； 於該半導體基底之表面形成一絕緣層，其中該絕緣層曝露出該第 二溝渠内之該第二摻雜區與該第三摻雜區；以及 於該半導體基底上形成一閘極導線與一源極，其中該閘極導線分 別與该弟二溝渠内之該第二摻雜區，以及與該第一溝渠内之 §亥摻雜半導體層電性連接’而該源極與該基體摻雜區電性連 接。 ❹ is.如請求項Μ所述之製作溝渠式料體元件之方法，另包括於該 半導體基底上形成該源極之前，先於該基體換雜區内形成一具有 該第一換雜型式之接觸區(contac〇。 I6.如請求項Μ所述之製作溝渠式轉體元件之方法，另包括於該 半導體基底之一下表面形成一汲極。 η.如請求項μ所述之製作溝渠式半導體元件之方法，其中該第二 21 201037836 元件區包括複數個第二溝渠，且該方法另包括於該半導體基底 之該上表面形成一連接電極以串聯方式電性連接一第二溝渠内 之該第三摻雜區與另一相鄰第二溝渠内之該第二摻雜區。 八、圖式：

   22