[go: up one dir, main page]

TW201036156A - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
TW201036156A
TW201036156A TW099103877A TW99103877A TW201036156A TW 201036156 A TW201036156 A TW 201036156A TW 099103877 A TW099103877 A TW 099103877A TW 99103877 A TW99103877 A TW 99103877A TW 201036156 A TW201036156 A TW 201036156A
Authority
TW
Taiwan
Prior art keywords
layer
nitrogen
insulating layer
recess
electrode
Prior art date
Application number
TW099103877A
Other languages
English (en)
Other versions
TWI431770B (zh
Inventor
Nobuo Kaneko
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Publication of TW201036156A publication Critical patent/TW201036156A/zh
Application granted granted Critical
Publication of TWI431770B publication Critical patent/TWI431770B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/40FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/015Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311Gate electrodes for field-effect devices
    • H10D64/411Gate electrodes for field-effect devices for FETs
    • H10D64/511Gate electrodes for field-effect devices for FETs for IGFETs

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

201036156 六、發明說明: 【發明所屬之技術領域】 本發明涉及具有以氮為基底的半導體層的半導體裝置 以及該半導體裝置的製造方法。 【先前技術】 以往,已知有具有以氮為基底的半導體層的半導體裝 置及該半導體裝置的製造方法。 專利文獻1中公開了一種半導體裝置(HJFET :異質接 面場效電晶體)’其具備.由SiC構成的基板,形成於基板 上的緩衝層,形成於緩衝層上的由GaN構成的通道層 (channel layer),形成於通道層上的由AlGaN構成的位障層 (barrier layer),以及個別形成於位障層上不同位置的源極 電極、沒極電極和閘極電極。進一步,專利文獻1的半導 體裝置在通道層和閘極電極之間的位障層中設置有凹部。 專利文獻1的半導體裝置,可通過使用與—般用作閑 極電極的Ni或相似物而言功函數較大的導電性氧化物(例 如ZnlnSnO)來消除閘極電極下方的二維電子氣層 (two-dimensional electron gas layer),從而得到常閉 (normally off)特性。 專利文獻1:日本特開2007-149794號公報 【發明内容】 專利文獻1的技術中,通過採用使用了氫氟酸的濕蝕 201036156 刻(wet etching) ’在用作形成沒極電極和源極電 :化膜上形成開口。接著’對從開口露出的位障層3 部進行㈣部。錢,形成閘極f師二的J出 相m,專散獻1的技術中,在使_為/的Z 下,凹部的側面變陡峨,會在凹部側面下方發生電場/ (field concentration)的課題。 琢’、 本發明為了解決該課題,其目的在於提供具有 性的、可容易地抑制凹部側面下方的電場集中的半劈 置以及半導體裝置的製造方法。 、 本發明半導體裝置的第-特徵為,具備:以氮為基底 的+導體層’具有形成在一主表面的一部分上的凹部,該 凹部的侧面是傾斜的·’ ;设置於該主表面上的第一電極丨穿 過該凹部而處於該第一電極的相對 面上的第二仏在該主表面中的該凹部的兩側上= 絕緣層,該絕緣層具有於凹部側上的傾斜壁面;以及設置 於忒凹邻的底面上和側面上以及該凹部側的該絕緣層的壁 面的至v邛为上的控制電極,其中,該絕緣層的壁面的 傾斜角比該凹部的側面的傾斜角大。 根據本發明裝置的第二特徵,該以氮為基底的半導體 層具有.第一以氮為基底的半導體層和第二以氮為基底的 半導體層,該第二以氮為基底的半導體層與該第一以氮為 基底的半導體層至少部分組成不相同,且形成於該第一以 氮為基底的半導體層之上,並形成有該凹部;在該第一以 氮為基底的半導體層和該第二以氮為基底的半導體層的介 201036156 面附近形成有二維電子氣層;該凹部的底面沒有接觸該第 一以氮為基底的半導體層的介面。 根據本發明裝置的第三特徵,該絕緣層的壁面和該凹 邛之間形成有間隔,該以氮為基底的半導體層的上表面被 露出。 Ο ❹ 、根據本發明裝置的第四特徵,在該凹部的底面和侧面 以及該凹部側的該絕緣層的壁面與該控制電極之間進一步 具有金屬氧化物半導體層。 .本發明的半導體裝置的製造方法的第一特徵為,具 2:在以氮為基底的半導體層的—主表面上形成絕緣層的 …在該絕緣層上形成一部分開口的抗姓膜的步驟,以 該抗蝕膜為遮罩來對該絕緣層進行乾蝕刻的步驟,以該抗 姓膜為遮罩來對該絕緣層進行錢刻而形成 ^ 驟,以該抗蝕膜為遮罩來對該以t的步 水以虱為基底的半導體層進行 而在該以氮為基底的半導體層的主表面上形成凹 ^步驟,以及在該凹部的底面上和侧面上以及該 Γ絕緣層的傾斜壁面的至少一部分上形成控制電極的步 本發明方法的第二特徵 4¾ λ, 少,、有.在該控制雷 、〜凹部的底面和側面以及在該_制& 貝斜土辛面之間形成金屬氧化物半導體層的步驛。 =據本發明,可通過使凹部侧面的傾斜變平緩而 吊閉特性並且容易抑制凹部側面下方的電場集中。/、有 7 201036156 【實施方式] 第一實施方式 以下,參照附圖來說明本發明適用于高電子遷移率電 晶體(high electron m〇biiity transist〇r,HEMT)的第一實施 方式。圖1為第-實施方式的半導體裝置的截面圖。 第一實施方式的半導體裝置丨具備基板2、緩衝層3、 作為第一以氮為基底的半導體層的電子傳遞層4、作為第二 以氮為基底的半導體層的電子供給層5、絕緣層6、源極電 極7、汲極電極8、金屬氧化物半導體層9、閘極電極1〇、 閘極場板(gate Held plate) 11。 基板2作為用於成長主表面2&上的各層3至5的蟲晶 成長的成長基板而起作用。另外,基板2也 :曰 至η進行機械支―而起作用。基板二構成: 緩衝層3使基板2與各層3至5之間的晶格常數的差 異變平緩’從而緩和應力。緩衝層3具有由Am(氮化銘)構 成的第W層與由GaN(氮化鎵)構成的第2副層交互地週期 性地層積而成的結構。緩衝層3形^基板2的成長 面2a上。 電子傳遞層4在與電子供給層 的、、口層3的異質接面表面 (heterojunction surface)附近,形 士如、s 〜仏 ;^形成起通道作用的二維電子 氣層15。電子傳遞層4由不含導
守电Γ生雜質的無摻雜的GaN 構成。電子傳遞層4的厚度為約〇 3"m至約1〇" 傳遞層4形成於緩衝層3上。 電子供給層5向電子傳遞層4供給電子。電子供給層$ 201036156 由不含導電性雜質的無摻雜 層5舒h认 0 3 d〇 7JN構成。電子供給 …度為約10…約5—。由於電子供給層5形 =為如此薄’因此電子傳遞層4在厚度方向上具有穿隨效 广麵hng effect)。電子供給層5形成於 在電子供給層5的一主表面5a的中央部位形成有凹= 凹部16形成為使得在凹部16的底 Ο Ο =(二 層5的一部分。凹部16的側面㈣與 4V 長主表面2a)之間的傾斜“構成為約 。至:。需左要:明的是,傾斜角“限定於45。’可形成為3。 。另外,凹部16的開口的寬度形成為2.Mm .7凹部16的底面16a的寬度形成為^…心。 *二卜’絕緣層6具有在其自身内可產生壓縮應力 问二維電子氣層的載子濃度的功能。另外,絕緣層 —般的保護臈功能,以及在絕緣層6的上表面㈣面^ ^頃斜場板⑽ntedfieldplate)㈣的閘極場板Η的功 二〇、:緣層6由Sl〇2構成'絕緣層6的厚度為約_ 至 咖,較佳為約5n緣層6形成於電子供給層$ 於 上。此處,從圖1的截面看時,絕緣層6形成 =部:的兩側上。另外,在形成有…、從凹二 的開口向〉及極電極8、源極電極7延伸的電子# :分(臺階部18)、源極電極7和汲極電極8的區‘上:沒 有形成絕緣層卜凹部16側的絕緣層6的壁面η = (需電要子·ΓΓ^5的主表面5a)之間的傾斜“構成為約6〇。。 月的疋,傾斜㈠比傾斜角“大即可,不限定於60 9 201036156 。,也可形成為45。至75。力士。6S移)a , ^ 1 ^ 、、’,,層的壁面17在離凹 4 16 “疋距離(〇 〇5 # 至 ,, # m)處開口,在凹部16的開 :二Γ:Γ電極I、源極電極7)處形成。由此,在絕緣 :7和凹部16之間’露出電子供給層5的主表 面5 a,开> 成了臺階部1 8。 声盥極7和祕電極8具有由厚度為約25細的鈦㈤ Ο—的^呂(A1)層層積而成的結構。源極電極 7和沒極電極8形成在露屮# @ 成在路出於絶緣層6的電子供給層5的主 衣面5a上。汲極電極8穿過邱 相料沾一" 芽過凹^ 16而配置於與沒極電極7 相對的一側。需要說明的是, 缔如上所述,電子供給層5極 薄’源極電極7和汲極電極 層15電連接。 通過牙随效應與二維電子氣 1氧化物半導體層9提高常閉特性和開啟(t叫 x 導11層9由P型的氧化鎳(NiO)構成。
生屬乳化物半導體層9的厚度A 物 年又為約2〇〇nm。此處,金屬氧化 1〇ΩΛ 疋於200nm,也可為約3nm至約 物丰Z也可較佳為約I至約5〇〇nm。此處,金屬氧化 屬氧化^層9薄於3_時’常閉特性就會降低。形成的金 物半導體層9覆蓋了凹部16的底面…和側面⑽、 臺階;的開口周圍並從絕緣層6露出的電子供給層5的 八:的上表面、絕緣層6的壁面17及上表面的一部 屬氧化物半導體層9形成為與源極電極7和汲極電 8隔開一定的間隔。 問極電極1G對在源極電極7和汲極電極8之間流動的 10 201036156 ^進行控制。間極電極1〇具有由厚度為 層與厚度為约300nm ^ a ^(Nl) 極1〇形成在金屬氧化物主道辨尿Λ 1程電 氧化物+導體層9的與凹部16的底面 W、側面16b、臺階部以相反的區域上。
:極%板11缓和閘極電極1〇的端部處的電場集中。 、眾板11由與閘極電極10相同的材料和相同的層積構 k構成閘極场板i!與閉極電極i 〇相連接並且形成為一 體,即f甲1極~板u與閘極電極1〇電連接。間極場板η 的形成區域為:在金屬氧化物半導體層9上的、從在設置 於、、邑緣層6的壁面1 7和絕緣層6的上表面的金屬氧化物半 V體層9的區域上所形成的閘極電極ι〇起延伸向未形成有 閘極電極1G的源極電極7和汲極電極8的區域。如上所述’ =緣層6的壁面17為傾斜。由此,形成於壁面η的問極 %板j 1 ’隨著與凹部16相遠離,與電子供給層6的距離也 漸漸變大此結果疋,提愚了對閘極電極1 〇端部的電場集 中的緩和效果。 接著,參照附圖來說明該第一實施方式的半導體裝置i 的製造方法。圖2至圖10為各製造步驟中的半導體裝置的 截面圖。 首先,採用氫氟酸類蝕刻劑對由矽構成的基板2的成 長主表面2a進行預處理。接著,將基板2導入M〇cvD(Metai Organic Chemicai Vap〇r Dep〇siti〇n:有機金屬化學氣相成 長法)裝置的反應室内。其後,在約ll〇〇°C的溫度下對基板 2進行約10分鐘的熱退火,從而去除表面的氧化膜。 11 201036156 产接著,向反應室内供給TMA(三曱基鋁)氣體和nh3(氨) 氣體’使得在基板2的成長主表面2a上蟲晶成長出ain層。 其後,供給TMG(三甲基鎵)氣體和NH3氣體,使得在ain 層上磊晶成長出GaN層。於是,通過對這些步驟重複進行 所需次數’形成圖2所示的緩衝層3。 。接著,向反應室内供給TMG氣體和κι氣體,從而在 緩衝層3上形成厚度為約Q 3//111至約1()心的由無播雜的 GaN構成的電子傳遞層4。 接著,向反應室内供給TMA氣體、TMG氣體、NH3 氣體,從而在電子傳遞層4上形成厚度為約25nm的由 Al〇.3Ga〇.7N構成的電子供給層5。 接著,在該步驟結束後,從M〇CVD裝置中取出形成了 緩衝層3、電子傳遞層4以及電子供給層5的基板2。 接著,如圖2所;^,通過電聚CVD法,在電子供給層 5的主表面5a上形成厚度為約5〇〇nm的由si〇2構成的絕^ 層6。錢,通過光姓刻技術,在絕㈣6 i形成抗餘膜 31,在抗蝕膜31中的源極電極7和汲極電極8的形成區域 形成開口。 ,接著’如圖3所示,以抗敍膜31作為遮罩,通過使用 了虱氟酸類蝕刻劑的濕蝕刻,在絕緣層6上形成用於形成 源極電極7和汲極電極8的開口。其後,採用電子束蒸鍍 法,依次將Ti和A1層積。接著,與抗蝕膜31 一起,將其 上的金屬膜32去除(剝離法(Llft〇ff meth〇d))。接著在以氮) 環境中’進行約5峨、3G分鐘的退火,使得在源極電極7 12 201036156 和汲極電極8斑雪0 、電子i、、、Q層5之間形成歐姆接觸。由此, 完成源極電極 ,、^ 圖4所示,通過光蝕刻技術,在絕緣層ό上 :、1極电極1〇的形成區域開口了的抗蝕膜33。使得形 成閘極電極1 〇 & ρ Ρ μ βΗ 的&域的開口寬度為〇.5/zm至4/zm (例如2 μ m)。 、接著如圖5所示,以抗钮膜33作為遮罩’使用CF4 〇 ^ CHF3等對絕緣層6進行電漿蝕刻(乾蝕刻)。此處,由於 採用電桌蝕刻’因此絕緣層6的壁面m變為幾乎垂直。由 山壁面17a的開口與以往採用濕姓刻而形成的情況相比較 乍兩要忒明的是,絕緣層ό被蝕刻成:在蝕刻區 域中在厚度方向上也殘留下5〇nm至2〇〇讀左右(例如 100nm)的一部分。 一接著’如圖6所示,以相同的抗蝕膜33為遮罩,採用 氫氟酸類蝕刻劑’將圖5所示的厚度方向上殘留了 一部分 q、、、緣層6的#分去除’對絕緣層6進行濕蚀刻以使電子 供給層5的-側的主表面5a露出約26心左右的寬度, 、成、邑,層6的壁面! 7。在此步驟中,雖然使用了濕蝕刻 法’但是由於之前進行了乾㈣,因此絕緣層6的壁面17 ,斜變陡# ’與以往的通過濕餘刻而形成了絕緣層的 壁面的情況相比較而言,傾斜角/5變大。另外,由於蝕刻 …向抗韻膜33的下側旋人’因此抗餘膜33從絕緣層6上 側的開口露出來,使得不僅絕緣層6上側的開口而且下側 的開口也比抗蝕膜3 3的開口大。 13 201036156 接著,如圖7所示,依舊利用圖6步驟中所使用的抗 触膜33作為遮罩,採用氯氣,通過對電子供給層$的—主 表面5a進行電漿蝕刻,從而形成凹部16。需要說明的是, 凹邛1 6的深度為約5nm,被蝕刻成在凹部16的底面16a 的下面殘留下電子供給層5的一部分。此處,在此步驟中, 由於使用乾㈣,使得凹部16的底面—具有與抗姓膜Μ 的開寬度相對應的寬度。另一方面,由於等離子體氣體 的奴入因此凹部16的侧面16b的傾斜變平缓,凹部J 6 的開口被餘刻成大於抗㈣33㈣口。此處,由於抗飯膜 =和電子供給層5之間形成了與絕緣層6厚度相同大小的 1間,以及由於在抗蝕膜33的開口側的下面沒有以絕緣層 6作為遮罩,因此报多的電漿氣體被旋入。由此,凹部16 的側面16b的傾斜也比絕緣層6的壁面17的傾斜要平緩。 另外’如7所示’進行乾㈣,使得上側沒有形成絕緣 層6而露出了的電子供給層5的一側的主表面&的一部分 (臺階部18)殘留下來。 接著’如圖8所示’去除抗蝕膜33。 其後,如圖9所示,通過光姓刻技術,形成在金屬氧 化物半導體層9的形成區域開口 了的抗#膜34。抗姓膜34 的開口也比絕緣層6的下側的開口大。 —接著,如_ 10所示,在含氧的環境中,例如在含有氬 和氧的混合氣體中,通過將Ni〇進行磁控錢射(咖啊_ Wtering)m Ni〇構成的金屬氧化物半導體層9。其 後’為了提高金屬氧化物半導體層9的?型特性,也可進 201036156 行熱處理、臭氡灰化(oz〇ne ashing)處理、氫七& 乳次化(oxygen ashmg)處理等。接著,通過磁控濺射,依次將沁(鎳)和(金) 層積’形成閘極電極1 〇和閘極場板丨i。 接著’與如圖10所示的抗蝕膜34 一起,將其上的金 屬氧化物半導體層35和金屬膜36去除(剝離法)。由此,如 圖1所示’完成了金屬氧化物半導體層9、閘極電極1〇以 及閘極場板11。 〇 最後,通過公知的分割(dicing)步驟,將基板2按元件 單位進行分離,完成第丨實施方式的半導體裝置1。 接著,說明該第1實施方式的半導體裝置丨的動作。 首先,為了使汲極電極8為高電位,而向汲極電極8 和源極電極7之間施加電壓。在此狀態下,如果向閘極電 極10施加高於臨界電壓的所需控制電壓,就會在金屬氧化 物半導體層9上產生極化。由此,在金屬氧化物半導體層9 的電子供給層5侧空穴聚集,而在電子傳遞層4的鄰接電 〇 子供給層5的一側,電子被感應(induce)。於是,在電子傳 遞層4的閘極電極1 〇相反的區域形成通道。此結果是,源 極電極7和汲極電極8之間變為導通(on)的狀態,電子通過 源極電極7、電子供給層5、電子傳遞層4的二維電子氣層 15電子供給層5、汲極電極8的路徑而流動。需要說明的 疋’由於電子供給層5非常薄,因此在厚度方向上電子通 過穿隧效應而通過。於是,電流在與該電子路徑的相反的 方向上流動。此處’電流的大小通過施加於閘極電極1 〇的 控制電壓來控制。 15 201036156 如上所述,在第丨實施方式的半導體裝置丨中,形成 了金屬氧化物半導體層此處,金屬氧化物半導體層9通 過在含氧的環境中進行濺射(磁控濺射)來形成,由此,可容 易形成並且可提高空穴濃度。由此,金屬氧化物半導體層9 可提高閘極電極i 0下方的電位,可在正常狀態如勻 抑制在閘極電極10下方的電子傳遞層4中二維電子氣層Η 的形成。此結果是,可容易地提高半導體裝置丨的常開特 性。 另外半^體裝置1中,絕緣層6的壁面17的傾斜角 /3比凹部16的側面l6b的傾斜角“大。由此,因為可減少 、、色緣層6的壁面17的薄區域,所以可抑制在製造步驟中由 乾蝕刻等引起的絕緣層6的壁面17的破損。另外,由於以 抗钱膜33而非絕緣層6作為遮罩來形成凹部16,因此,可 更加抑制絕緣層6的壁面1 7的破損。 因此,由於可抑制由絕緣層6破損而導致的流動於間 極電極1〇的漏電流,因此可提高崩潰電壓。 另外’在半導體裝置j中,凹部Μ的側面⑽的傾斜 絕緣層6的壁面17的傾斜角6小。由此,可緩和在 凹部16的側面16b下方的電場集中。 另外&於半導體裝置lt}?>由於金屬氧化物半導體9 二電極1〇跨越凹冑16'臺階部18、絕緣層6的壁面 7而形成’因此可緩和閉極電極1〇近旁的電場集中。 進—步,半導體裝i i的製造方法,通過採用相同的 "膜33對絕緣層6和凹部16進行蝕刻,因此可將凹部 16 201036156 16的寬度做小。其結果是,可更減小半導體裝f i的導通 電阻。 另外,半導體裝置1的製造方法中,通過以抗蝕膜33 作為遮罩並利用餘刻來形成凹部16,與以絕緣層6為遮罩 並利用蝕刻來形成凹部16的情況相比而言,可更抑制絕緣 層6的破損。 第2實施方式 〇 帛著’參照附圖來說明變更了該第1實施方式的一部 分的第2實施方式。圖u為第2實施方式的半導體裝置的 截面圖。需要說明的是,在與該實施方式相同的構成中, 標記上相同的符號而省略說明。 如圖11所不,第2實施方式的半導體裝置1A中’金 屬氧化物半導體層9和閘極場板11A與第!實施方式不同。 具體而言,金屬氧化物半導體層9八和閘極場板11A沒 有形^在絕緣層6的上面。即,金屬氧化物半導體層9A和 〇 1 板1 1A最多形成到絕緣層6的壁面^ 7的中間部位。 第3實施方式 ★接者,參照附圖來說明變更了該實施方式的一部分的 * ^ & M °圖12為第3實施方式的半導體裝置的截面 圖。需要說明的是’在與該實施方式相同的構成中,標記 上相同的符號而省略說明。 故如圖12所示的第3實施方式的半導體裳置1B那樣, 二了進-步增寬了絕緣層6的開口的寬度,絕緣層6的壁 面也可由下側的壁面na和上側的壁面m來形成。 17 201036156 以上,雖然通過實施方式來詳細說明本發明’但是本 發明並不限定於本說明書中說明了的實施方式。本發明的 範圍根據專射請專利範圍書的記載以及與專射請專利 範圍書的記載相當的範圍來確定。以了,就部分變更了該 實施方式的變更方案進行說明。 例如’可適宜變更該各實施方式中記載的材料、數值、 形態等。 該實施方式中,基板2雖然由石夕構成,但是也可由碳 化石夕(SiC)等半導體材料或者藍寶石 '陶竟等絕緣體構成。 另外,該實施方式中,、緩衝層3雖然由Am和GaN的 層積結構來構成’但是也可由其他的以氮為基底的半導 體III V族化口物半導體或者單層結構的半導體來構成。 另外,該實施方式中,電子傳遞層4雖然由GaN構成, 疋也可由其他的以氮為基底的半導體材料或者化合物半 導體材料來構成電子傳遞層。可列舉出一個實例: AlaIribGai_a.bN a<l OS b<l。
另外,該實施方式中,電子供給層5雖然由A1〇3Ga〇7N 構成,但是也可由其他的以氮為基底的半導體材料或者化 合物半導體材料來構成電子供給層。可列舉出一個實例: AlxIiiyGai .x_yN 0<χ<1 (較佳為 〇·1<χ<0.4) 〇 ^ y<l 〇 18 201036156 進-步也可由摻雜了 n型雜質的AUnyGa 需要說明的是,電子供給層5較佳由能帶隙比 更大並且晶格常數比電子傳遞層4更小的半導體材料二 成。 舟 另外,該實施方式中,電子傳遞層和電子供給層雖秋 由以氣為基底的半導體材料來構成q旦是也可採用由 剔aAS/GaAs f以氮為基底的半導體材料以
的異質結構來構成。 Μ Μ & β另外,該實施方式中,絕緣層6雖然由si〇2構成,作 疋也可由其他㈣氧化物(例如,Si〇x)和錢化物(S 絕緣材料來構成。 另外,該實施方式中, 由鈦和鋁的層積構造而製成 觸的金屬來形成。 源極電極7和汲極電極8雖然 但疋也可由其他的可歐姆接 另外,該實施方式中,金屬氧化物半導體^ 9、9A雖 ❹然由㈣構成,但是也可由其他的金屬氧化物半導體來構 成可適用的金屬氧化物半導體為氧化鐵(FA,X為任意 的整數)、氧化録(C〇〇x,x為任意的整數)、氧化鐘(Mn〇二 為任意的整數)、氧化銅(Cu〇x,X為任意的整數)等。 進步,金屬氧化物半導體層9、9八也可由用該材料 多次層積而成的多層構造來製成。在這種情況下,也可是 P!(或者η型)雜質濃度在厚度方向上漸漸變化的多層結 構。需要說明的是,另外,也可*配設金屬氧化物半導體, 而由蕭特基(schottky)電極材料來構成閘極電極ι〇。另外, 19 201036156 也可用p-GaN等p型半導體層來替換金屬氧化物半導體 層。電子供給層等以氮為基底的半導體層& p型來構成的 N況下金屬氧化物半導體層也可由η型來構成。 另外,該實施方式中,閘極電極1〇雖然由犯和^構 成,但是也可由Ni、Au和Ti的三層結構、鉬層、具有導 電性的多晶矽層等來構成。 另外,該實施方式中雖然列出了在絕緣層6和凹部16、 16B之間形成有臺階部18的實例,但是也可沒有臺階部18。 另外,在金屬氧化物半導體層9、9A與閘極電極1〇之 間、在電子供給層5和金屬氧化物半導體層9、9a之間, 也可形成有相比於金屬氧化物半導體層9、9a而言厚度薄 的HfO、SiOx等絕緣臈。
另外’在該實施方式中,金屬氧化物半導體層9、9A 與閘極電極ig和間極場板η、11Α雖然、形成為相同形狀, 但是它們也可形成為不同形狀。金屬氧化物半導體層9、9Α 與閘極電極10和閘極場板11、1 1Α开}忐失τ m 成為不同形狀的情況 下’可通過不同的抗蝕膜來形成。
MB時,雖然 但是也可在去 凹部16、16B 另外,該實施方式中,在形成凹部16、 以用於形成絕緣層6的抗|虫膜3 3用作遮罩, 除該抗蝕膜33後,以絕緣層6作為遮罩來對 進行蝕刻。 出適用於HEMT 可適用於 Transistor :蕭特 另外’該實施方式中,本發明雖然列 的例子,但是本發明也 MESFET(Metal-Semiconductor Field Effect 20 201036156 基閘極場效應電晶體)、絕緣閘極場效應電晶體、二極體等。 工業應用性 本發明可用於具有以氮為基底的半導體層的半導體裝 置及其製造方法。 【圖式簡單說明】 圖1為第1實施方式的半導體裝置的截面圖。 0 圖2為製造步驟中的半導體裝置的截面圖。 圖3為製造步驟中的半導體裝置的截面圖。 圖4為製造步驟中的半導體裝置的截面圖。 圖5為製造步驟中的半導體裝置的截面圖。 圖6為製造步驟中的半導體裝置的截面圖。 圖7為製造步驟中的半導體裝置的戴面圖。 圖8為製造步驟中的半導體裝置的截面圖。 圖9為製造步驟中的半導體裝置的截面圖。 〇 圖10為製造步驟中的半導體裝置的截面圖。 圖11為第2實施方式的半導體裝置的截面圖。 圖丨2為第3實施方式的半導體裝置的截面圖。 【主要元件符號說明】 1 ' ΙΑ、1B 半導體裝置 2 基板 2a 成長主表面 3 緩衝層 21 201036156 4 電子傳遞層 5 電子供給層 5a 主表面 6 絕緣層 7 源極電極 8 汲極電極 9、9A金屬氧化物半導體層 10 閘極電極 11、11A 閘極場板 15 二維電子氣層 16、16B 凹部 16a底面 16b側面 17 壁面 17a壁面 18 臺階部 31、33、34 抗蝕膜 32 金屬膜 35 金屬氧化物半導體層 3 6 金屬膜 a 傾斜角 β 傾斜角 22

Claims (1)

  1. 201036156 七、申請專利範圍: 1.一種半導體裝置,包含: 以氮為基底的半導體層,具 分上的凹部’ I亥凹部的側面是傾斜:成在-主表面的-部 設置於該主表面上的第一電極; 穿過該凹部而處於該第一 ^ i ^ L A ^ 極的相對一側的、設置於 忒主表面上的第二電極; A g\ V 在該主表面中的該凹部的兩 Μ.± Λ 上形成的絕緣層,該絕 緣層具有於凹部側上的傾斜壁面;以及 巴 設置於該凹部的底面上和側 铃绍鏠® ®上以及在該凹部侧上的 μ、,邑緣層的壁面的至少一部 刀上的控制電極,其中 該絕緣層的壁面的傾斜角 /、 大。 円匕〇亥凹部的該側面的傾斜角 2·如申請專職圍第1項的半導體裝置,其中, 該以氮為基底的半導體層包含: 第—以氮為基底的半導體層,以及 第二以氮為基底的半導體層,其與該第一以氮為基底 的半導體層相比至少組成不相同,形成於 :I & 不从氮為基 低的牛導體層上的’且具有該凹部形成於其中; 在該第一以氮為基底的半導體層和該第二以氮為某底 的半導體層的介面附近形成有二维電子氣層;以及 該凹部的底面沒有抵達該第一以氮為基底的半導體層 的介面。 3·申請專利範圍第1項的半導體裝置,其中, 23
TW099103877A 2009-03-31 2010-02-09 半導體裝置及製造其之方法 TWI431770B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009083944A JP5564815B2 (ja) 2009-03-31 2009-03-31 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201036156A true TW201036156A (en) 2010-10-01
TWI431770B TWI431770B (zh) 2014-03-21

Family

ID=42782981

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099103877A TWI431770B (zh) 2009-03-31 2010-02-09 半導體裝置及製造其之方法

Country Status (4)

Country Link
US (1) US8207574B2 (zh)
JP (1) JP5564815B2 (zh)
CN (1) CN101853881B (zh)
TW (1) TWI431770B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI470794B (zh) * 2011-09-28 2015-01-21 創世舫電子日本股份有限公司 化合物半導體裝置及其製造方法
US9508843B2 (en) 2013-09-10 2016-11-29 Delta Electronics, Inc. Heterojunction semiconductor device for reducing parasitic capacitance
US10236236B2 (en) 2013-09-10 2019-03-19 Delta Electronics, Inc. Heterojunction semiconductor device for reducing parasitic capacitance
US10665709B2 (en) 2013-09-10 2020-05-26 Delta Electronics, Inc. Power semiconductor device integrated with ESD protection circuit under source pad, drain pad, and/or gate pad
US10833185B2 (en) 2013-09-10 2020-11-10 Delta Electronics, Inc. Heterojunction semiconductor device having source and drain pads with improved current crowding
US10910491B2 (en) 2013-09-10 2021-02-02 Delta Electronics, Inc. Semiconductor device having reduced capacitance between source and drain pads
TWI762346B (zh) * 2021-06-04 2022-04-21 瑞礱科技股份有限公司 一種iii族氮化物半導體元件之歐姆接觸製造方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5625336B2 (ja) * 2009-11-30 2014-11-19 サンケン電気株式会社 半導体装置
KR20120027987A (ko) 2010-09-14 2012-03-22 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법
JP5110153B2 (ja) * 2010-11-08 2012-12-26 住友電気工業株式会社 半導体装置およびその製造方法
KR101464909B1 (ko) * 2010-11-26 2014-11-24 후지쯔 가부시끼가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP2012178376A (ja) * 2011-02-25 2012-09-13 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP5597581B2 (ja) 2011-03-23 2014-10-01 株式会社東芝 窒化物半導体装置及びその製造方法
JP5872810B2 (ja) * 2011-07-21 2016-03-01 サンケン電気株式会社 窒化物半導体装置及びその製造方法
JP5765171B2 (ja) * 2011-09-29 2015-08-19 富士通株式会社 化合物半導体装置の製造方法
US9018677B2 (en) * 2011-10-11 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
KR101808226B1 (ko) * 2011-12-19 2017-12-12 인텔 코포레이션 전력 관리 및 무선 주파수 회로를 집적한 시스템 온 칩(soc) 구조용 iii족-n 트랜지스터
US9865690B2 (en) 2012-04-10 2018-01-09 Qorvo Us, Inc. Methods for fabricating a metal structure for a semiconductor device
CN108807526B (zh) * 2012-04-20 2021-12-21 苏州晶湛半导体有限公司 增强型开关器件及其制造方法
JP2014072427A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
CN105164811B (zh) * 2013-02-15 2018-08-31 创世舫电子有限公司 半导体器件的电极及其形成方法
JP6171435B2 (ja) 2013-03-18 2017-08-02 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP6220161B2 (ja) 2013-06-03 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
EP3312870A1 (en) * 2013-06-06 2018-04-25 NGK Insulators, Ltd. Group 13 nitride composite substrate, semiconductor element, and production method for group 13 nitride composite substrate
JP6240460B2 (ja) * 2013-10-02 2017-11-29 トランスフォーム・ジャパン株式会社 電界効果型化合物半導体装置及びその製造方法
US9530853B2 (en) * 2014-03-10 2016-12-27 Qorvo Us, Inc. Semiconductor device with reduced leakage current and method for making the same
JP6565376B2 (ja) * 2014-10-29 2019-08-28 サンケン電気株式会社 半導体装置
US10177061B2 (en) 2015-02-12 2019-01-08 Infineon Technologies Austria Ag Semiconductor device
JP2016171259A (ja) * 2015-03-13 2016-09-23 株式会社東芝 半導体装置およびその製造方法
US10985259B2 (en) * 2018-12-07 2021-04-20 Gan Systems Inc. GaN HEMT device structure and method of fabrication
CN112531025B (zh) * 2019-09-17 2024-01-30 联华电子股份有限公司 高电子迁移率晶体管
US11476154B2 (en) * 2019-09-26 2022-10-18 Raytheon Company Field effect transistor having improved gate structures
TWI812805B (zh) * 2019-11-05 2023-08-21 聯華電子股份有限公司 高電子遷移率電晶體及其製作方法
CN110808211A (zh) * 2019-11-08 2020-02-18 中国电子科技集团公司第十三研究所 斜型栅结构氧化镓场效应晶体管及其制备方法
US20230411506A1 (en) * 2020-10-29 2023-12-21 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor device
JPWO2023189048A1 (zh) * 2022-03-29 2023-10-05
CN117897818A (zh) * 2022-07-15 2024-04-16 英诺赛科(珠海)科技有限公司 半导体器件及其制造方法
TW202410448A (zh) * 2022-08-29 2024-03-01 聯華電子股份有限公司 半導體裝置以及其製作方法
JP2025040607A (ja) * 2023-09-12 2025-03-25 Tdk株式会社 電子部品

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100307986B1 (ko) * 1997-08-28 2002-05-09 가네꼬 히사시 반도체장치의제조방법
JP3109590B2 (ja) * 1998-05-15 2000-11-20 日本電気株式会社 半導体装置の製造方法
TW386286B (en) * 1998-10-26 2000-04-01 Ind Tech Res Inst An ohmic contact of semiconductor and the manufacturing method
JP2004253620A (ja) * 2003-02-20 2004-09-09 Nec Compound Semiconductor Devices Ltd 電界効果型トランジスタおよびその製造方法
US7382001B2 (en) * 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
US7238560B2 (en) * 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
KR100631051B1 (ko) * 2005-09-12 2006-10-04 한국전자통신연구원 부정형 고 전자 이동도 트랜지스터의 제조 방법
JP2007149794A (ja) 2005-11-25 2007-06-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
US7709269B2 (en) * 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
JP2008034438A (ja) * 2006-07-26 2008-02-14 Sanken Electric Co Ltd 半導体装置
US8338861B2 (en) * 2007-01-10 2012-12-25 International Rectifier Corporation III-nitride semiconductor device with stepped gate trench and process for its manufacture
JP2008211172A (ja) * 2007-01-31 2008-09-11 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP5261945B2 (ja) * 2007-02-23 2013-08-14 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP2008235613A (ja) * 2007-03-22 2008-10-02 Eudyna Devices Inc 半導体装置
JP2008306083A (ja) * 2007-06-11 2008-12-18 Nec Corp Iii−v族窒化物半導体電界効果型トランジスタおよびその製造方法
US7859021B2 (en) 2007-08-29 2010-12-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
US7795642B2 (en) * 2007-09-14 2010-09-14 Transphorm, Inc. III-nitride devices with recessed gates
CN101604704B (zh) * 2008-06-13 2012-09-05 西安能讯微电子有限公司 Hemt器件及其制造方法
US8330167B2 (en) * 2008-11-26 2012-12-11 Furukawa Electric Co., Ltd GaN-based field effect transistor and method of manufacturing the same

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI470794B (zh) * 2011-09-28 2015-01-21 創世舫電子日本股份有限公司 化合物半導體裝置及其製造方法
US10573736B2 (en) 2013-09-10 2020-02-25 Delta Electronics, Inc. Heterojunction semiconductor device for reducing parasitic capacitance
US10084076B2 (en) 2013-09-10 2018-09-25 Delta Electronics, Inc. Heterojunction semiconductor device for reducing parasitic capacitance
US10236236B2 (en) 2013-09-10 2019-03-19 Delta Electronics, Inc. Heterojunction semiconductor device for reducing parasitic capacitance
US10468516B2 (en) 2013-09-10 2019-11-05 Delta Electronics, Inc. Heterojunction semiconductor device for reducing parasitic capacitance
US9508843B2 (en) 2013-09-10 2016-11-29 Delta Electronics, Inc. Heterojunction semiconductor device for reducing parasitic capacitance
US10665709B2 (en) 2013-09-10 2020-05-26 Delta Electronics, Inc. Power semiconductor device integrated with ESD protection circuit under source pad, drain pad, and/or gate pad
US10833185B2 (en) 2013-09-10 2020-11-10 Delta Electronics, Inc. Heterojunction semiconductor device having source and drain pads with improved current crowding
US10910491B2 (en) 2013-09-10 2021-02-02 Delta Electronics, Inc. Semiconductor device having reduced capacitance between source and drain pads
US10950524B2 (en) 2013-09-10 2021-03-16 Delta Electronics, Inc. Heterojunction semiconductor device for reducing parasitic capacitance
US11817494B2 (en) 2013-09-10 2023-11-14 Ancora Semiconductors Inc. Semiconductor device having reduced capacitance between source and drain pads
US12062716B2 (en) 2013-09-10 2024-08-13 Ancora Semiconductors Inc. Semiconductor device including source pad region and drain pad region configured to improve current uniformity and reduce resistance
TWI577022B (zh) * 2014-02-27 2017-04-01 台達電子工業股份有限公司 半導體裝置與應用其之半導體裝置封裝體
TWI762346B (zh) * 2021-06-04 2022-04-21 瑞礱科技股份有限公司 一種iii族氮化物半導體元件之歐姆接觸製造方法

Also Published As

Publication number Publication date
CN101853881A (zh) 2010-10-06
JP5564815B2 (ja) 2014-08-06
US8207574B2 (en) 2012-06-26
TWI431770B (zh) 2014-03-21
CN101853881B (zh) 2012-07-25
US20100244018A1 (en) 2010-09-30
JP2010238838A (ja) 2010-10-21

Similar Documents

Publication Publication Date Title
TW201036156A (en) Semiconductor device and method for manufacturing the same
US11699748B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
JP5487615B2 (ja) 電界効果半導体装置及びその製造方法
TWI525827B (zh) 半導體結構及其形成方法、化合物半導體結構
US9490356B2 (en) Growth of high-performance III-nitride transistor passivation layer for GaN electronics
US8735942B2 (en) Compound semiconductor device and manufacturing method of the same
US9847401B2 (en) Semiconductor device and method of forming the same
KR101124937B1 (ko) 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법
US9666705B2 (en) Contact structures for compound semiconductor devices
JP2008306130A (ja) 電界効果型半導体装置及びその製造方法
JP2008091392A (ja) 窒化物半導体装置及びその製造方法
CN103548127A (zh) 半导体装置及其制造方法
JP2009099691A (ja) 電界効果半導体装置の製造方法
JP2017037982A (ja) 半導体装置およびその製造方法
JP6649208B2 (ja) 半導体装置
JP5582378B2 (ja) 電界効果半導体装置及びその製造方法
CN113628962A (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
JP6650867B2 (ja) ヘテロ接合電界効果型トランジスタの製造方法
JP2010245240A (ja) ヘテロ接合型電界効果半導体装置及びその製造方法
JP5100002B2 (ja) 窒化物半導体装置
CN116885000A (zh) 一种基于P型氮化物隔离的P-GaN晶体管及其制备方法
JP2010267881A (ja) 電界効果トランジスタ及びその製造方法
JP2012209297A (ja) 半導体装置およびその製造方法
KR102113253B1 (ko) 질화물계 반도체 소자
JP2018198244A (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees