TW201036107A - Multiple depth shallow trench isolation process - Google Patents
Multiple depth shallow trench isolation process Download PDFInfo
- Publication number
- TW201036107A TW201036107A TW099101133A TW99101133A TW201036107A TW 201036107 A TW201036107 A TW 201036107A TW 099101133 A TW099101133 A TW 099101133A TW 99101133 A TW99101133 A TW 99101133A TW 201036107 A TW201036107 A TW 201036107A
- Authority
- TW
- Taiwan
- Prior art keywords
- mask layer
- depth
- mask
- wafer
- trench
- Prior art date
Links
Classifications
-
- H10W10/17—
-
- H10P50/693—
-
- H10W10/0143—
Landscapes
- Element Separation (AREA)
- Engineering & Computer Science (AREA)
- Drying Of Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Description
201036107 六、發明說明: 【發明所屬之技術領域】 本發明係關於一獨特的製程,其在一晶粒中產生多重深 度淺渠槽用於裝置隔離。 本申請案主張2009年1月16曰申請之名為「具有一單一 臨界遮罩及蝕刻步驟之多重深度淺渠槽隔離(MULTIPLE DEPTH SHALLOW TRENCH ISOLATION WITH A SINGLE CRITICAL MASK AND ETCH STEP)」之美國臨時專利申 請案第61/145,354號之權利,該案之全文以引用的方式併 入本文中。 【先前技術】 一半導體晶片上不同區段包括具有複數個結構之電子電 路,該等電子電路需要與半導體晶粒之其他部分電絕緣。 為此,在各自結構之周圍產生槽。然而,一些結構要求槽 更深地到達基板中以根據各自的規格完全提供絕緣。存在 在一半導體裝置中產生此等隔離槽之各種方法。然而,若 在相同晶粒上具有不同深度之槽係必須的,則此等習知的 方法要求進一步精細的發展。 因此,存在對於一改良方法之需要,該方法橫跨一半導 體晶粒提供多重深度淺渠槽隔離槽之形成。 【發明内容】 根據一實施例,一種用於製造一半導體晶粒之方法可包 括以下步驟:提供一半導體基扳;處理該基板至可形成淺 渠槽隔離(STI)之一點;沈積具有一預定義厚度之至少一底 145906.doc 201036107 層於晶圓上;沈積一遮罩居於 卓層於该底層之頂部,·塑形該遮罩 層以具有預定義深度之區域•廄 . "士 、,應用-光微影成像製程以曝 寺形成該等槽之所有區域,·及㈣該晶圓以形成石夕槽, 其中-槽之深度取決於相對於該遮罩層區域之位置。 根據一進—步實施例’塑形該遮罩層之步驟可包括以下 步驟:應用-第-微影成像製程以定義待形成最深槽之區 域,執行-钱刻以移除該遮罩層至一預定義厚度。根據一 Ο Ο 進一步實施例’該方法可進_步包括針對用於按產品要求 具有一不同槽深度之槽的至少另一區域重複微影成像及钱 刻製私之步驟以塑形該遮罩層,同時用於最淺渠槽之區域 係最個待定義之區域。根據一進一步實施例,可在待 形成最深槽之區域中完全移除遮罩層。根據一進一步實施 例’、钱刻晶IB以形成⑪槽之步驟可係由多個步驟組成之一 乾式蝕刻製程’同時各钱刻步驟具有其自己的钱刻特性。 根據一進一步實施例,一第—蝕刻步驟可沒有選擇性蝕刻 沈積在晶圓上之所有膜及基板。根據一進一步實施例,開 放區域中之剩餘遮罩層之不同量可導致用於石夕槽钮刻之不 同的開始時間。根據一進一步實施例,在完全移除最淺渠 槽區域上之至少一底層之後,可使用一第二步驟以蝕刻所 ^槽至其等之最終深度。根據一進一步實施例,一遮罩膜 可具有不同於一底層氮化物層的一組合物。根據一進—步 實轭例’可選擇一遮罩膜之厚度與屬性以提供產生具有不 同冰度之隔離槽之控制。根據一進一步實施例,取決於相 對於待使用在相同晶粒中之其他槽深度之該槽深度,可在 145906.doc 201036107 自遮罩層中至氮化物層中之任何地方停止姓刻。 根據另一實施例,一種用於製造一半導體晶粒之方法可 包括以下步驟:提供一半導體基板;處理該基板至可形成 淺渠槽隔離(STI)之一點;沈積具有一預定義厚度之底層於 晶圓上’·沈積一遮罩層於該等底層之頂部;藉由以下步驟 塑形該遮罩層以具有預定義深度之區域:應用一第一微麥 成像製程以定義待形成最深槽之區域;執行一蝕刻以移除 該遮罩層至一預定義厚度;及針對用於按產品要求具有: 不同槽深度之槽的至少另—區域重複微影成像及姓刻製程 以塑形該遮罩層,同時用於最淺渠槽之區域係最後—個待 疋義之區i或,應用一進—步光微影成像製程以曝照待形成 6亥等槽之所有區域;及蝕刻該晶圓以形成矽槽,其中—槽 之深度取決於相對於該遮罩層區域之位置。 3 根據一進一步實施例’可在待形成最深槽之區域中完全 移除遮罩層。根據一進一步實施例,蝕刻晶圓以形成矽槽 之步驟可係由多個步驟組成之—乾式㈣製程,同時各姓 刻步驟具有其自己的姓刻特性。根據一進一步實施例,一 弟一姓刻步驟可为古,强4 彳選純_沈積在晶圓上之所有膜及 :旦;$ #實施例’開放區域中之剩餘遮罩層之 致用於他刻之不同的開始時間。根據-進 後,可使用-I元+全移除最淺渠槽區域上之該等底層之 根據-進-步ΐ:以敍刻所有槽至其等之最終深度。 ^ 遮罩臈可具有不同於一底層氮化 、°物。根據-進-步實施例,可選擇一遮罩膜 145906.doc 201036107 之厚度與屬性以提供產生具有不同深度之隔離槽之控制。 根據一進一步實施例’取決於相對於待使用在相同晶粒中 之其他槽深度之該槽深度’可在自遮罩層中至氮化物層中 之任何地方停止敍刻。 自以下’特定而言’如附圖所繪示之本發明之較佳實施 例之描述將明白本發明之上述及其他目的、特徵與優點。 【實施方式】 ’ Ο
如上所述,淺渠槽隔離(STI)對於不同農置在不同槽深 度上提供最佳隔離。一種「一大小適合所有」方法將損及 隔離性能。例如,#由在-晶粒上與其他裝置相對的士己憶 體陣列中使用-不同深度槽隔離,可改良儲存以耐^ 同時可保持總漏電流低下^亦可在輻射耐受_射硬化裝 置中使用多重深度隔離。 根據各種實施例,提議具有多重深度槽隔離之—半導體 製程,使用該製程各槽深度可針對若干 且 拥嗝丨衣置之取佳電隔離 調適。各額外槽深度係藉由添加定義 ^. 有不同深度之遮罩 乳化物之區域的一光微影成像及一 A & 步驟而實現。因 而,此4遮單氧化物在各自料氧化物 最終深度: XT控制-槽之 添加1步驟·· 2深度 添加2步驟:3深度 添加3步驟·· 4深度 諸如此類。 根據各種實施例 可形成具有與所要求之不同深度一樣 145906.doc 201036107 多之搞離槽,同時各額外的深度要求—光微影成像步驟與 蝕刻步驟。此外,根據其他態樣,可在橫跨晶粒之不同 位置之間產生一可調整槽輪廓。使用各種實施例可產生 各種深度與輪廓之隔離槽,藉此減少漏電流及改良一半導 體晶粒中之儲存單元财久性。根據各種實施例產生具有多 重深度及側壁輪廓之淺隔離槽以隔離一晶粒中之裝置的一 被提議製程可改良晶片可靠性,該晶片具有低漏電流及極 好的儲存單元耐久性。 根據一實施例,一半導體級矽晶圓(基板)被處理至可形 成淺渠槽隔離(STI)之點。圖!至圖4a展示製備―砍晶圓之 不同步驟。圖1展示基板10^ 一作用層係在此基板1〇〇上 形成。例如,在一第一步驟中可沈積作為墊氧化物ιι〇(諸 如氧化石夕)之-薄層,如圖2所示。具有一不同厚度之氮化 矽120之一帛二層可被沈積在第一層ιι〇之頂部上,如圖3 所不接著,一遮罩層1 3 0被沈積在作用堆疊1 i 〇、i 2〇之 頂部上。遮罩膜130可具有不同於底層110、120之一組合 物。 σ 遮罩層在多重深度淺矽槽之形成中起關鍵性作用。謹, 選擇遮罩層狀厚度與屬性以提供產生具有不同深度( 離槽之最佳控制,如圖4b至圖4d所示。例如,若要求具: 三個不同深度之槽,則如圖仆所示在一第一微影成像:彳 刻步驟中圖案化料氧化物13G1定義稍後待包括最; 槽之-區域A。接著,在一額外微影成像步驟中定義待丨 括如圖4B所示之「中間深度」槽的另一區域b。在蝕刻: I45906.doc 201036107 後,具有不同深度A、B、k遮罩氧化物之三個區域被定 義,如圖4d所示。钮刻之順序可係不同的。例如,區域a 與B可首先被钱刻至區域B之最終位階,接著區域B與匚可 被遮罩’且區域A可被#刻以移除遮罩氧化物,其將導致 與圖4c所示之結構相同之結構。 取決於晶粒上之位置,該等區域可具有任何形式。該等 區域沒有必須係連續的,如實例中所示。同時,區域之數 〇目不受限並取決於具有不同深度之槽之數目。區域A展示 沒有遮罩氧化物 '然而’在其他實施例中,稍後待含有最 深槽之此區域亦可具有一薄遮罩氧化物層。 遮罩氧化物之蝕刻係藉由一非臨界微影成像製程執行以 覆蓋待形成較淺渠槽之區域,如圖4d所示。接著,一底邹 抗反射塗膜(BARC)層135被沈積在遮罩層13〇之頂部,如 圖5所示。接著是不同大小之槽之實際形成。 首先,一光阻劑層140被沈積並被圖案化,如圖6所示。 〇 接著,執行—蝕刻以移除經曝照的堆疊材料之部分,如圖 7a與圖7b所示。圖乃展示蝕刻進度。取決於相對於待在相 同,粒中形成之其他槽深度之該槽深度,可在自遮罩層中目 至氮化物層中之任何地方停止蝕刻,如圖7b 、。在W程 之最終(臨界)步驟期間,將完成具有三個不同深度之槽。 然而,若要求多重深度,則可多次重複對遮罩氧化物之非 臨界钱刻。 因此’在遮罩氧化物已由上述步驟在待形成槽之所有區 域中已被部分或全部移除之後,如圖7a與圖7b中所展示之 145906.doc 201036107 t影成像製程被用於曝照待形成槽之所有區域。因 此,故界光微影成像步驟已控制臨界尺寸,換: 光微影成像步驟料—確定範时之職義料,而初Γ 微影成像步驟不需要做這些’因此沒有準確地控制尺:。 臨界蝕刻步驟可係乾式蝕 m ^ ^^ 战八有不同冰度與側壁輪 廓之石夕1如圖7a與圖7b所示。乾式蚀刻製程可由多個步 驟組成’同時各_步驟具有其自己的㈣特性。第一姑 刻步驟沒有選擇性_沈積在晶圓上之所有^底部抗反 射塗膜(BARC)、料層、氮切、氧切)及基板。開放 &域中之剩餘堆疊材料之不同量導致用於⑪㈣刻之不同 的開始時間,M7a與圖7b所示。在完全移除最淺渠槽區 域亡之堆疊材料之後,可使用一第二步驟以蝕刻所有槽至 其等之最終深度,如圖7b所示。圖8展示移除光阻齊:及 BARC層。圖9a展不移除剩餘層之後的理論結果。 然而,如此項技術所常見,槽將被填充—絕緣材料且晶 圓將在化學機械拋光(CMP)下拋光。因此,在圖8所示之步 驟之後將沈積絕緣材料。接著,晶圓經由CMp處理,其移 除所有龐大的氧化物1 3〇並停在氮化物層! 2〇處。接著,兮 結構被移除,留下類似於圖9b具有絕緣材料丨5〇之—結 圖1〇與圖11展示根據該實施例處理之一晶圓之透射式電 子顯微鏡(TEM)截面影像。 概括來說,根據各種實施例,一種用於製造一半導許曰 粒之方法可包括以下步驟: 145906.doc -10· 201036107 提供一半導體基板; 處理該基板至可形成淺渠槽隔離(STI)之一點; 沈積具有典型厚度之至少-底層於晶圓上; 沈積一遮罩層於該等底層之頂部; 在4遮罩層上應肖—非臨界微影成像製程以定義待形成 不同大小之槽之區域; 執仃该遮罩層之一蝕刻以形成該等不同的區域; 〇 選用之對於按產品要求具有較淺深度之額外槽,重複 微影成像與钮刻製程,同時最淺的槽係最後—個被定義之 )^已部分及/或全部移除待形成槽之所有區域中之該或 /等底層之後,應用一臨界光微影成像製程以曝照待形成 槽之所有區域;及 乾式蝕刻晶圓以形成具有不同深度與側壁輪廓之矽槽。 〇 因此,本發明經恰當調適以執行該等目的並獲得所提及 之目標與優點,以及本文之其他本f。雖財發明已被描 繪、描述且參考本發明之特定較佳實施例被定義,此等參 考不暗示限制本發明,1將不推斷此限制。本發明對於在 有關技術中之—般技術者可在形式與功能上具有相當大的 ^改1更及等效。本發明所騎與描述的較佳實施例僅 :例不’且;^詳盡本發明之範圍。因&,本發明意欲僅受 p附申請專利範圍之精神與範圍所限制,在各 效物给予完整認知。 4 【圖式簡單說明】 U5906.doc 201036107 圖1至圖9展示在一半導體晶粒中產生多重深度淺隔離槽 之不同步驟。 圖10與圖11展示經根據一實施例處理之一晶圓之透射式 電子顯微鏡(TEM)截面影像。 【主要元件符號說明】 100 基板 110 墊氧化物 120 氮化矽 130 遮罩膜 135 底部抗反射塗膜(BARC)層 140 光阻劑層 150 絕緣材料 145906.doc -12-
Claims (1)
- 201036107 七、申請專利範圍: 1. 一種製造一半導體晶粒之方法,其包括以下步驟: 提供一半導體基板; 處理該基板至可形成淺渠槽隔離(STI)之一點; 沈積具有一預定義厚度之至少一底層於晶圓上; 沈積一遮罩層於該底層之頂部; 塑形該遮罩層以具有預定義深度之區域; 應用一光微影成像製程以曝照待形成該等槽之所有該 等區域;及 钮刻5亥晶圓以形成石夕槽,其中一槽之深度取決於相對 於該遮罩層區域之位置。 2. 如請求項1之方法,其中塑形該遮罩層之步驟包括以下 步驟: 應用一第一微影成像製程以定義待形成該等最深槽之 區域;執行一蝕刻以移除該遮罩層至一預定義厚度。 3·如研求項2之方法,其包括以下步驟:針對用於按產品 要求具有一不同槽深度之槽的至少另一區域重複該 成像製裎及該蝕刻製程 D 巨 衣往U塑形戎遮罩層,同時用於最淺 渠槽之區域係最後—個待定義之區域。 4.如請求項1之方法, 完全移除該遮罩層。 5 ·如請求項1之方法, 驟係由多個步驟組成 其中在待形成該等最深槽之區域中 其中蝕刻該晶圓以形成矽槽之該步 之—乾式蝕刻製程’同時各蚀刻步 145906.doc 201036107 驟具有其自己的蝕刻特性。 6. 如請求項5之方法,其中一第一 刿嗦锫+ a / V驟沒有選擇性蝕 積在該晶圓上之所有膜及該基板。 如請求们之方法,其中開放區域 8. 同量導致用於補㈣^㈣開始時間。、以層之不 2求項6之方法’其中在完全移除該等最淺渠槽區域 上之該至少一底層之後,使用一 5 -7 .鄉以麵刻所有; 至其等之最終深度。 有槽 9.如請求項1之方法,其中一逨m臌且女 ^遜罩臈具有不同於—底層氮 化物層的一組合物。 _ 10. 如0月求項1之方法_ ’其中一神置肢夕® Α t θ 遲罩膜之厚度與屬性經選擇 以提供產生具有不同深度之隔離槽之控制。 11.如請求項1之方法,#中取決於相對於待使用在該相同 晶粒中之其他槽深度之該槽深度,可在自該遮罩層中I 該氮化物層_之任何地方停止該蝕刻。 1 2. —種製造一半導體晶粒之方法,其包括以下步驟: 提供一半導體基板; 處理該基板至可形成淺渠槽隔離(STI)之一點; 沈積具有一預定義厚度之底層於晶圓上; 沈積一遮罩層於該等底層之頂部; 藉由以下步驟塑形該遮罩層以具有預定義深度之區 域: 應用一第一微影成像製程以定義待形成最深槽之區 域; 145906.doc 201036107 執行一蝕刻以移除該 /遮罩層至一預定義厚度; 針對用於按產品要求 、有一不同槽深度之槽的至少 另一區域重複該微影成 v ώ ^ 战像製程及該蝕刻製程以塑形兮 遮罩層,同時用於最淺^ ^ _ 塑形5亥 取戈渠槽之區域係最後一個待 之區域; 1了疋莪 程以曝照待形成該等槽之 應用一進一步光微影成像製 所有5亥等區域;及彡成㈣’其中—槽之深度取決於相對 於該遮罩層區域之位置。 如月求項12之方法’其中在待形成該等最深槽之區域中 完全移除該遮罩層。 14.如吻求項12之方法’其中㈣該晶圓以形切槽之該步 驟係由多個步驟組成之-乾式㈣製程,同時各敍刻步 驟具有其自己的蝕刻特性。 15. 〇 16. 17. 如明求項14之方法’其中—第—姓刻步驟沒有選擇性姓 刻沈積在該晶圓上之所有膜及該基板。 士 β求項1之方法,其中開放區域中之剩餘遮罩層之不 同量導致用於矽槽蝕刻之不同的開始時間。 如β求項15之方法,其中在完全移除該等最淺渠槽區域 上之該等底層之後,使用一第二步驟以蝕刻所有槽至其 等之最終深度。 18. 如請求項12之方法,其中一遮罩膜具有不同於一底層氮 化物層的—組合物。 19. 士。月求項12之方法,其中一遮罩膜之厚度與屬性經選擇 145906.doc 201036107 以提供產生具有不同深度之隔離槽之控制。 2〇_如請求項I2之方法’其中取決於相對於待使用在該相同 晶粒中之其他槽深度之該槽深度,可在自該遮罩層中至 該氮化物層中之任何地方停止該蝕刻。 145906.doc
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14535409P | 2009-01-16 | 2009-01-16 | |
| US12/685,998 US8853091B2 (en) | 2009-01-16 | 2010-01-12 | Method for manufacturing a semiconductor die with multiple depth shallow trench isolation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201036107A true TW201036107A (en) | 2010-10-01 |
| TWI476861B TWI476861B (zh) | 2015-03-11 |
Family
ID=42337311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099101133A TWI476861B (zh) | 2009-01-16 | 2010-01-15 | 多重深度淺渠槽隔離製程 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8853091B2 (zh) |
| EP (1) | EP2387797B1 (zh) |
| KR (1) | KR101662218B1 (zh) |
| CN (1) | CN102282666B (zh) |
| IL (1) | IL211840A0 (zh) |
| TW (1) | TWI476861B (zh) |
| WO (1) | WO2010083184A1 (zh) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9093296B2 (en) | 2012-02-09 | 2015-07-28 | United Microelectronics Corp. | LDMOS transistor having trench structures extending to a buried layer |
| US8575035B2 (en) * | 2012-02-22 | 2013-11-05 | Omnivision Technologies, Inc. | Methods of forming varying depth trenches in semiconductor devices |
| US8633099B1 (en) * | 2012-07-19 | 2014-01-21 | Macronix International Co., Ltd. | Method for forming interlayer connectors in a three-dimensional stacked IC device |
| US8703577B1 (en) * | 2012-12-17 | 2014-04-22 | United Microelectronics Corp. | Method for fabrication deep trench isolation structure |
| US9214351B2 (en) | 2013-03-12 | 2015-12-15 | Macronix International Co., Ltd. | Memory architecture of thin film 3D array |
| US20140327084A1 (en) | 2013-05-01 | 2014-11-06 | International Business Machines Corporation | Dual shallow trench isolation (sti) field effect transistor (fet) and methods of forming |
| US9324603B2 (en) * | 2013-08-15 | 2016-04-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structures with shallow trench isolations |
| CN103558903A (zh) * | 2013-11-12 | 2014-02-05 | 上海航天测控通信研究所 | 一种具有抗辐性能的PowerPC计算机模块 |
| US9318368B2 (en) * | 2013-11-14 | 2016-04-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Photomask and method for forming dual STI structure by using the same |
| US9761486B2 (en) * | 2014-03-31 | 2017-09-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of chip packaging |
| KR20160029900A (ko) * | 2014-09-05 | 2016-03-16 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| KR102398862B1 (ko) | 2015-05-13 | 2022-05-16 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| CN105161450B (zh) * | 2015-07-30 | 2018-08-28 | 上海华力微电子有限公司 | 一种双浅沟槽隔离形成方法 |
| US9799605B2 (en) | 2015-11-25 | 2017-10-24 | International Business Machines Corporation | Advanced copper interconnects with hybrid microstructure |
| US9680010B1 (en) | 2016-02-04 | 2017-06-13 | United Microelectronics Corp. | High voltage device and method of fabricating the same |
| US20170287834A1 (en) * | 2016-03-29 | 2017-10-05 | Microchip Technology Incorporated | Contact Expose Etch Stop |
| US10304721B1 (en) * | 2017-12-30 | 2019-05-28 | Texas Instruments Incorporated | Formation of isolation layers using a dry-wet-dry oxidation technique |
| CN110364525B (zh) * | 2018-04-10 | 2021-10-08 | 世界先进积体电路股份有限公司 | 半导体结构及其制造方法 |
| US10796969B2 (en) * | 2018-09-07 | 2020-10-06 | Kla-Tencor Corporation | System and method for fabricating semiconductor wafer features having controlled dimensions |
| US11158533B2 (en) | 2018-11-07 | 2021-10-26 | Vanguard International Semiconductor Corporation | Semiconductor structures and fabrication method thereof |
| CN111627809B (zh) * | 2019-02-28 | 2024-03-22 | 东京毅力科创株式会社 | 基片处理方法和基片处理装置 |
| WO2021032983A1 (en) | 2019-08-21 | 2021-02-25 | Bae Systems Plc | Manufacture of surface relief structures |
| FR3102296A1 (fr) * | 2019-10-16 | 2021-04-23 | Stmicroelectronics (Rousset) Sas | Procédé de fabrication de circuit intégré comprenant une phase de formation de tranchées dans un substrat et circuit intégré correspondant. |
| CN114783868A (zh) * | 2022-04-27 | 2022-07-22 | 上海华力集成电路制造有限公司 | 多深度的深沟槽隔离的制造方法 |
| CN114724944A (zh) * | 2022-05-19 | 2022-07-08 | 晶芯成(北京)科技有限公司 | 一种半导体结构的制造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5705321A (en) * | 1993-09-30 | 1998-01-06 | The University Of New Mexico | Method for manufacture of quantum sized periodic structures in Si materials |
| KR100290852B1 (ko) * | 1999-04-29 | 2001-05-15 | 구자홍 | 에칭 방법 |
| US6277752B1 (en) | 1999-06-28 | 2001-08-21 | Taiwan Semiconductor Manufacturing Company | Multiple etch method for forming residue free patterned hard mask layer |
| KR100374552B1 (ko) | 2000-08-16 | 2003-03-04 | 주식회사 하이닉스반도체 | 엘리베이티드 소스/드레인을 갖는 반도체 소자 제조방법 |
| DE10219398B4 (de) * | 2002-04-30 | 2007-06-06 | Infineon Technologies Ag | Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat |
| TW588413B (en) * | 2002-11-07 | 2004-05-21 | Winbond Electronics Corp | Manufacturing method and device of memory with different depths of isolation trench |
| US6864152B1 (en) | 2003-05-20 | 2005-03-08 | Lsi Logic Corporation | Fabrication of trenches with multiple depths on the same substrate |
| KR100649315B1 (ko) * | 2005-09-20 | 2006-11-24 | 동부일렉트로닉스 주식회사 | 플래시 메모리의 소자분리막 제조 방법 |
| US7750429B2 (en) | 2007-05-15 | 2010-07-06 | International Business Machines Corporation | Self-aligned and extended inter-well isolation structure |
-
2010
- 2010-01-12 US US12/685,998 patent/US8853091B2/en active Active
- 2010-01-13 KR KR1020117007448A patent/KR101662218B1/ko active Active
- 2010-01-13 EP EP10702178.4A patent/EP2387797B1/en active Active
- 2010-01-13 WO PCT/US2010/020845 patent/WO2010083184A1/en not_active Ceased
- 2010-01-13 CN CN201080004639.7A patent/CN102282666B/zh active Active
- 2010-01-15 TW TW099101133A patent/TWI476861B/zh active
-
2011
- 2011-03-21 IL IL211840A patent/IL211840A0/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| US8853091B2 (en) | 2014-10-07 |
| WO2010083184A1 (en) | 2010-07-22 |
| CN102282666B (zh) | 2014-12-17 |
| KR20110102872A (ko) | 2011-09-19 |
| US20100184295A1 (en) | 2010-07-22 |
| EP2387797A1 (en) | 2011-11-23 |
| KR101662218B1 (ko) | 2016-10-04 |
| CN102282666A (zh) | 2011-12-14 |
| EP2387797B1 (en) | 2019-03-06 |
| TWI476861B (zh) | 2015-03-11 |
| IL211840A0 (en) | 2011-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201036107A (en) | Multiple depth shallow trench isolation process | |
| TWI356446B (en) | Methods to reduce the critical dimension of semico | |
| CN102150253B (zh) | 自对准沟槽的形成方法 | |
| CN1474436A (zh) | 具有自对准节接触孔的半导体器件及其制造方法 | |
| CN110896046A (zh) | 浅沟槽隔离结构、半导体器件及其制备方法 | |
| US11810786B2 (en) | Method for fabricating semiconductor device | |
| US20200279739A1 (en) | Semiconductor devices and fabrication methods thereof | |
| CN111668093B (zh) | 半导体器件及其形成方法 | |
| CN114551333B (zh) | 半导体结构的形成方法 | |
| JP2009094379A (ja) | 半導体装置の製造方法 | |
| US11810787B2 (en) | Semiconductor structure formation method and mask | |
| CN110896047A (zh) | 浅沟槽隔离结构和半导体器件的制备方法 | |
| US20140036565A1 (en) | Memory device and method of manufacturing memory structure | |
| CN109256389B (zh) | 半导体元件及其制造方法 | |
| CN115020330B (zh) | 有源区金属零层的制造方法 | |
| CN112397519B (zh) | 一种半导体器件及其制备方法 | |
| US7981802B2 (en) | Method for manufacturing shallow trench isolation layer of semiconductor device | |
| US20080160744A1 (en) | Method for fabricating semiconductor device and improving thin film uniformity | |
| JP2012033839A (ja) | 半導体装置の製造方法 | |
| TWI638401B (zh) | 半導體元件及其製造方法 | |
| JP2008124399A (ja) | 半導体装置の製造方法 | |
| TWI240308B (en) | Method of fabricating integrated circuit | |
| JP2003152073A (ja) | 半導体装置の製造方法 | |
| CN101236926A (zh) | 半导体元件的制造方法与增进薄膜均匀度的方法 | |
| KR20040085717A (ko) | 반도체 소자의 소자 분리막 제조 방법 |