TW201034051A - Resist feature and removable spacer pitch doubling patterning method for pillar structures - Google Patents

Description

201034051 六、發明說明： 【發明所屬之技術領域】 本發明一般而言係關於一種製作一半導體裝置之方法， 且更特定而言，係關於一種製作半導體柱結構之方法。 本申請案主張2008年12月31日提出申請之美國專利申請 案第12/318,609號之權益，該申請案出於各種目的以全文 引用之方式併入本文中。 【先前技術】 使用由半導體材料製成之裝置來形成電組件及系統中之 記憶體電路。記憶體電路因其中儲存有資料及指令集而成 為等裝置之骨幹。最大化此等電路上每單位面積之記憶體 元件之數目可最小化其等之成本且因此係此等電路設計中 之一主要動機。 隨著形成於一半導體晶圓上之結構尺寸縮小，當前可用 於形成此等裝置之工具達到其等之限度。舉例而言，當前 可用之1 93奈米浸沒式工具將不能形成具有小於約之 一即距之結構。為藉助當前可用工具製造比此小之特徵， 必須使用更複雜之製程。一種此製程係雙重曝露/雙重圖 技術另種製程係使用形成於一接著被移除之模板 圖案上之侧壁間隔物。然後，在蝕刻(若干)下伏膜期間將 該等側壁間隔物用作遮罩。 對於簡單的一維規則線與空間圖案而言，此兩種技術皆 具有將U光微影方式產生之節距一分為二之效應。以此方 式’可擴展-既定光微影卫具之解析能力。 145700.doc 201034051 然而’對於一二維規則間隔之柱圖案而言，雙重圖案化 方案以2的平方根倍擴展節距。根本不可在不予改變之情 t下使用側壁間隔物方法’此乃因此方案將產生規則間隔 . 之圓柱環而非實心柱。 【發明内容】 :種製作一半導體裝置之方法，該方法包含在一基板上 方开v成至少一個層，在該至少一個層上方形成可成像材料 ❹ t至少兩個間隔開特徵；在該至少兩個特徵上形成側壁間 隔物；及以一填充物特徵填充在一第一特徵上之一第一側 壁間隔物與一第二特徵上之一第二側壁間隔物之間的一空 =。該方法亦包含選擇性地移㈣等侧壁間隔物以使該第 :特徵、該填充物特徵及該第二特徵々皮此間㈣；及使用 該第一特徵、該填充物特徵及該第二特徵作為一遮罩來蝕 刻該至少一個層。 —種製作一柱形非揮發性記憶體裝置陣列之方法，該方 籲法包含：在-基板上方形成複數個底部電極；在該複數個 底部電極上方形成包括至少一個引導元件層及至少一個錯 存元件層之至少一個裝置層；在該至少一個裝置層上方形 成-硬遮罩堆疊；及在該硬遮罩堆叠上方形成複數個光阻 劑間隔開特徵。該方法亦包含：在該複數個光阻劑間隔開 特徵上形成側壁間隔物；在該複數個光阻劑間隔開特徵之 間形成複數個光阻劑填充物特徵以使得該等側壁間隔物之 上部分曝露且使得該複數個光阻劑填充物特徵位於該等側 壁間隔物之間，·及選擇性地移除該等側壁間隔物以使得該 145700.doc 201034051 複數個光阻劑間隔開特徵與該複數個光阻劑填充物特徵彼 此間隔開。該方法亦包含：使用該複數個光阻劑間隔開特 徵及該複數個光阻劑填充物特徵作為一遮罩钱刻該硬遮罩 隹且之至^邛分以形成複數個硬遮罩特徵；使用該複數 個硬遮罩特徵作為一遮罩姓刻該至少一個装置層以形成各 自包3 -一極體引導元件及一電阻率切換健存元件之複數 個柱形非揮發性記憶體單元；及形成接觸該複數個非揮發 性記憶體單元之複數個上部電極。 【實施方式】 本發明者意識到替代使用側壁間隔物作為遮罩用於钮刻 裴置層，可在形成姓刻遮罩時將該等側壁間隔物改為用作 $牲間隔物。一旦形成餘刻遮罩，即移除側壁間隔物並移 純於先前側壁間隔物位置下面之裝置層之部分以留下間 隔開之裝置’例如柱形裝置。 舉例而言’首先在一基板上方形成一個或多個。 二吏用任一適合基板，例如一半導體晶圓（包含石夕或化人 導體晶圓）或一金屬、玻璃、陶究或塑膠基板。該基 开板個❹個絕緣層覆蓋及/或可在該基板上或其; 括個或夕個裝置’例如驅動器電路。該等裝置層可包 .用於半導體裝置之何㈣、丨彡 導兩JS n. / 疋哪心個或多個 ^層，及/或用於隔離該等裝置之半 固 絕緣層。 4守电冲分之 接著在該等裳置層上大·犯# 纟至少兩個間隔開特徵。#接 地，形成複數個（亦即，多於 較佳 乡於兩個)特徵以形成-大裝置陳 145700.doc 201034051 列。可在半導體、導電及/或絕緣裝置層上或上面 成该等特徵。只要此等特徵隨後可充當用於敍刻下伏裝置 層之一蝕刻遮罩則該等特徵可具有任一形狀。 . 舉例而s ’如下文將更詳細閣述’該等特徵可具有一圓 ' 料形狀。然而’若欲形成矩形或三角形裝置，則亦可使 2其他形狀’例如矩形或三角形形狀。該等特徵可具有任 -期望大小且較佳地具有與下伏裝置之期望寬度相同之寬 參，。該等特徵應具有一足夠高度或厚度以充當一 ^該等特徵包括—可成像材料，例如—可成像聚合物^ m含一光阻劑材料（包含可見及υντ成像光阻劑材 -電子束可成像抗蝕劑材料或一奈米壓印微影 像抗餘劑材料。因此，藉由將一可成像材料而非—不可成 =料用於該等特徵，可忽略用於㈣不可成像特徵之一 Τ敍刻步驟。視情況’可進行一修整步驟以減小該等間 隔開特徵之大小。可使用任一適合修整方法（例如，乾式 ® 蝕刻）來修整該等間隔開特徵。 接著在該等特徵上形成側壁間隔物。可藉由習用側壁間 .:南物形成方法形成側壁間隔物，例如藉由在該等特徵上方 ，尤積-膜且接著以各向異性方式餘刻該膜以將該等側壁間 -Τ物留在該等特徵上。該等間隔物可係由與該等特徵之上 不同之一導電、絕緣或半導體材料製成。該側 隔物材料可經選擇：⑽便與該等間隔開特徵之材料 相比可猎助乾式姓刻化學品來對其進行選擇性地各向異性 X且11)以便與該等間隔開特徵之材料相比可使用—不 145700.doc 201034051 同的乾式或濕式蝕刻化學品來選擇性地將其移除（例如， 各向同性蝕刻）。舉例而言，當該等特徵包括一可成像材 料（例如一光阻劑材料時）’該等間隔物可由氧化矽或氮化 石夕形成。亦可使用其他材料組合。 乂所明的填充物特徵填充位於毗鄰特徵上之毗鄰 間隔物之間的空間。該等填充物特徵可藉由在該等特徵與 該等側壁間隔物上方及其之間形成一填充物膜或層而形 成。較佳地，該填充物膜包括一可流動材料且/或係藉由 液相沈積（例如旋塗）來沈積。舉例而言，該填充物膜可包 括任一適合可成像或不可成像聚合物材料，其具有約 泊至約15厘泊之一黏度以使其可流動且係藉由液相沈積來 沈積。該可流動填充物材料填充該等間隔物之間的空間且 曝露該等間隔開特徵及該等間隔物之上部分，而 ==動填充物材料之上部分。該等所產生之填充物特 =與由可成像材料製成之該等間隔開特徵約相同之高 抛光來移除該填充物=填充物膜’則藉由㈣或 ^ 、 膜之一上邛分以曝露該等側壁間隔物 ==分。該填充物膜材料可包括與該等間隔開特徵之可 =徵材料(亦即，光阻劑、電子束抗钮劑或 相同之材料或一不同於該可成像材料之材 於間隔物材料蝕刻媒介，其具有與可成像材料 之蝕刻特性或抗蝕刻性類仞夕紅 j成像材枓 即，其對將用於姓刻兮等H 特性或抗叙刻性（亦 程度與可成像㈣職體歧體之耐受 )°亥填充物膜材料應不同於該等 I45700.doc 201034051 側壁間隔物之材料以便與該等間隔開可成像材料特徵及該 等填充物特徵相比可選擇性地蝕刻該等側壁間隔物。以 形成該等填充物特徵之後，選擇性地移除該等側壁間隔 物。該選擇性地移除步驟包括選擇性地蝕刻該等側壁間隔 物之材料而大致不移除原始可成像間隔開特徵或填充物特 徵材料。例如’可藉由選擇性濕式姓刻來執行移除。移除

該等間隔物使該等間_特徵與該等填充物特徵彼此間隔 開。 該等間隔開特徵及填充物特徵接著在姑刻下伏硬遮罩及/ 或裝置層期間充當㈣遮罩。可使用該等間隔開特徵及該 等填充物㈣料—料使用各向祕或各向異性钮刻來乂 ㈣硬遮罩及/或裝置層。視情況，在㈣硬遮罩及/或裝 置層之步驟之前’可修整該等填充物特徵以減小盆等之大 小且/或修圓其等之隅角。可使用任一適合修整方法(例 :，乾式敍刻)來修整該等填充物特徵。在某些實施例 竹可^修整該等填充物特徵之步驟期間修整該等間隔開 及/戈埴tr硬遮罩或裝置層之後可移除該等間隔開特徵 及/或填充物特徵。 之何適合裝置。端視該等特徵及該等填充物特徵 =而：’該等裝置可具有一大致圓柱形及/或大致矩 开少之柱形狀，如下文中 裝 闡述。亦可形成非柱形 絲電八；、,：可包括.一極體、電晶體、電阻器、反熔 …1、料、電阻物換材料、電容 邏輯、揮發性記_或非揮發性記憶體裝置或陣列;^成 145700.doc 201034051 在一較佳非限制性實施例中，形成複數個柱形裝置，該 等柱形裝置包括複數個含有三極體之非揮發性記憶體單 兀。參照圖1 ’頒予Herner等人且題為「High Dens办

Three-Dimensional Memory Cell5j -^^1^^ 6,952,030# 示可藉由本發明實施例之方法形成之一實例性非揮發性記 憶體單元’該專利在τ文中稱為「’謂專利」1以引用方 式併入本文中。 記憶體單元20包含一垂直定向之圓柱柱形接面二極體。 術語接面二極體在本文中用於指代具有非歐姆導電性質之 -半導體裝置’其具有兩個端子電極，且由在—個電極處 為ρ型且在另—電極處為η型之半導電材料製成。實例包含 P-η二極體及η·Ρ二極體’該等二極體具有相接觸之一 ρ型半 導體材料及一η型半導體材料’例如齊納二極體及二 極體’其中-本質（未摻雜）半導體材料係插人在該ρ型半導 體材料與該η型半導體材料之間。 二極體22及-可選反熔絲電介㈣插人在頂部導體或電 極26與底部導體或電極28之間。垂直定向之接面二極體 包含-第-導電類型(例如，，之重摻雜半導體區域3〇、 -為未摻雜半導體材料或輕摻雜半導體材料之中間區域 32(其將被稱為一本質區域）及—第二導電類型⑼如，㈣） 之重摻雜半導體區域34以形成―心二極體。若需要，則 可反轉ρ及η型區域之位置。接而_ 接面一極體22之半導體材料通 常係H ’或-⑦及/或錯合金。亦可使用其他半導體 材料。接面二極體22及反炼絲電介質“串聯地配置於底部 I45700.doc -10· 201034051 導體28與頂部導體26之間，其可係由一金屬（例如，鎮及/ 或TiN)形成。可使反熔絲電介質24位於二極體22上面 <下 面。 • 記憶體單元可包括一單次可程式化（OTP)或可重寫非揮 .發性記憶體單元。舉例而言，每一二極體22可充當—記憔 體單元之引導元件且在導體之間與該二極體串聯地提供充 當一電阻率切換材料（亦即’其儲存資料）之另一材料或層 φ 24。具體而言，替代反熔絲電介質，電阻率切換材料以可 包括：一熔絲、多晶矽記憶效應材料、金屬氧化物（例 如，氧化鎳、鈣鈦礦材料等等）、碳奈米管、相變材料、 可切換複合金屬氧化物、導電橋接器元件或可切換聚合 物。電阻率切換材料24之電阻率可回應於提供於電極或導 體之間的一正向及/或反向偏壓而增加或減少。 簡3之，單元2〇如下運作。在初始狀態中，當在頂部導 體26與底部導體28之間施加一讀取電壓時，極小的電流流 • 過接面二極體22，此乃因反熔絲電介質24阻礙電流流動。 在頂部導體26與底部導體28之間施加一程式化電壓導致該 反熔絲材料之電介質崩潰，從而永久地形成穿過反熔絲24 之一導電路徑。若最初以一高電阻率狀態形成該二極體半 導體材料，則亦可改動二極體22之半導體材料，將其改變 為較低包阻率狀態。在程式化之後，在施加一讀取電壓 時，一較高讀取電流在頂部導體26與底部導體28之間流 動。以此方式，可將一經程式化單元與一未經程式化單元 區分開。 145700.doc 201034051 在替代實施例中，可省略反熔絲電介質24。而是，以一 相對南電阻率狀態形成二極體22之多晶半導體材料，其亦 往往阻礙電流流動，如在以下專利申請案中所述：Herner 等人於2004年9月29日申請且在下文中稱為「，549申請案」 之序號為10/955,549之美國專利申請案「N〇nv〇latile Memory Cell Without a Dielectric Antifuse Having High- and Low-Impedance States」；及Herner等人於 2005 年 6月 8 曰申請且在下文中為「，530申請案」之序號為1 1/148,53〇 之美國專利申請案「Nonvolatile Mem〇ry cell 〇perating by Increasing Order in Polycrystalline Semiconductor Material」，該兩個專利申請案以引用方式併入本文中。 施加一程式化電壓可降低二極體之電阻率狀態。因此，在 此實施例中，該二極體充當一電阻率切換材料。 參照圖2，顯示類似於圖丨之單元2〇之記憶體單元2〇之一 第一記憶體層級36之一部分。可形成兩個、三個、四個或 更多個此等記憶體層級（例如，八個層級），彼此上下堆 疊，以形成一單片三$記憶體陣歹，較佳形成於例如一單 晶矽晶圓之一基板上面，且該等記憶體層級闡述於，〇3〇專 利及|549以及，530申請案中。二極體柱22較佳具有一小於 100 mn之節距，例如78 nm或更小之節距；及一 ι〇〇或 更小之直徑，例如50 nm或更小，例如32 nm。 可藉由減性方法或藉由鑲嵌方法形成底部電極或導體 28。在一減性方法中，將一導電層或膜圖案化成間隔開之 電極且接著以一絕緣材料填充該等電極之間的間隙。在一 145700.doc -12- 201034051 鎮嵌方法中，在一絕緣材料中形成凹槽，在該等凹槽中且 在該絕緣層上方形成-導電層或膜，且接著平坦化該導電 層或膜以在該等凹槽中留下間隔開之電極。 . 圖3A至3D圖解說明形成軌道形電極或導體28之減性方 法。如圖3財所示，在-基板上方沈積-個或多個導電層 4〇(例如，一 W層及/或一㈣層），且將一光阻劑層“旋塗 至其上。如圖3B中所示，接著以光微影方式將光阻劑層42 # ®案化成所期望之形式。如圖3C中所示’一姓刻步驟移除 導電層40中未由經蝕刻光阻層42保護之部分。如圖3〇中所 示，在該蝕刻之後，剝離光阻劑層42，從而留下導體或電 極執道40。以例如氧化矽、氮化矽或其他絕緣材料之一絕 緣材料44填充轨道40之間的間隙。若需要，則可（例如）藉 由化學機械拋光（CMP)移除絕緣材料44之任何過填充物， 以在絕緣層44之經平坦化表面中曝露軌道4〇之上表面。 圖4A至4D圖解說明形成電極或導體28之鑲嵌方法。首 • 先，將一光阻劑層48旋塗至—所沈積之絕緣層50(例如， 氧化矽層）上。如圖4B中所示，圖案化光阻劑層48。一蝕 刻步驟接著在絕緣層50中形成凹槽或溝槽52。在圖4c中， 在移除光阻劑層48之後，沈積一個或多個導電層仏（例如 - w層及/或TiN層）以填充凹槽或溝槽52。例如藉由 回蝕相對於絕緣層之上表面平坦化一個或多個導電層Μ以 將軌道形導體留在該等凹槽中，如圖中所示。 根據本發明之一個實施例，圖5顯示例如一柱形非揮發 性記憶體單元陣列110之一半導體裝置之一初始製造階 345700.doc 201034051 =陣列110含有藉由上文分別針對圖3或4所述之減性或 队方法t成之複數個底部電極114。電極114對應於圖工 及2中所不之軌道形導體28。電極114可包括任—適合導電 材料’例如鎢、紹、其等之合金等等。電極ιΐ4藉由一絕 緣材料U6(例如，氧切)而彼此分離。在電極ιΐ4上面形 成一可選黏合層118。該黏合層可包括氮化鈦或氮化嫣。 在黏合層118上方沈積可選反熔絲電介質層12〇。反料電 介質層丨20可包括薄氧化矽或其他絕緣層。另一選擇為， 可由反炫絲電介質層替代上述另—電阻率切換材料。在反 熔絲電介質層12〇上方沈積另—可選黏合層122，例如一 ⑽層。因此’電介質層12〇夾在兩個黏合層"㈣ 間。 、丁 在黏合層丨22上方形成一個或多個半導體層^彳，例如矽 或鍺或其等之合金。舉例而言，半導體層124可包括一下 部η型層、-中間本質層及一上部p型層，由將p型摻 雜劑離子植人至該本質層之上部分中或藉由在該本質層上 沈積一P型經摻雜半導體層來形成該p型層。在半導^層 124上方形成一可選上部硬遮罩堆疊126。該硬遮罩堆^可 包括自以下層巾選出之一個或多個層：底部抗反射塗膜 (BARC)層，一電介質抗反射塗膜（DARC)層（例如，氮氧化 矽層），一有機硬遮罩層，一個或多個導電硬遮罩層，或 氧化物硬遮罩層。該有機硬遮罩層可係—非晶形碳高級圖 案化膜（APF)。舉例而言’堆疊126自底部至頂部可包括. 一 H)至 20 (例如 15 nm)TiN層；一 25至75 ηηι^5〇 145700.doc •14· 201034051 nm)W層；一 100 至 300 nm(例如 200 nm)APF層；一 30 至 50 nm(例如40 nm)SiON DARC層；及一 15 至 40 nm(例如 25 nm)BARC 層。 • 參照圖6A及6B，顯示形成柱裝置製程中之一第一步 • 驟。圖6A表示裝置層之一側面剖視圖且圖6B表示該等裝 置層在該第一步驟之後之一俯視圖。在該第一步驟中，在 硬遮罩堆疊126上方（或，若堆疊126省略則在半導體層124 φ 上方）形成複數個特徵132。該等特徵藉由空間134而彼此 間隔開（如在圖6B中所示沿水平及垂直方向）。藉由以光、 電子束或奈米壓印微影術來使可成像材料成像，後跟將該 經成像材料圖案化為特徵132來形成特徵132。特徵132可 係75至200 nm厚（例如12〇至15〇 nm厚）之光阻劑特徵，例 如193 nm輻射敏感光阻劑。在特徵132形成之後可視情況 對其進行修整以減小其等之大小。若硬遮罩堆疊126之頂 部上存在一 BARC層，則可將其與特徵132 一起圖案化或使 籲用特徵13 2作為-遮罩以使得該B A R c層之部分僅位於特徵 132下方。 如圖6B中所示，特徵132較佳沿複數個虛對角線136以一 菱形或旋轉正方形類型圖案配置。為清晰起見，在圖咐 僅顯示複數個對角線136中之四者。如圖6B中所示，特徵 132較佳具有一大致圓柱形形狀(亦即，其等具有一圓形或 近圓形（例如卵形）剖面）。 如圖6B中所示’晚鄰於裝置陣列邊界提供料邊緣特徵 137。該等料邊緣⑽可具^複數個間隔㈣徵132大 145700.doc -15· 201034051 ，例如一卵形剖面 文將閣述之切割遮 之一大小且/或其等可具有一不同形狀 形狀。該等對準邊緣特徵將用於簡化下 罩步驟中之對準。 圖7A及圓7B顯示下一製程步驟。在此步驟中，在每一 特徵132上形成氧化矽間隔物138。應注意，若每一 Z徵 132係圓柱形，則其在技術上僅具有一個側壁且在特徵η] 之該側壁周圍僅形成一個環或環形間隔物138。然而，如 本文中所使用’術語「間隔物」將指示單個環形間隔物 138以及形成於-多邊形特徵132之離散側壁上之兩個或更 多個間隔物138。藉由在特徵132上方及其等之間沈積氧化 矽層或膜，後跟各向異性蝕刻該氧化矽層或膜來形成間隔 物 138。 氧化物間隔物138主要沿複數個對角線136填充特徵η? 周圍之空間134，從而將離散空間或空隙刚留在批鄰侧壁 間隔物138之間。因側壁間隔物138之環形形狀，該等空隙 具有帶有凹側壁之一矩形剖面形狀，如圖7]5中所示。 圖8A及8B顯示製程之接下來的兩個步驟。在特徵盥 間隔物138之間及其等上方形成-填充物膜。該填充物膜 可包括一可成像材料，例如一光阻劑材料、一電子束抗蝕 劑材料、—奈米壓印抗㈣材料或—不可成像材料。該填 充物膜較佳係藉由-液相方法（例如旋塗或喷塗）沈積以曝 露間隔物138之上表面。該沈積步驟在側壁間隔物US之間 留下複數個可成像材料填充物特徵142。由於填充物特徵 142填充空隙140 ’因此填充物特徵142亦具有帶有凹側壁 145700.doc -16 - 201034051 之一矩形或正方形剖面形狀（亦即，一大致矩形或正方形 形狀）。此時，在裝置陣列之製造中，以氧化物間隔物出 或填充物特徵142完全填充空間13 4。 - 若需要，執行一可選切割遮蔽及蝕刻步驟以自在裝置陣 .列外部之區移除填充物膜或填充物特徵142。在複數個填 充物特徵142上方及複數個間隔開特徵132上方形成—光阻 劑層。曝露該光阻劑層以使得經曝露區之邊緣交叉所有邊 〇 緣特徵137。因此，延長或放大邊緣特徵137允許此切割遮 罩之較谷易對準。蝕刻掉留在未由光阻劑圖案覆蓋之在 裝置陣列邊界外部之區中之剩餘填充物膜或填充物特徵。 另一選擇係，若該填充物膜包括一可成像材料（例如一光 阻劑材料）’則可藉由以經曝露區之邊緣交又所有邊緣特 徵137之此一方式簡單地成像可成像材料（例如，將光阻劑 填充物膜曝露於輻射）來執行切割遮蔽步驟及蝕刻步驟。 右需要，可在移除間隔物138之步驟之後執行該切割遮蔽 及蝕刻步驟。 圖9A及9B顯示該製程中之下一步驟。在此步驟中，選 擇性地蝕刻掉氧化物間隔物138，從而留下藉由空間145間 隔開之特徵132舆填充物特徵142。可藉由任一選擇性濕式 或乾式蝕刻來選擇性地蝕刻間隔物138，該選擇性濕式或 乾式蝕刻可選擇性地蝕刻間隔開特徵132上方及填充物特 徵142之材料上方之氧化矽。舉例而言，可使用各向 同性濕式蝕刻。與僅特徵132之間的節距相比，特徵132與 填充物特徵142之間的節距因移除氧化物間隔物而加倍。 145700.doc -17· 201034051 若需要’亦可在間隔物移除期間蝕刻硬遮罩堆疊126之一 部分。舉例而言’若該堆疊中存在一 DARC層，則亦可在 間隔物移除製程期間移除位於間隔物下方之Darc層之第 部分以使DARC層之第二部分在可成像材料特徵132及填 充物特徵142下面。 如圖10A及10B中所示，使用特徵132及填充物特徵142 作為一遮罩餘刻硬遮罩堆疊126及/或裝置層118、ι2〇、 122及124中之至少一者以形成複數個柱形裝置112。 舉例而言，在使用特徵132及填充物特徵142作為一遮罩 圖案化硬遮罩堆疊126之DARC層之後可移除特徵132及填 充物特徵142以及留在特徵132及填充物特徵142下方之任 一 BARC層材料。可在與間隔物138移除步驟相同之步驟期 間圖案化（亦即，蝕刻）該DARC層。可在圖案化之後修整 該經圖案化DARC層以減小剩餘DARC層圖案之大小且修 圓DARC層圖案之隅角。應注意，可使用特徵132及填充物 特徵142作為一遮罩來-起蝕刻BARC及DARC^，或可在 形成間隔物138之步驟之前使用特徵132作為一遮罩來蝕刻 BARC層，而使用特徵132及填充物特徵142作為—遮罩來 钱刻DARC層。 接著可將該經圖案化DARC層用作一遮罩來圖案化硬遮 罩堆疊126之剩餘層，例如APF，鎢及TiN層》視情況，可 在圖案化剩餘硬遮罩堆疊126層期間及/或之後移除darc 層接者將剩餘之經圖案化硬遮罩堆疊126層用作一遮單 來姓刻裝置層118、120、122及124以形成複數個柱形裝置 145700.doc -18- 201034051 Π2。舉例而言，該等裝置中之每一者包括與一反熔絲電 介質串聯之p-i-n二極體’如關於圖1所闡述。柱形裝置ιΐ2 具有一節距，該節距係僅使用特徵132作為遮罩時可具有 _ 之節距的兩倍。 .以一間隙填充絕緣材料（例如，氧化石夕）填充柱裝置112 之間的空間以使裝置112彼此隔離。可藉由CMp或回蝕來 平坦化該間隙填充絕緣材料。可藉由上文關於圖3或4所闡 φ 述之減性或鑲嵌製程在裝置Π2上方形成上部導體或電極 26。硬遮罩堆疊126之鎢及TiN層可保留於最終裝置中作為 上部電極26之部分。較佳在圖案化該等裝置層之後移除 APF 層。 已闡述一第一記憶體層級之形成。可在此第一記憶體層 級上面形成額外記憶體層級以形成一單片三維記憶體陣 列。在某些實施例中’可在若干記憶體層級之間共享導 體；亦即，頂部導體將充當下一記憶體層級之底部導體。 Φ 在其他實施例中’在該第一記憶體層級上面形成一層間電 介質（未顯示）’其表面被平坦化’且一第二記憶體層級之 構造在此經平坦化層間電介質上開始，不具有共享導體。 一單片三維記憶體陣列係一種多個記憶體層級形成於一 單個基板（例如’一圓晶）上面而無中間基板之記憶體陣 列。形成一個記憶體層級之層係直接沈積或生長於一（或 多個）現有層級之層上方。相反，如在Leedy之美國專利第 5,915，167號之「Three dimensional structure memory」 中’已藉由在單獨基板上形成記憶體層級且使該等記憶體 145700.doc •19· 201034051 層級彼此上下黏著而構造堆疊記憶體。可在接合之前薄化 該等基板或自該等記憶體層級移除，但由於該等記憶體層 級最初形成於單獨基板上方，因此此等記憶體並非真正的 單片三維記憶體陣列。 形成於一基板上面之一單片三維記憶體陣列至少包括： 一第一記憶體層級’其形成於該基板上面之一第一高度 處，及一第二記憶體層級，其形成於不同於該第一高度之 一第二高度處。可以此一多層級陣列將三個、四個、八個 或實際上任何數目個記憶體層級形成於該基板上面。 在此闡述之通篇中，已將一個層闡述為在另一個層的 上面」或下面」。應理解，此等術語闡述層及元件相 對於該等層及元件形成於其上之基板（在大多數實施例中 係一單晶矽晶圓基板）之位置；當一個特徵距該晶圓基板 較遠該特徵位於另一特徵上面，且當一個特徵較接近時 該特徵位於另-特徵下面。耗清楚地，晶圓或晶粒可沿 任一方向旋轉’但該晶圓或晶粒上特徵之相對定向將不改 變。另外，該等圖式有意未按比例尺顯示且僅表示層及經 處理之層。 立說明方式闡述了本發明。應理解，已使用之術語 意欲具有閣述性而非限制性詞語之性質。 根據上文之教示可能對本發明做出諸多修改及變化。因 b在隨附申请專利範圍之範疇内，亦可以不同於具體闡 述之方式實踐本發明。 【圖式簡單說明】 145700.doc 201034051 圖1係一非揮發性記憶體單元之一透視圖； 圖2係圖1之一記憶體單元陣列之一透視圖； 圖3A至圖3D係圖解說明藉由一減性方法形成導電執道 之製程中之各步驟之剖面側視圖； 圖4A至圖4D係圖解說明藉由一鑲嵌方法形成導電軌道 之製程中之各步驟之剖面側視圖；

圖5係裝置層在形成柱結構之前之一橫截面側視圖；及 圖 6至圖 1〇 包括圖 6A、6B、7A、7B、8A、8B、9A、 9B、1 〇A及10B，係根據本發明之一個實施例製作一裝置 陣列之製程步驟之剖面侧視圖（圖之子部分A)及俯視圖（圖 之子部分B)。 【主要元件符號說明】 20 22 24 26 28 30 32 34 36 40 42 44 記憶體單元 二極體 可選反熔絲電介質 頂部導體或電極 底部導體或電極 重摻雜半導體區域 中間區域 重摻雜半導體區域 第一記憶體層級 導電層 光阻劑層 絕緣材料 145700.doc -21· 導電層 光阻劑層 絕緣層 凹槽或溝槽 柱形非揮發性記憶體單元陣列 柱形裝置 電極 絕緣材料 可選黏合層 可選反熔絲電介質層 可選黏合層 半導體層 可選上部硬遮罩堆疊 特徵 空間 虛對角線 對準邊緣特徵 氧化矽間隔物 離散空間或空隙 填充物特徵 空間 -22-

Claims (1)

1. 201034051 七、申請專利範圍： κ 一種製作一半導體裝置之方法，其包括： 在一基板上方形成至少一個層； 在該至少一個層上方形成可成像材料之至少兩個間隔 開特徵； 在該至少兩個特徵上形成若干侧壁間隔物； 以一填充物特徵填充在一第一特徵上之一第—側壁間 隔物與一第二特徵上之一第二側壁間隔物之間的一空 ^ 間； 選擇性地移除該等側壁間隔物以使該第一特徵、該填 充物特徵及該第二特徵彼此間隔開；及 使用该第一特徵、該填充物特徵及該第二特徵作為一 遮罩來蝕刻該至少一個層。 2.如明求項1之方法，其中該至少兩個間隔開特徵包括複 數個特徵。 φ 3.如請求項2之方法，其進一步包括： —以複數個填充物特徵中之—者填充該複數個特徵令之 每兩個毗鄰特徵之間的每一空間；及 使用该複數個特徵及該複數個填充物特徵作為一遮罩 來蝕刻該至少一個層。 4.如請求項2之方法，其中該形成若干側壁間隔物之步驟 包括在該複數個特徵上形成該等側壁間隔物，以使晚鄰 特徵上之該等側壁間隔物沿至少兩個預定方向彼此接觸 以形成位於該等側壁間隔物之間的全封閉式空隙空間。 145700.doc 201034051 5·如請求項1之方法，其中： 等兩：特徵及該填充物特徵包括-第-材料且該 等J壁間隔物包括不同於該第料之—第二材料；及 ^選擇性地移除步驟包括選擇 物之兮μ m, 史禪f生地姓刻該等侧壁間隔 以第一材料而大致不移除該第—材料。 6.如請求項1之方法，其中： 一：至：：個特徵包括一第一材料，該填充物特徵包括 料且該等側壁間隔物包括不同於該第一及該第 一材枓之一第三材料；及 該選擇性地移除該等側壁間隔物之步驟包 ㈣該等側壁間隔物之該第三材料而大致不移除該第一 或該第二材料。 7.如ΙΓ1之方法’其中該以該填充物特徵填充在該第 特徵上之該第一側壁間隔★與該第二特徵上之該第二 側壁間隔物之間的該空間之步 /冲匕栝稭由液相沈積在該 第-及該第二特徵上方沈積—可流動聚合物填充物材料 以使得該等側壁間隔物之若干上部分曝露。 8.如請求項1之方法，其中： 該可成像材料包括-光阻劑材料，一電子束抗敍劑材 料或一奈米壓印抗蝕劑材料； 該填充物特徵包括具有約旧泊至約15厘泊之一黏性之 一可流動聚合物材料；及 該選擇性地移除該等側壁間隔物之步驟包括選擇性地 蝕刻該等側壁間隔物而大致不移除該至少兩個間隔開特 145700.doc 201034051 徵及該填充物特徵。 9. 如請求項8之方法，其中： 個特徵及該填充物特徵 且邊等側壁間隔物包括氧化矽。 材枓; 10. 如請求項1之方法，其中： =少兩個特徵及該填充物特徵包括—光阻劑 該專側壁間隔物包括氮化^ 抖，

   二：：項1之方法，其進-步包括在該钱刻該至少—個 /、驟之後移除該至少兩個特徵及該填充物特徵。 12.如請求項}之方法，直 一 ，、 步匕括在於該至少兩個特徵 上形成若干側壁間隔物之步驟之前修整該至少兩個特徵 以減小該至少兩個特徵之大小。 13. 如哨求項i之方法，《中該至少一個層包括位於至少一 個半導體裝置層上方之一硬遮罩堆疊。 14. 如吻求項13之方法，其中該硬遮罩堆疊包括一底部抗反 射塗膜（BARC)層、一電介質抗反射塗膜（DARC)層、一 有機硬遮罩層及至少一個導電硬遮罩層。 15·如請求項14之方法，其中該蝕刻該至少一個層之步驟包 括钱刻至少該DARC層。 16·如請求項15之方法，其進一步包括修整該darc層以形 成具有一大致圓柱形形狀之若干DARC層部分。 17.如請求項15之方法，其進一步包括： 在該蝕刻該DARC層之步驟之後移除該至少兩個特徵及 該填充物特徵； 145700.doc 201034051 使用該經姓刻職c層作為一遮罩钱刻至少該有機硬 遮罩層；及 使用該有機硬遮罩層及該導電硬遮罩層中之至少一者 作為一遮罩餘刻該至少一個半導體層。 18. 19. 如請求項17之方法’其中該㈣該至少—個半導體裝置 層之步驟形成複數個柱形裝置。 如請求項18之方法，其中該複數條形裝置包括複數個 非揮發性記憶體單元，每一單元包括—二極體引導元件 及一電阻率切換儲存元件。 20. —種製作一柱形非揮發性記憶體裝置陣列之方法，其勺 括： 八匕 在一基板上方形成複數個底部電極； 在該複數個底部電極上方形成包括至少一個引導元件 層及至少一個儲存元件層之至少一個裝置層； 在該至少一個裝置層上方形成一硬遮罩堆疊； 在該硬遮翠堆疊上方形成複數個光阻劑間隔開特徵； 在該複數個光阻劑間隔開特徵上形成若干侧壁間隔物； 在該複數個光阻劑間隔開特徵之間形成複數個光阻劑 填充物特徵以使得該等側壁間隔物之若干上部分曝露且 使得該複數個光阻劑填充物特徵位於該等側壁間隔物之 間； 選擇性地移除該等側壁間隔物以使該複數個光阻劑間 隔開特徵及該複數個光阻劑填充物特徵彼此間隔開； 使用該複數個光阻劑間隔開特徵及該複數個光阻劑填 145700.doc 201034051 充物特徵作為-遮W㈣硬料堆#之至少 形成複數個硬遮罩特徵； 分以 使用該複數個硬遮罩特徵作為一遮罩敍刻該至+ 裝置層以形成複數個柱形非揮發性記 _〜個 形成接觸該複數個非揮發性記憶體 元包括一二=!=一率切換儲二每： 電極 單7°之複數個上部

   145700.doc