TW201019810A - Low-temperature recoverable electronic component - Google Patents
Low-temperature recoverable electronic component Download PDFInfo
- Publication number
- TW201019810A TW201019810A TW97142678A TW97142678A TW201019810A TW 201019810 A TW201019810 A TW 201019810A TW 97142678 A TW97142678 A TW 97142678A TW 97142678 A TW97142678 A TW 97142678A TW 201019810 A TW201019810 A TW 201019810A
- Authority
- TW
- Taiwan
- Prior art keywords
- electronic device
- insulating layer
- layer
- base insulating
- removable
- Prior art date
Links
Classifications
-
- H10W70/614—
-
- H10W70/09—
-
- H10W72/071—
-
- H10W40/10—
-
- H10W70/093—
-
- H10W70/099—
-
- H10W70/60—
-
- H10W72/0198—
-
- H10W72/07236—
-
- H10W72/07237—
-
- H10W72/073—
-
- H10W72/07307—
-
- H10W72/07323—
-
- H10W72/07337—
-
- H10W72/20—
-
- H10W72/241—
-
- H10W72/252—
-
- H10W72/29—
-
- H10W72/354—
-
- H10W72/874—
-
- H10W72/923—
-
- H10W72/9413—
-
- H10W72/952—
-
- H10W74/012—
-
- H10W74/117—
-
- H10W74/15—
-
- H10W90/731—
-
- H10W90/734—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31507—Of polycarbonate
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Adhesives Or Adhesive Processes (AREA)
Description
201019810 九、發明說明 【發明所屬之技術領域】 本發明包含有關於內連線結構的製造實施例。本發明 實施例也有關於由內連線結構回復一晶片或其他電子元件 的方法實施例。 【先前技術】 〇 將例如半導體晶片、分立被動件、BGA載件或其他電 元件的電子裝置黏結至印刷電路板、基板、內連線結構、 或軟式電路大都以焊錫或黏劑完成。於面陣列焊錫附接組 件中,電連接係藉由將溫度上升以迴焊該焊錫,以於冷卻 時將之固化。在電子裝置的熱膨脹係數(CTE )不接近匹 配其所附著之基板的CTE時,熱循環將對焊錫接點施加應 力並可能使得焊錫疲勞故障。克服此問題的方法爲將焊錫 接點包裹上聚合物樹脂底塡,例如環氧樹脂,以釋放焊錫 • 接點的應力。這些底塡可以藉由分散液體樹脂至元件的一 或多側並使樹脂藉由毛細作用而流動於元件下而加以應用 〇 對於例如200°C的高溫敏感的電子裝置應不使用高溫 熱塑黏結材料。再者,低溫熱塑材不能曝露至例如固化的 後續處理步驟中,或超出其熔點或軟化溫度的部份組裝步 驟中。因此,因爲熱固黏劑可以於相當低溫度(<2 0 0 °C ) 固化,並在後續處理步驟中或使用環境下的高溫仍然穩定 ,所以熱固黏劑係被用於此等電子裝置處理中。另外,因 -5- 201019810 爲在黏結溫度建立零應力點及較低黏結溫度降低在正常操 作溫度下的內連線組件內的應力,所以,較佳使用低溫黏 劑及黏結。 如果若干電子裝置被附著至共同基板及裝置之一在焊 接後及底塡固化後被發現爲壞的,則通常想要移除該壞的 裝置並以新品將之替換,因而回收該基板及位在該基板上 的其他電子裝置。熱固底塡樹脂不能以正常處理溫度再熔 化;因此,壞的電子裝置不能被移除及整個電路必須丟棄 。因此,使用低處理溫度、低應力熱固黏劑造成不可修復 的處理步驟。再者,可熔可重作熱塑樹脂需要高溫處理, 並造成不能與很多計劃應用相容的高應力結構。 另外,在內藏晶片應用中,其中內連線結構被直接附 接至電子元件的表面,也發生了類似的問題。在這些應用 中,熱塑黏劑的使用以將電子元件黏結至內連線結構,也 因爲高熱塑熔化溫度而同樣地施加過量應力至結構上,或 者,因爲低熱塑熔化溫度而嚴格限制元件操作及/或組裝 溫度。另外’熱塑黏劑也在晶片黏結至膜片時變成液狀, 因而允許晶片在處理時移動。在這些應用中使用熱固黏劑 降低了應用並增加了操作及組裝溫度的範圍,但使得電子 元件的回復極端困難與不可能。 在現行稱爲內藏晶片建立(ECBU )或晶片建立( CFBU )技術的內藏晶片製程中,裸晶係與封裝有周邊或 邊緣I/O墊或一陣列分佈於頂面的I/O墊,以成爲高密度 內連線結構,而不必焊錫接點或打線。ECBU或CFBU製 201019810 程可以用以形成晶片載件,其將一複雜半導體晶片互連至 較大的接觸墊,這些墊係與例如印刷電路板的板級組件相 容。這些高端晶片可以具有幾百美元的高價同時予以形成 以將晶片介接至電路板的載件也可以具有低於一數量級的 價値。因爲所有複雜內連線結構具有製程缺點,例如電氣 短路及/或開路,所以它們也有固有的良率損失。在傳統 覆晶或打線晶片載件組件中,在組裝昂貴的晶片前,內連 φ 線結構被完整地製造與電氣測試。因此,壞內連線結構並 不會造成昂貴晶片的損失。在ECBU製程中,在內連線結 構製造前,晶片被黏結至內連線結構,可能使用一良好晶 片與一壞封裝一起丟棄。 【發明內容】 在一實施例中,本發明提供電子元件。該電子元件包 含:具有第一面與第二面的基礎絕緣層;具有第一面與第 • 二面的電子裝置,及該電子裝置被固定至該基礎絕緣層; 黏著層,安置於該電子裝置的第一面與基礎絕緣層之第二 面之間;及可移除層,安置於電子裝置的第一面與基礎絕 緣層的第二面間。基礎絕緣層經由可移除層固定至電子裝 置。可移除層以足夠低溫將基礎絕緣層自該電子裝置釋放 【實施方式】 本發明包含有關於電子裝置或內連線結構製造的實施 201019810 例。本發明實施例也有關於由該裝置回復晶片或其他電子 元件的方法。一種方法可以提供由壞的內連線結構或封裝 回復未受損電子裝置,例如晶片。該方法也可以有用於涉 及樹脂底塡及其他內藏晶片技術的製程中。然而,該等方 法也可以用於由想要由內連線結構或封裝中回復電子裝置 的應用中。 在一實施例中,一種方法提供內連線結構或電子元件 。該方法可以包含:施加可移除層至一電子裝置或基礎絕 參 緣層;施加黏著層至該電子裝置或基礎絕緣層;及使用黏 著層將電子裝置固定至基礎絕緣層。 電子元件可以包含:具有第一面及第二面的基礎絕緣 層;具有第一面與第二面的電子裝置,其中電子裝置被固 定至基礎絕緣層。在電子裝置與基礎絕緣層的相對面間所 界定的體積,有一黏著層及一可移除層。更明確地說,黏 著層可以安置在電子裝置的第一面與基礎絕緣層的第二面 間;及可移除層可安置在電子裝置的第一面與基礎絕緣層 Θ 的第二面間。 用於基礎絕緣層的適當材料可以包含聚醯亞胺、聚醚 醯亞胺、苯並環丁烯(BCB )、液晶聚合物、雙馬來醯亞 胺三哄樹脂(BT樹脂)、環氧樹脂或矽酮之一或多者。 可購得用來使用作爲基礎絕緣層的材料可以包含Κ ΑΡΤΟΝ Η聚醯亞胺或ΚΑΡΤΟΝ Ε聚醯亞胺(由 E.I.du Pont de Nemours & Co.所製造)、APICAL A V聚酿亞胺(由 Kanegafugi化學工業公司所製造)、UPILEX聚醯亞胺( ~ 8 - 201019810 由UBE工業有限公司所製造)、及ULTEM聚醚醯亞胺( 由通用電機公司所製造)。在這些例示實施例中,基礎絕 緣層係被完全固化爲KAPTON Η聚醯亞胺。 基礎絕緣層可以形成內連線結構、軟式電路、電路板 或其他結構。內連線結構可以安裝並互連至一或更多電子 裝置。有關於一實施例,用於基礎絕緣層的選擇特性包含 彈性模數及熱及濕膨脹係數,以提供在處理時的最小尺寸 〇 變化。爲了維持彈性,基礎絕緣層的厚度可以最小化。基 礎絕緣層必須有足夠剛度(由於其厚度、支撐結構或材料 特徵)以選擇地支撐金屬化層於第一及第二面上,並於後 續處理步驟維持尺寸穩定性。 有關於基礎絕緣層的厚度,適當厚度可以參考末端應 用、電子裝置的數量與類型等等加以選擇。厚度可以大於 約10微米。厚度也可以小於約50微米。在一實施例中, 基礎絕緣層可以具有範圍由約10微米至約20微米,由約 φ 20微米至約30微米、由約30微米至約40微米、由約40 微米至約50微米,或大於約50微米的厚度。有關於基礎 絕緣層爲電路板的一實施例,其適當厚度可以根據在電路 板內的層數量而定。電路板層的數量大致範圍由約2至約 50或更大,且各層具有約100微米的厚度。 黏著層爲熱固黏劑。適當黏劑例子可以包含熱固聚合 物。適當熱固聚合物可以包含環氧樹脂、矽酮、丙烯酸酯 、胺基甲酸酯、聚醚醯亞胺、或聚醯亞胺。適當商用可得 熱固黏劑可以包含聚醯亞胺,例如CIBA GEIGY412 (由 201019810
Ciba Geigy 製造)、AMOCO AI-10 (由 Amoco 化學公司 所製造)及 PYRE-MI (由 E.I.du Pont deNemours & Co.所 製造)。CIBA GEIGY412具有約3 60°C的玻璃轉移溫度。 其他適當黏劑可以包含熱塑黏劑、水固化黏劑、空氣固化 黏劑、及輻射固化黏劑。 在一實施例中,低溫敏感黏著層將電子裝置固定或黏 結至基礎絕緣層一在此能力中,低溫敏感黏著層可以作動 爲黏著層及可移除層。黏劑在界定低釋放溫度,釋放或損 ⑩ 失黏性。 一適當低溫敏感黏劑可以爲熱固黏劑。適當低溫敏感 黏劑的例子包含環氧樹脂或聚醯亞胺。多數商用黏劑的特 性爲可得的,及黏性材料的選擇係根據例如固化溫度、低 溫-破裂溫度(如果可用)、排氣、熱及氧化穩定度、及 在想要溫度範圍的黏結強度。低溫敏感黏劑的選擇可以包 含將低溫敏感黏劑的熱膨脹係數匹配至互連裝置的一或更 多元件。在一實施例中,低溫敏感黏劑可以具有範圍由約 @ 15ppm/°C至約20PPm/°C的熱膨脹係數(CTE )。低溫敏感 黏劑應在低於互連裝置的操作溫度的溫度時沒有黏性。另 外,低溫敏感黏劑應加以選擇,使得其不與電子裝置作化 學反應。 黏著層可以應用以在基礎絕緣層面上,形成具有厚度 大於約5微米的一層。在一實施例中,黏著層具有範圍由 約5微米至約10微米、由約1〇微米至約20微米、由約 20微米至約30微米、由約30微米至約40微米、由約40 -10- 201019810 微米至約50微米,或大於約50微米的厚度。 黏著層可以藉由旋塗、噴塗、滾塗、彎月(meniscus )塗覆、網印、模印、圖案列印沈積、噴墨、或其他分散 方法加以施加至基礎絕緣層上。在一實施例中,黏劑係藉 由乾膜積層法加以施加。黏著層可以施加以部份或完全地 覆蓋基礎絕緣層的第二面。例如,黏著層可以施加至基礎 絕緣層上的選擇區域,例如至電子裝置安裝處,同時在基 e 礎絕緣層面上留下未塗覆的另一區域,例如電子接觸墊或 電子測試墊。這可以藉由例如噴墨之直接分散系統、模印 、或網印標準組件處理步驟加以完成,以選擇地施加焊錫 遮罩樹脂至板、基板、元件上。直接分散製程也可以沈積 層至低於約50微米厚,及網印技術可以形成具有厚度大 於約50微米的沈積層。 在一實施例中,黏著層被以液體形式沈積在電子裝置 上並可被乾燥。黏著層可以以液體形式施加,或者,例如 • 與一溶劑混合的部份液體溶液加以沈積。在一例子中,適 當液體熱固聚合物可以包含24.8重量%的CIBA GEIGY 412於一液體溶液中,該液體溶液包含66.4重量%的N-mp 、0·59重量%的0_1重量%溶液的FC430® (由3M公司購 得之表面活性劑)及8.3重量%的DMAC。此材料的微滴 可以以足夠體積分散在電子裝置上,以產生約由約2 0 0微 米至約1000微米的塗層。在黏著層溶液沈積後,材料在 後續熱步驟中被乾燥,例如,在約15 (TC 10至20分鐘, 在約22(TC 10至20分鐘,及在約300°C約1〇至20分鐘。 -11 - 201019810 熱步驟的數量及持續時間,及所用之溫度取決於所用之特 定熱固聚合物或其他材料而定。此乾燥順序將溶劑自該熱 固黏溶液中移除,並留下完全乾燥的黏著層於電子裝置上 。熱固聚合物被完全交聯,並不再可熔於溶劑液中,並不 會軟化,除了受到極端高溫之外。 如果有必要,黏著層可以被完全固化,以將電子裝置 黏結或固定至基礎絕緣層上。應使用低於可移除層的熔化 溫度的一固化溫度。 〇 在一實施例中,可移除層包含熱塑聚合物。用以形成 可移除層的適當熱塑聚合物包含但並不限於熱塑樹脂,其 包含聚烯烴、聚醯亞胺、聚醚醯亞胺、聚醚醚酮、聚醚砸 、矽酮、矽氧烷或環氧樹脂。適當熱塑聚合物實例包含 XU 4 12 (由Ciba Geigy購得);由GE塑膠所製之聚醚醯 胺樹脂的ULTEM 1 000及ULTEM6000;由Victrex所購得 之VITREX聚醚醚酮;由Ciba Geigy購得之XU218聚醚 楓;及由UnionCarbide購得之UDEL1700®聚醚颯。 _ 用以施加可移除層至電子裝置的適當方法包含噴塗、 旋塗、滾塗、彎月塗、浸塗、轉塗、噴墨、微滴分散、圖 案列印沈積、或乾膜積層。可移除層可以具有大於約5微 米的厚度。在一實施例中,可移除層可以具有範圍由約5 微米至約10微米、由約10微米至約20微米、由約20微 米至約30微米、由約30微米至約40微米、由40微米至 約50微米或大於約50微米的厚度。 可移除層可以施加至電子裝置上,於電子裝置爲單一 -12- 201019810 元件形式,或當電子裝置爲面板或晶圓形式時。例如,假 如電子裝置爲半導體晶片,則可移除層可以施加至晶圓級 ,或在晶圓處理完成後及在晶圓切割之後才施加。晶圓可 以使用半導體晶圓切塊設備,加以切割爲兩或更多個別晶 片。晶片可以清洗以移除切除殘料。或者,可移除層可以 直接在晶圓切割後被直接施加至單片的晶片上。如果可移 除層在晶圓級施加,則其可以藉由旋塗或噴塗法加以沈積 φ 至一晶片上。如果可移除層被施加至單片晶片,則可以噴 塗或微滴分散來施加可移除層。在一小封裝電子裝置中, 例如面陣列晶片級元件中,其中電子裝置可以製造於具有 多裝置一起處理的面板中,該移除層可以藉由滾塗法、彎 月塗、或另一批次施加法加以施加。 可移除層可以施加以部份或完全地覆蓋住電子裝置的 第一面。例如,可移除層材料可以施加至電子裝置的選擇 區域,例如裝置安裝區,同時,使電子裝置的I/O接觸, • 或其他想要位置未塗佈。這可以直接分散系統,例如噴墨 ,或藉由模塗或網印標準組件處理步驟,以選擇地施加焊 錫遮罩樹脂至板、基板或元件加以完成。 如果可移除層部份覆蓋電子裝置的第一面,則黏著層 應對應地部份覆蓋基礎絕緣層的第二面。明確地說,黏著 層應施加至基礎絕緣層上的電子裝置安裝處的選擇區域, 使得當電子裝置放置並結合至基礎絕緣層時,在電子裝置 之未塗覆有可移除層的第一面上的區域並不會與黏劑接觸 -13- 201019810 可移除層係由可溶或溶劑膨脹聚合物所構成。因此, 溶劑或溶劑混合物可以施加至內連線結構,以溶解或軟化 或膨脹可移除層。這將使電子裝置由基礎絕緣層及內連線 結構釋放。在此電子裝置回復方法中,內連線結構及附接 裝置可以被浸入溶劑浴中。在浴中的溶劑接觸及溶解、軟 化、或膨脹至少一部份的可移除層。此溶化允許內連線結 構被由電子裝置第一面移除。一低溫敏感電子裝置或其他 元件並未受到如熱回復程序中所用的不想要高溫。可溶或 ® 溶劑可膨脹聚合物可以爲熱塑聚合物。 適當溶劑包含能溶解、軟化或膨脹可移除層的溶劑。 特定溶劑可以參考可移除層的材料組成物加以選擇。取決 於可移除層的材料,適當溶劑可以包含丙酮、苯甲醚、苯 乙酮、苯、甲苯、醇、丁內酯、N -甲基吡咯烷酮、二 氯甲烷、及二甲亞碾等等之一或多者。其他適當溶劑包含 用於pH敏感的可移除層材料的酸及鹼,例如硫酸。 在一例子中,4重量%之間甲苯酚及1 6重量%之鄰二 © 氯苯(ODCB )的第一溶劑混合與4重量%間甲苯酚及16 重量%苯乙酮的第二溶劑混合溶解由 ULTEM6000構成的 可溶可移除層。這些材料的比例可以依需求改變。另外, 包含PEEK®的可溶聚合物可被溶解於濃硫酸中,及包含 XU2 18熱塑塑膠的可溶聚合物可以被溶解於例如r -丁內 酯、N-甲基吡咯烷酮、二氯甲烷、及丙酮及苯乙酮的溶劑 中。 如果予以由一壞內連線結構回復一可用電子裝置,則 -14- 201019810 應使用不與該電子裝置化學反應或有害的溶劑。或者,如 果想要由一可用內連線結構移除一壞的電子裝置,則應使 用不與內連線結構元件(排除該電子裝置及可移除層)作 化學反應或有害的溶劑。再者,也可以使用濕鈾刻劑配合 上熱,以溶解該可移除層,並取回電子裝置。 低溫敏感黏劑可能容易沒有黏性或當足夠低臨限溫度 時沒有機械強度。在一實施例中,可移除層可以曝露至低 〇 溫,這使得黏性材料沒有黏性,因而,釋放該電子裝置。 在另一實施例中,可移除層可以曝露至低溫,以使得黏性 材料變脆及破裂,藉以釋放該電子裝置。一固持裝置可以 將電子裝置固持並固定至內連線結構。包含低溫敏感黏劑 的內連線結構可以被冷卻至低於約-75 °c或更低的溫度。 該溫度係根據可移除層的特性加以選擇。 如果予以由壞的基礎絕緣層分開或由內連線結構回復 可用電子裝置,則內連線結構應被冷卻至一溫度,其係高 • 於電子裝置的最小損壞臨限溫度。電子裝置的最小損壞臨 限溫度爲該電子裝置可以曝露而不會損及裝置的作動中之 元件的最小溫度。或者,如果想要由可用基礎絕緣層移除 壞電子裝置及由內連線結構回復一壞的電子裝置,該內連 線結構應冷卻至高於可用基礎絕緣層的最小損壞臨限溫度 爲高的一溫度。可用基礎絕緣層的最小損壞臨限溫度係爲 可用基礎絕緣層可以曝露而不損害該等元件的最小溫度。 在電子裝置由內連線結構移除後,位於導孔內的殘留 黏著層及導電材料可能留在電子裝置上。在電子裝置表面 -15- 201019810 及導孔中之剩餘導電材料或過量殘留黏著層可以藉由濕式 蝕刻、電漿蝕刻、化學蝕刻或反應離子蝕刻加以移除,及 殘留黏性材料可以藉由電漿蝕刻、化學蝕刻、或反應離子 蝕刻加以移除。另外,如果導電材料由金屬作成,則留在 電子裝置上的部份導電材料可以藉由金屬蝕刻加以移除。 如果導電材料包含Cu或Ti : Cu雙金屬結構,則Cu可以 以硝酸蝕刻,並留下薄Ti金屬化於該處。
在由電子裝置移除所有殘留黏著層及導電材料後,該 Q 裝置幾乎爲其原始狀況並準備組裝至另一內連線結構。
在形成可移除層的實施例中,熱塑聚合物被以液體形 式沈積在電子裝置上然後乾燥。熱塑聚合物可以爲液體形 式施加,或可以沈積爲液體溶液一部份,例如混合一溶劑 。在一例子中,適當溶液係藉由將作爲4.1重量%之2.5 重量%〇]^八(:(二甲基乙醯胺)溶液的CIBY GEIGI XU412 、27.3重量%甲醚、及66.1重量丁內酯(GBL )相加 一起所形成。此材料的微滴可以被以足夠容積分佈至電子 G 裝置,以產生範圍由約1〇〇微米至約1〇〇〇微米的厚度的 塗層。在液體熱塑聚合物沈積後,材料以一連串的熱步驟 加以乾燥。適當熱步驟例可以1〇至20分約150 °C、10至 20分約220 °C、及1〇至20分約300 °C。熱步驟的數量與 持續時間及所用的溫度係取決於所用之特定熱塑聚合物而 定。此乾燥順序將溶劑由熱塑聚合物溶液移除,並留下完 全乾燥層的熱塑聚合物在電子裝置上,藉以形成該可移除 層。 -16- 201019810 另一考量因素爲於固化時施加至部件的壓力。本質上 ,壓力愈大產生更薄的結合線。如果有較足夠厚結合線爲 多的壓力,則允許間隙材料被加入至黏劑中以控制結合線 厚度。間隙材料可以被選擇以保有原有功能,即固有特性 、想要導熱性及電阻。 如果可移除層爲可固化材料,則在可移除層形成後, 其可以爲固化。該可移除材料可以被熱固化、藉由輻射或 〇 藉由熱與輻射的組合所固化。適當輻射可以包含紫外( uv)光、電子束、及/或微波。固化可移除層在可見波長 中應足夠透明,使得在晶圓切割及晶片拾放時,自動視覺 系統可以看到晶圓切割巷道及I/O接觸特性。此透明度完 成了在晶圓切割及晶片對準或其他電子裝置放置時的對準 。此外,於用於經基礎絕緣層熔散導孔的波長下,固化的 可移除層應爲雷射可鑽孔者。例如,固化的可移除層爲所 欲之雷射可鑽孔者。 • 在施加黏著層後,黏著層可被固化。黏著層部份固化 直到黏劑係在B-階點,其中並未完全固化,但穩定足以作 進一步處理。黏著層可以熱固化或熱及輻射的組合所固化 。適當輻射可以包含UV光及/或微波。可以使用部份真空 ,以在如果有揮發物的話,加強揮發物自黏劑移除。 參考圖1(a),在本發明之實施例中,基礎絕緣層 10具有第—面12及第二面14。基礎絕緣層被固定至框結 構(未示於此圖中),以在處理時提供尺寸穩定度給絕緣 層。基礎絕緣層係由電絕緣材料所形成。再者,基礎絕緣 -17- 201019810 層係由電絕緣材料所形成。再者,基礎絕緣層可以爲聚合 物膜,其可以使導電材料固定。 如圖1 (b)所示,黏著層16被施加至基礎絕緣層的 第二面。黏著層可以結合至電子裝置18(見圖l(c)) 。黏著層因此可以將電子裝置固化或結合至基礎絕緣層。 如圖1 (c)所示,電子裝置具有第一面20及第二面 22。電子裝置的第一面可以爲裝置的作動面,其上有一或 更多I/O接觸24。可以位在電子裝置上的1/〇接觸例子包 ❹ 含墊、接腳、凸塊及錫球。在所示實施例中,I/O接觸爲 I/O墊。其他適當電子裝置可以爲封裝或未封裝半導體晶 片,例如微處理器、微控制器、視訊處理器、或ASIC ( 特定應用積體電路)、分立被動件、或球柵陣列(BG A ) 載件。在一實施例中,電子裝置爲具有一陣列I/O接觸墊 安置在其第一面上的半導體矽晶片。 再參考圖1(c),可移除層26被施加至電子裝置的 第一面。隨後,電子裝置及可移除層次組件被組合於基礎 〇 絕緣層上。 在一實施例中,電子裝置的作動或第一面可以放置與 基礎絕緣層的第二面接觸,藉以具有可移除層的電子裝置 的作動面係被放置與黏著層接觸(見圖1(d))。例如, 基礎絕緣層可以放置在拾起每一電子裝置的自動拾放系統 的加熱機台上,在此時爲拾起一被切割開晶圓或單片晶片 盤,例如盤式裝的晶片。此部份固化黏著層被加熱,藉以 使黏劑軟化並變黏,但並未固化。晶片然後以其第一面朝 -18 - 201019810 下放置,使得晶片的作動面放置靠在基礎絕緣層的第二面 ,藉此,各個晶片的I/O接觸對準在基礎絕緣層上的基準 (見圖 1 ( d ))。 在一實施例中,所示圖2(a)中,可移除層被施加至 電子裝置的第一面。可移除層可以如上述第一實施例施加 至電子裝置並固化。黏著層可以施加至電子裝置的第一面 在可移除層上,並用以將電子裝置結合至基礎絕緣層,如 0 圖2 ( a )所示。適當施加法係如上所述。 參考圖2(c),具有可移除層及黏著層的電子裝置的 作動或第一面可以放置與基礎絕緣層的第二面接觸。基礎 絕緣層已經被固定至框結構,以在處理時提供絕緣層尺寸 穩定度。在自動系統中,基礎絕緣層可以放置於拾取每一 電子裝置的自動拾放系統的加熱機台上,在此時電子裝置 爲拾取自切割晶圓及單片晶片盤,如盤式裝的晶片。該等 晶片被加熱,藉以部份固化黏著層被軟化並變黏,但並未 ® 固化。晶片然後可以置於電子裝置,使第一面接觸基礎絕 緣層的第二面,藉以各晶片的I/O接觸對準在基礎絕緣層 上的基準。黏著層可以如上所述地完全固化。 參考圖3(a),在一實施例中,基礎絕緣層被固定至 框結構(未示出),以在處理時提供絕緣層的尺寸穩定度 。在此實施例中’如圖3 (b)所示’可移除層被施加至基 礎絕緣層的第二面’而不是施加至電子裝置。可移除層可 以以上述方式加以施加。 如果可移除層由基礎絕緣層的選擇區域移除’則有圖 -19- 201019810 案可移除層可以使用作爲焊錫遮罩材料,使得可移除層係 被用以界定予以使金屬區域被保護以在焊錫附接迴焊時, 不受到焊錫。當有圖案可移除層被使用作爲焊錫遮罩時, 可移除層係被用於焊錫遮罩預定方法中,其中焊錫遮罩材 料覆蓋焊錫接觸墊的邊緣並界定將完成結合的焊錫的區域 。或者’有圖案可移除層可以被使用於非焊錫遮罩預定方 法中’其中焊錫遮罩大致不會重疊焊錫接觸墊的邊緣,而 是金屬墊界定焊錫區域。非焊錫遮罩預定方法係較差的, ❹ 因爲其可能會在各個焊錫墊旁留下小區域,其中底塡黏劑 可能建立永久黏結,並干擾後續電子裝置的移除。焊錫遮 罩係用以覆蓋由焊錫墊及其他鄰近金屬特性導出的軌跡。 用於共熔錫:鉛焊接受到約220°C的加熱溫度、高鉛 錫:鉛焊接受到約3 0 0 °C的焊接溫度、及無鉛焊接受到約 240°C至約260 °C的焊接溫度。在此實施例中,可移除層材 料應加以選擇,使得其熔點係超出選擇焊錫系統的焊錫迴 焊溫度。該可移除層係如上所述。 參 黏著層被施加至電子裝置的第一面,並被使用以將電 子裝置黏結至基礎絕緣層(見圖3(c))。黏著層被如上 施加至電子裝置。然而,在此實施例中,黏著層係被直接 施加至電子裝置的第一面,而不是施加至向外面,該可移 除層預組裝有該電子裝置。 如果可移除層被施加以部份覆蓋電子裝置的安裝在基 礎絕緣層處之區域,則黏著層應施加以部份覆蓋電子裝置 的第一面。明確地說,黏著層應施加至電子裝置的選擇區 -20- 201019810 域,使得當電子裝置放置並結合至基礎絕緣層時,在基礎 絕緣層上未塗覆有可移除層的第二面並未與黏劑接觸。黏 著層並可以部份固化,直到黏劑於B-階爲止。 電子裝置的作動或第一面可以被放置與基礎絕緣層的 第二面接觸。電子裝置的作動面具有黏著層於其上並接觸 可移除層(見圖3(d))。自動拾放系統可以用以將電子 裝置放置於基礎絕緣層上。黏著層可以固化並將電子裝置 〇 結合至基礎絕緣層。應使用低於可移除層的熔化溫度的固 化溫度。 在一實施例中,一基礎絕緣層具有第一面與第二面( 見圖4(a))。基礎絕緣層將框架構(未示出)固定以在 處理時提供對絕緣層的尺寸穩定性。在此實施例中,可移 除層被施加至基礎絕緣層,並被固定如上所述(見圖4(b ))。 如圖4(c)所示,黏著層係被施加至基礎絕緣層的第 ® 二面,至可移除層的向外面。黏著層可以如上所述地施加 〇 電子裝置的作動或第一面可以被放置與基礎絕緣層的 第二面接觸,藉以電子裝置的作動面與在基礎絕緣層上的 黏著層接觸(見圖4(d))。自動拾放系統也可以使用以 放置電子裝置至基礎絕緣層。 參考圖5(a)及5(b),低溫敏感黏著層28係被施 加至基礎絕緣層的第二面,並結合至少一電子裝置至基礎 絕緣層。低溫敏感黏劑可以有用於在處理及使用時,黏劑 -21 - 201019810 有效地將電子裝置結合至基礎絕緣層。 電子裝置的作動或第一面可以放置與接觸基礎絕緣層 的第二面,藉以電子裝置的作動面與低溫敏感黏劑接觸( 見圖5(b))。例如,基礎絕緣層可以放置在拾取每一電 子裝置的自動拾放系統的加熱機台上,在此時,電子裝置 爲拾取自切割晶圓及單片晶片盤,如盤式裝的晶片。只有 部份固化時,低溫敏感黏劑可以被加熱,藉以黏劑被軟化 及變黏。晶片然後放置使其第一面朝下,使得晶片的作動 @ 面放置靠著基礎絕緣層的第二面,及各個晶片的I/O接觸 對準在基礎絕緣層上的基準。低溫敏感黏劑可以完全固化 以將電子裝置結合至基礎絕緣層。 在一實施例中,低溫敏感黏劑被施加至電子裝置的第 一面,而不是基礎絕緣層,如圖6(a)所示。低溫敏感黏 劑可以部份固化,直到黏劑於B-階爲止。低溫敏感黏劑可 以被如上所述地處理及組裝。隨後,低溫敏感黏劑被完全 固化。 @ 具有低溫敏感黏劑於其上的電子裝置的作動或第一面 可以接觸基礎絕緣層的第二面(見圖6(b))。基礎絕緣 層可以被固定至框架構中,以在處理時,提供絕緣層尺寸 的穩定度。 爲了由內連線結構及基礎絕緣層回復電子裝置,一密 封步驟可以被延遲直到最終處理步驟爲止。然而,如果在 處理時電子裝置一直被保留在基礎絕緣層上未密封,則基 礎絕緣層可能由於未密封面的非平坦化而受到圖案化問題 -22- 201019810 基礎絕緣層固定至框結構,以在處理時提供尺寸穩定 度給基礎絕緣層。在一實施例中’框面板30具有第一面 32及第二面34。框具有一面,其界定一孔徑或一開口 38 ,用於在基礎絕緣層上的每一電子裝置位置(見圖7(a) 及 7 ( b))。 基礎絕緣層可以固定至框面板,如圖8所示。於製造 φ 內連線結構中,框面板穩定基礎絕緣層,而不是框結構或 另外固定至框結構(以上所示)。再者,框面板可以增加 於處理時的基礎絕緣層的未密封面的平坦度。框面板可以 爲內連線結構的一相對永久元件。如圖7 ( a )所示,框面 板可以足夠大,以包含多數開口 38,其中每一開口係用於 基礎絕緣層上的不同電子裝置位置,藉以框面板提供穩定 度及增加平坦度給多數電子裝置位置。或者,框面板可以 包含單一開口並被作成大小以提供穩定及增加平坦度給在 基礎絕緣層上的一電子裝置位置。 適合框面板可以由金屬、陶瓷或聚合物材料所形成。 適當聚合物材料可以包含聚醯亞胺、或環氧樹脂或環氧混 合物。聚合物材料可以包含一或多數加強塡料。此塡料可 以包含纖維或小無機粒子。適當纖維可以包含玻璃纖維或 碳纖維。適當粒子可以包含碳化矽、氮化硼、或氮化鋁。 框面板可以爲模塑聚合物結構。在一實施例中,框面板係 由鈦、鐵、銅或錫所選出之金屬。或者,金屬可以爲一合 金或金屬複合物,例如不鏽鋼或Cu :Invar : Cu。框面板 -23- 201019810 所形成的特定材料可以根據想要熱膨脹係數、剛度、或其 他想要機械特性’而被選擇用於一特定設計。框面板可以 具有一金屬塗層。用於塗覆的適當金屬可以包含鎳。框面 板可以具有一聚合物塗層。適當聚合物塗覆材料可以包含 聚醯亞胺,其可以改良黏性。 框結構及/或框面板可以於處理時穩定基礎絕緣層。 然而’可以不使用框結構或框面板。例如,逐捲處理可能 不必使用框結構或框面板。 參 框面板可以具有大於約l〇ppm/°C的熱膨脹係數(CTE )。框面板可以具有一熱膨脹係數(CTE),其係低於 20ppm/°C。在一實施例中,框面板可以具有等於或接近電 子裝置的厚度。 在一實施例中’框面板的第一面固定至基礎絕緣層的 第二面(見圖8(a)及8(b))。基礎絕緣層可以使用 黏著層40結合至框面板。用以結合框面板至基礎絕緣層 的適當黏劑包含至少以上所列之材料作爲黏著材料。適當 〇 應用方法包含上述的方法。 另外,如果用以結合框面板至基礎絕緣層的黏著層與 用以黏結電子裝置至基礎絕緣層的黏著層相同,則電子裝 置及框面板可以放於基礎絕緣層上並同時固化。這可以簡 化或減少處理步驟的數量。例如,如圖9所示,基礎絕緣 層14的第二面係被塗覆以熱固黏著層16,及黏著材料被 固定至B-階。基礎絕緣層的第二面被積層至框面板30的 第一面,如圖9(b)所示。具有可移除層固定於其上的電 -24- 201019810 子裝置18係被置放於基礎絕緣層的第二面在框面板30的 開口內(見圖9(c)及9(d))。黏著層將框面板與電 子裝置完全固定至基礎絕緣層。 在框面板中的每一開口可以在X及y尺寸中大於電子 裝置範圍由約0.2毫米(mm)至約5mm。此大小乘數可 以促成將電子裝置的後續放置在基礎絕緣層上。或者,框 面板可以在電子裝置放置及/或黏結至基礎絕緣層後被放 φ 置在基礎絕緣層上。 參考圖10(a),例如基礎絕緣層的第二面被塗覆以 黏著層及黏劑被固化至B-階。具可移除層放置於其上的電 子裝置係被放置在基礎絕緣層的第二面上,如圖10(b) 所示。基礎絕緣層的第二面被積層至框面板的第一面,如 圖10(c)及10(d)所示。電子裝置被安裝在框面板的 開口中。最後,黏著層完全固化以將框面板及電子裝置黏 結至基礎絕緣層。 9 在一實施例中,一次組件包含可移除層及黏著層,其 具有一阻障塗層安置於其間,以形成一夾層。阻障塗層可 以阻擋來自黏著層的反應物種的移動,並防止黏著層在處 理時與可移除層反應。此一反應發生時,可能造成在可移 除層與黏著層間之弱界面或缺陷點。例如,熱固黏著層可 以在高溫處理時,例如固化時,與可移除層的熱塑材料反 應。 在可移除層已經被施加至電子裝置後,或者基礎絕緣 層或可移除層被固化後,阻障塗層可爲被施加至可移除層 -25- 201019810 的朝外面("在頂面")。阻障塗層可爲有機或無機層。在 有機阻障塗層被使用的實施例中,其可以藉由於此所述之 方法施加至基礎絕緣層或電子裝置,適用以將黏著層或可 移除層的任一,方法包含但並不限於化學氣相沈積、電漿 沈積、或反應濺鍍。在使用無機阻障塗層的實施例中,其 可以藉由CVD、蒸镀或濺鍍。如果阻障塗層被施加至電子 裝置的表面,則阻障塗層可以施加至晶圓級,在晶圓處理 完成後或晶圓切割之前。或者,阻障塗層可以在晶圓切割 @ 後被施加至單片晶片。 阻障塗層可以包含由聚烯、聚酯、或含氫非晶氫化碳 所選出的一或更多有機材料。其他適當阻障塗層可以由無 機材料形成,例如 Ta205、Al2〇3、Sb203、Bi203、W03、 或 Zr02 。 在一實施例中,在電子裝置與基礎絕緣層間之電連接 係在電子裝置黏結至基礎絕緣層後形成。明確地說,一電 連接係完成在位於電子裝的I/O墊與位在基礎絕緣層上的 ❿ 電導體之間。 參考圖11,位於基礎絕緣層上的適當電導體40包含 墊、接腳、凸塊、及錫球。在基礎絕緣層與電子裝置間之 電連接可以爲根據特定應用參數所選擇的結構。例如,孔 徑、孔、導孔42可以經由基礎絕緣層、黏著層及可移除 層所建立至電子裝置上的一或更多I/O接觸(見圖11)。 在一實施例中,導孔可以作成大小以使得它們爲微導孔。 可以使用雷射熔散、機械鑽孔、穿孔、濕式化學鈾刻、電 -26- 201019810 漿蝕刻、或反應離子蝕刻。 如果雷射熔散技術形成導孔,則基礎絕緣層可以爲一 框結構所支撐,並可以被翻面並放置於自動雷射系統。雷 射系統可以規劃至雷射熔散在選定位置的基礎絕緣層。此 程序經由基礎絕緣層、黏著層、及可移除層形成肓導孔至 電子裝置18上的多數I/O接觸24。如果想要,雷射熔散 後可以由一去膠渣(de-smear)或去浮渣(de-scum)處理 〇 ’其移去在導孔中之殘留灰塵及殘留黏著層,以使在電子 裝置上的I/O接觸曝露。此步驟可以爲反應離子蝕刻( RIE )、電漿清潔或濕式化學蝕刻加以執行。如果想要, 電力面或接地面可以形成在基礎絕緣層的第一面上。 參考圖11(b),由元件符號44所表示之導電材料可 以安置入電子裝置之延伸到I/O接觸的導孔中並安置在基 礎絕緣層10的第一面上。導電材料可以爲導電聚合物, 並可以藉由噴墨或網印而沈積。適當導電材料例可以包含 • 環氧樹脂 '聚楓、或聚胺基甲酸酯,其可以加入金屬粒子 塡料。適當金屬粒子包含銀及金。其他適當金屬可以包含
Al、Cu、Ni、Sn及Ti。除了塡入聚合物材料外,也可以 使用固有導電聚合物。適當導電聚合物包含聚乙炔、聚吡 咯、聚噻吩、聚苯胺、聚莽、聚-3-己烷基噻吩、聚萘、聚 對苯硫醚、及聚苯基乙烯。如果針對黏性及穩定性,則固 有導電聚合物可以被塡入以導電塡料以進一步加強導電率 〇 如果導電材料爲金屬,則導電材料可以藉由包含濺鍍 -27- 201019810 、蒸鍍、電鍍、或無電電鍍的一或多數方法加以沈積。在 一實施例中,基礎絕緣層的第一面及由延伸至電子裝置上 的I/O接觸的導孔的曝露面係使用組合濺鍍及電鍍順序加 以金屬化。基礎絕緣層被放置於真空濺鍍系統中,以基礎 絕緣層的第一面曝露及導孔至濺鍍系統。回濺步驟濺蝕刻 所曝露的裝置I/O接點,以移除殘留黏性材料及本地金屬
氧化物。再者,回濺步驟蝕刻入基礎絕緣層面。金屬I/O 接觸的濺蝕刻降低後續金屬化步驟的接觸電阻,同時基礎 參 絕緣層的蝕刻可以增加金屬對基礎絕緣層的第一面的黏性 〇 如圖11 (b)所示,種金屬層44被濺鍍至基礎絕緣層 的第一面及界定該導孔的側壁及曝露之I/O接觸。使用包 含例如Ti或Cu的阻障金屬與例如Cu或Au的非阻障金 屬的雙金屬系統。阻障金屬可以鍍至範圍由約1000埃至 約3000埃的厚度,及非阻障金屬可以鍍至由約〇.2米至 約2.0微米範圍的厚度。金屬沈積步驟可以在基礎絕緣層 〇 的第一面上、或非元件側形成金屬內連線。 在濺鍍步驟後,相當厚層的非阻障種金屬層被電鍍至 基礎絕緣第一面,如圖11 (C)所示。適當金屬化圖案程 序可以包含例如圖11所繪之半加成或圖案電鍍製程。包 含導孔側壁的基礎絕緣層的金屬面係被電鍍以金屬,以形 成範圍由約2微米至約20微米厚的一層。參考圖η (c) ,光遮罩材料被沈積至基礎絕緣層的第一面上,並被圖案 化以曝露表面的選定區域。想要保有例如內連線軌跡、 -28- 201019810 ι/ο接觸及導孔的金屬的基礎絕緣層的第一面上的區域並 未被覆蓋以光阻,因此,想要使金屬移除的基礎絕緣面的 區域被曝露並未覆蓋。多次濕式金屬蝕刻浴移除在曝露基 礎絕緣層中的鍍起及濺鑛金屬,同時,留下的區域藉由遮 罩材料而保持不受濕式蝕刻劑的侵害。在完成蝕刻步驟後 ,留下的光阻材料被移除。光阻材料移除露出想要的金屬 化圖案,如圖1 1 ( d )所示。 〇 在一順序中,使用減層金屬圖案製程。在此方法中, 光罩材料係被安置在基礎絕緣層的第一面上,然後,光圖 案化以曝露出該表面的曝露選擇區域。在想要保有例如內 連線軌跡、I/O接觸、及導孔的基礎絕緣層的第一面上的 區域係被保留爲覆蓋光阻,而基礎絕緣層中想要使金屬被 移除的區域係被保持爲未覆蓋,如圖11(c)所示。包含 導孔側壁的基礎絕緣層的第一面的曝露金屬區係被電鍍至 範圍由約4微米至約20微米的厚度。因爲鍍上金屬將具 Φ 有側壁,其跟隨圖案光阻的直線側壁,光阻厚度應大於鍍 上金屬的厚度。在完成鍍上程序步驟後,剩餘光阻材料被 移除,留下在基礎絕緣層的第一面上的金屬區域,其中種 金屬並未被鍍上,如圖11(d)所示。多次標準濕式金屬 蝕刻浴可以移除曝露的種金屬,以留下想要金屬化圖案。 在基礎絕緣層與電子裝置間之電連接係使用焊接程序加以 形成。 先前處理步驟完成一第一內連線層48及其至電子裝 置的I/O接觸的電連接。至包含例如微處理器、視訊處理 -29- 201019810 器及ASIC (特定應用積體電路)的半導體的一或多數複 雜電子裝置的連接可能需要額外內連線層,以完全配線經 所有所需的晶片I/O接觸。對於這些電子裝置,一或更多 內連線層可以被形成在基礎絕緣層的第一面上。對於具較 少配線複雜度的更簡單電子裝置,可以只需要一內連線層 〇 在一實施例中,額外內連線層可以藉由將一額外絕緣 層50黏結至第一內連線層加以形成。在圖12(a)所示之 參 實施例中’額外絕緣層具有第一面52及第二面54,並被 塗覆有黏著層56。用於本發明中之適當黏劑包含於此所述 之適當黏性材料的材料。如果黏著層包含熱固材料,則在 黏著層施加至額外絕緣層後,黏劑被固化至B -階。 適用以將黏著層施加至額外內連線層的方法包含噴塗 、旋塗、滾塗、彎月塗、浸塗、轉印、噴墨、微滴分散、 圖案印刷沈積或乾膜積層。黏著層可以具有大於約5微米 的厚度。在一實施例中,可移除層具有範圍由約5微米至 〇 約10微米、由約10微米至約20微米、由約20微米至約 30微米、由約30微米至約40微米、由約40微米至約50 微米、或大於約50微米的厚度。在另一實施例中,黏著 層可以爲預製自黏膜’其係被施加至額外絕緣層的表面。 參考圖12(b) ’額外絕緣層的第二面係放置與基礎 絕層第一面(非元件面)接觸。黏著層被完全固化,以將 額外絕緣層黏結至基礎絕緣層及內連線層48。在一實施例 中,使用加熱真空積層系統,額外絕緣層係積層在基礎絕 -30- 201019810 緣層的第〜面上。 在額外絕緣層上的電導體40係被電連接至基礎絕緣 層上的電導體40。例如,導孔可以經由穿過額外絕緣層及 穿過黏著層至基礎絕緣層上的選擇電導體,如圖12(c) 戶斤示°相同於上述在第一內連線層中形成導孔及沈積導電 材的處理步驟可以使用以在額外絕緣層及黏著層中形成 導電導孔(見圖12(d))。 〇 在一實施例中,額外絕緣層的第一面係被金屬化,以 使用上述第一內連線層的金屬化及圖案化步驟,完成第二 內連線層。多數額外內連線層可以以類似方式形成。 多數內連線層配合以界定內連線組件60爲如圖12(d )及13所示。內連線組件具有第一面62及第二面64。內 連線組件可以藉由將該組件的第一面塗覆以介電或焊錫遮 罩材料68,以鈍化任何金屬軌跡並界定用於組件或封裝 I/O接觸的接觸墊。封裝I/O接觸可以具有其他金屬沈積 # ,例如應用至曝露接觸墊的例如Ti : Ni : Au的其他金屬 沈積,以提供更堅固的I/O接觸。額外金屬沈積可以藉由 無電電鍍加以施加。I/O接觸墊可以具有附著至它們或原 有接腳、焊錫球、或接腳,以建立墊陣列。圖13顯示具 有例如球柵陣列的一陣列錫球的內連線組件60。也可以使 用其他內連線結構。例如,內連線組件可以具有例如接腳 柵陣列的一陣列接腳。 可以是內連線層或包含多數內連線層的內連線組件的 內連線結構完成時,標準電測試台決定是否所有內連線爲 -31 - 201019810 正確。藉由將之校正’表示該電路有否開路或短路。如果 測試表示內連線結果有錯,或在內連線結構上的另一元件 有錯,則良好電子裝置可以由有錯的封裝回復。或者,如 果電子裝置被發現壞的’則壞的裝置可以由內連線結構移 除並以新的替換。 在一實施例中,可移除層可以具有一軟化溫度或熔點 。電子裝置可以藉由加熱可移除層至其軟化或熔點,而由 內連線結構回復。在該溫度,電子裝置由該基礎絕緣層釋 放或移除,及內連線結構可以被回復。可移除層被曝露至 熱源以軟化或熔解該可移除層。使用此技術,當電子裝置 被固持裝置所穩固時,內連線結構可以自該電子裝置剝離 。一適當固持裝置可以使用一真空或機械夾具。夾具可以 握住內連線結構的邊緣並將內連線結構自電子裝置移除或 剝離。 可移除層允許電子裝置予以取回,而不會損及電子裝 置或在其作動面上的元件。這對於使用低κ(介電常數) 內介電層的半導體裝置特別要考量,因爲它們具有較低之 機械強度並易受損。
在另一移除法中,內連線結構可以安裝在一受熱機台 上,其中二次加熱源對電子裝置及包圍該裝置的區域提供 局部加熱。可移除層被加熱至其軟化溫度或其熔點。如果 可移除層包含熱塑或熱固聚合物,則可移除層可以藉由將 可移除層曝露至爲聚合物的材料特性所決定的溫度,而加 以軟化或熔化。適當溫度範圍可以由約2 5 0 °c至約3 5 0 °C 201019810 中。 如果有作動或未損壞電子裝置予以由壞的基礎絕緣層 移除,則可移除層的熔點溫度應低於電子裝置的最大損壞 臨限溫度。電子裝置的最大損壞臨限溫度係爲電子裝置( 包含其上的電路)可以曝露而不會損及電子裝置的最大溫 度。或者,如果想要由作動及未受損基礎絕緣層移除壞的 電子裝置,則可移除層的熔點溫度應低於基礎絕緣層的最 φ 大損壞臨限溫度。基礎絕緣層(包含其上的電路)的最大 損壞臨限溫度爲基礎絕緣層可以被曝露而又不損及元件的 最大溫度。因此,可以由內連線結構移除受損電子裝置或 任一受損的其他元件。 在一實施例中,內連線結構包含一倒裝晶片或晶片級 電子裝置,其利用相當小間距(約50微米至約1 000微米 )陣列的錫球,以將電子裝置電連接至基礎絕緣層,以界 定及形成內連線結構。可移除層應在底塡施加前被施加, • 或者,焊錫附接電子裝置如果在被發現爲壞的在底塡固化 前可被移除,但在底塡固化後不能迅速移除。該底塡可以 在迴焊後密封住錫球,並電連接電子裝置至內連線結構焊 錫墊。因此,底塡將結合至可移除層而不是基板。在電子 裝置安裝處下的可移除層的應用,使得在底塡固化後,完 成電子裝置的移除。 在一實施例中,內連線結構可以安裝在一受熱機台上 。二次加熱源施加局部熱給電子裝置及該裝置旁的區域。 可移除層及附接電子裝置至內連線結構的焊錫連接係被加 -33- 201019810 熱至其軟化點或熔點。這放開了可移除層及電子裝置,並 允許電子裝置予以由安裝側移除,同時,熱固底塡保持完 全未變動。先前安裝處可以被清洗以移除殘留物或殘渣。 最後’具有錫球的新電子裝置可以然後安裝在內連線結構 ,並被焊接與底塡,以完成壞元件的更換。 如果電子裝置被一例如錫球或導電聚合物引線的焊接 所電附接至內連線結構,則電連接及可移除層應被加熱至 其熔點或軟化點,以將電子裝置內連線結構移除。在電子 @ 裝置與由導電聚合物材料所形成的內連線結構間之實體連 接可以被加熱至熔化或軟化導電材料,以釋放電子裝置。 或者,如果可能,此電連接可以在可移除層被熔化或軟化 後被實體方式破壞。 藉由使用於此所示之實施例,可以使軟膜覆晶接合、 塑膠高密度內連線(HDI )、高I/O腳數處理器晶片受到 好處。在軟膜覆晶接合製程中,複雜內連線結構需要在電 子裝置被結合至基礎絕緣層後被製造。在需要以配線高數 ® 量晶片I/O墊的層數量很複雜及在各個所需內連線層的複 雜性很高。這對於每內連線結構有不好的不良率,例如約 2 %至約10%。複雜內連線結構的良率損失,除非可以回復 ,否則丟棄了成本很高處理器晶片。以一或更多於此揭示 之方法的回復可以提供用於黏結的相當低應力回復製程’ 其係在正常操作溫度下爲穩定’並可以耐受高迴焊溫度, 但如果電子元件需要,由內連線結構回復。 在一實施例中,密封可以被延遲’直到最終處理步驟 -34- 201019810 允許自內連線結構移除電子裝置。在內連線結構完成後, 執行內連線結構的測試。如果內連線結構及電子裝置被認 爲沒有缺陷,則包圍該電子裝置週邊可以被密封,以進一 步保護電子裝置及內連線不受濕氣及熱機應力。基礎絕緣 層及曝露電子裝置可以以密封材料70加以密封,以完整 地內藏基礎絕緣層及電子裝置(見圖13)。在另一實施例 中,基礎絕緣層及曝露電子裝置可以部份密封,以內藏基 參 礎絕緣層及電子裝置(見圖13)。在一實施例中,罐封或 模鑄程序可以使用以密封。適當模鑄程序包含澆模、轉移 模製或壓縮模製。較佳地,利用塡壩密封法。 可以使用之密封材料包含熱塑及熱固聚合物。適當脂 族及芳香族聚合物包含聚醚醯亞胺、丙烯酸酯、聚胺基甲 酸酯、聚丙烯、聚颯、聚四氟乙烯、環氧、苯並環丁烯( BCB )、室溫可硫化(RTV )矽酮及胺基甲酸酯、聚醯亞 胺、聚醚醯亞胺、聚碳酸酯、矽酮等等。由於有相當低固 ® 化溫度’在一實施例中,密封材料爲熱固聚合物。密封材 料可以包含塡料。塡料的類型、大小及數量可以被使用以 調整各種模鑄材料的特性,例如導熱率、熱膨賬係數、黏 度及濕氣吸取。例如,這些材料可以包含粒子、纖維、網 、片或無機粒子板。適當塡料可以包含玻璃、矽石、陶瓷 、碳化矽、氧化鋁、氮化鋁、氮化硼、鎵、或其他金屬、 金屬氧化物 '金屬碳化物、金屬氮化物、或金屬矽化物。 其他適當塡料可以包含碳爲主之材料。 如果框面板被使用,則其可以在電子裝置附接前(見 -35- 201019810 圖9)、在電子裝置附接後(見圖l〇)、或在內連線組件 完成後(見圖14)被施加。在後續方法中,黏劑應用至框 面板的主面並黏結至內連線組件的第二面。在所有這些框 面板附接方法中,在各個框面板開口的內緣與安置在該開 口內的電子裝置的外緣間存在有一間隙或深溝間。此間隙 可以爲未塡滿或可以被完全或部份塡以密封材料。在框面 板口內緣與電子裝置的外緣之間隙可以部份塡入,使得它 們係在10%滿及約90%滿之間。密封材料可以被固化。在 參 部份實施例中,較佳地同時固化密封材料及黏著層。 在基礎絕緣層及曝露電子裝置被密封後,一蓋/散熱 器72可以結合至電子裝置的第二面,以對電子裝置提供 熱保護。蓋/散熱器被結合至熱介面材料(TIM ) 74。蓋/ 散熱器可以使用黏劑76黏結至框面板的第二面。或者, 電子裝置的背側可以保持曝露,以在高功率裝置的裝置操 作時完成約5瓦至約100瓦或更多消散的熱移除。 於此所述之實施例係爲具有對應於申請專利範圍中所 參 述之本發明之元件的各組成物、結構、系統及方法的例子 。所述之說明係使得熟習於本技藝者可以使用及完成具有 對應於申請專利範圍中所述之本發明各元件的其他元件的 實施例。因此,本發明之範圍包含與申請專利範圍語法相 同的組成物、結構、系統與方法,並更包含與申請專利範 圍中之大致相同的其他結構、系統與方法。雖然部份特性 與實施例已經於此加以顯示與說明,但很多修改及變化仍 能爲相關技藝者所進行。隨附之申請專利範圍涵蓋所有這 -36- 201019810 些修改與變化。 【圖式簡單說明】 圖1(a)至1(d)爲依據本發明實施例之予以被黏 結至基礎絕緣層的電子裝置的剖面圖。 圖2(a)至2(c)爲依據本發明另一實施例之予以 黏結至基礎絕緣層的電子裝置的剖面圖。 〇 圖3(a)至3(d)爲依據本發明另一實施例之予以 黏結至基礎絕緣層的電子裝置的剖面圖。 圖4(a)至4(d)爲依據本發明另一實施例之予以 黏結至基礎絕緣層的電子裝置的剖面圖。 圖5(a)至5(b)爲依據本發明另一實施例之予以 黏結至基礎絕緣層的電子裝置的剖面圖。 圖6(a)至6(b)爲依據本發明另一實施例之予以 黏結至基礎絕緣層的電子裝置的剖面圖。 # 圖7(a)爲框面板的俯視圖。 圖7 ( b )爲框面板的剖面圖。 圖8(a)至8(b)爲依據本發明另一實施例之予以 黏結至基礎絕緣層的框面板的剖面圖。 圖8(c)爲依據本發明另一實施例之將電子裝置放置 於基礎絕緣層上的框面板內的剖面圖。 圖9(a)至9(d)爲依據本發明另一實施例之予以 黏結至基礎絕緣層及放置於框面板內的電子裝置的剖面圖 -37- 201019810 圖10(a)至10(d)爲依據本發明另一實施例之予 以黏結至基礎絕緣層的電子裝置與框面板的剖面圖。 圖11 (a)至11(d)爲依據本發明實施例之基礎絕 緣層的導孔形成及金屬化的剖面圖。 圖12(a)至12(b)爲依據本發明另一實施例之予 以黏結至內連線層的另一基礎絕緣層的剖面圖。 圖12(c)至12(d)爲依據本發明另一實施例之額 外基礎絕緣層的導孔形成及金屬化的剖面圖。 @ 圖13爲依據本發明另一實施例完成的內連線組件的 剖面圖。 【主要元件符號說明】 10 :基礎絕緣層 12 : 第一面 14 : 第二面 16 : 黏著層 18 : 電子裝置 20 : 第一面 22 : 第二面 24 : Ϊ/0接觸 26 : 可移除層 28 : 低溫敏感黏著層 30 : 框面板 3 2 : 笫一面 -38- 201019810 34 :第二面 38 :開口 40 :電導體 42 :導孔 44 :種金屬層 48:第一內連線層 5 0 :絕緣層 ❹ 52 :第一面 54 :第二面 56 :黏著層 60 :內連線組件 62 :第一面 64 :第二面 68 :焊錫遮罩材料 7 0 :密封材料 Ο 72 :蓋/散熱器 74 :熱介面材料 -39-
Claims (1)
- 201019810 十、申請專利範圍 種電子元件,包含: 基礎絕緣層’具有第一面與第二面; 電子裝置,具有第一面與第二面,及該電子裝置被固 定至該基礎絕緣層; 黏著層’安置於該電子裝置的該第一面與該基礎絕緣 層的該第二面間;及 可移除層’安置於該電子裝置的該第一面與該基礎絕 緣層的該第二面之間,其中該基礎絕緣層經由該可移除層 固定至該電子裝置,該可移除層能在足夠低臨限溫度下, 將該基礎絕緣層自該電子裝置釋放。 2.如申請專利範圍第1項所述之電子元件,其中該可 移除層在該臨限溫度時損失足夠的機械強度,以允許該電 子裝置予以由該基礎絕緣層取回,而不會損壞該電子裝置 〇 3 ·如申請專利範圍第1項所述之電子元件,更包含 I/O接觸在該電子裝置的該第一面或該第二面上,及電導 體位在該基礎絕緣層的該第一面或該第二面上,其中該 I/O接觸與該電導體作電通訊。 4. 如申請專利範圍第1項所述之電子元件,其中該可 移除層具有多數次層,能彼此剝層,以協助該電子裝置自 該基礎絕緣層移除。 5. 如申請專利範圍第1項所述之電子元件,其中該可 移除層係在低於約-50°C的溫度釋放。 201019810 6.如申請專利範圍第1項所述之電子元件,其中該黏 著層爲可舄B -階並具有較該可移除層的熔化溫度爲低的固 化溫度。 7 ·如申請專利範圍第1項所述之電子元件,更包含阻 障塗層’安置於該可移除層與該黏著層之間。 8·如申請專利範圍第1項所述之電子元件,更包含電 連接結構,其包含: 〇 至少一導孔,由該基礎絕緣層的該第一面延伸至該電 子裝置的該第一面的I/O接觸;及 導電材料,安置於該導孔的至少一部份,該導電材料 延伸經該導孔至該電子裝置的該I/O接觸。 9·如申請專利範圍第1項所述之電子元件,更包含框 面板具有第一面、第二面、及至少一孔徑,用於在該基礎 絕緣層上的電子裝置處,其中該框面板的該第一面被固定 至該基礎絕緣層的該第二面。 Φ 10.如申請專利範圍第1項所述之電子元件,其中該 電子裝置爲半導體晶片。 -41 -
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/766,340 US20080318054A1 (en) | 2007-06-21 | 2007-06-21 | Low-temperature recoverable electronic component |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201019810A true TW201019810A (en) | 2010-05-16 |
Family
ID=40136815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW97142678A TW201019810A (en) | 2007-06-21 | 2008-11-05 | Low-temperature recoverable electronic component |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080318054A1 (zh) |
| TW (1) | TW201019810A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110139462A (zh) * | 2018-02-09 | 2019-08-16 | 深南电路股份有限公司 | 一种印刷电路板及其制作方法和电子装置 |
| US10652992B2 (en) | 2018-02-09 | 2020-05-12 | Shennan Circuits Co., Ltd. | Printed circuit board, method for manufacturing the same and electronic device |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7727808B2 (en) * | 2008-06-13 | 2010-06-01 | General Electric Company | Ultra thin die electronic package |
| US8877523B2 (en) | 2011-06-22 | 2014-11-04 | Freescale Semiconductor, Inc. | Recovery method for poor yield at integrated circuit die panelization |
| US8748231B2 (en) * | 2011-08-23 | 2014-06-10 | Amphenol Thermometrics, Inc. | Component assembly using a temporary attach material |
| DE102018118251B4 (de) * | 2018-07-27 | 2020-02-06 | Infineon Technologies Ag | Chipanordnung und Verfahren zur Herstellung derselben |
Family Cites Families (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4722914A (en) * | 1984-05-30 | 1988-02-02 | Motorola Inc. | Method of making a high density IC module assembly |
| US4630096A (en) * | 1984-05-30 | 1986-12-16 | Motorola, Inc. | High density IC module assembly |
| US4566186A (en) * | 1984-06-29 | 1986-01-28 | Tektronix, Inc. | Multilayer interconnect circuitry using photoimageable dielectric |
| US4783695A (en) * | 1986-09-26 | 1988-11-08 | General Electric Company | Multichip integrated circuit packaging configuration and method |
| US4918811A (en) * | 1986-09-26 | 1990-04-24 | General Electric Company | Multichip integrated circuit packaging method |
| US4933042A (en) * | 1986-09-26 | 1990-06-12 | General Electric Company | Method for packaging integrated circuit chips employing a polymer film overlay layer |
| US4901136A (en) * | 1987-07-14 | 1990-02-13 | General Electric Company | Multi-chip interconnection package |
| US4894115A (en) * | 1989-02-14 | 1990-01-16 | General Electric Company | Laser beam scanning method for forming via holes in polymer materials |
| US5169678A (en) * | 1989-12-26 | 1992-12-08 | General Electric Company | Laser ablatable polymer dielectrics and methods |
| JP3280394B2 (ja) * | 1990-04-05 | 2002-05-13 | ロックヒード マーティン コーポレーション | 電子装置 |
| US4981811A (en) * | 1990-04-12 | 1991-01-01 | At&T Bell Laboratories | Process for fabricating low defect polysilicon |
| US5161093A (en) * | 1990-07-02 | 1992-11-03 | General Electric Company | Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive |
| US5151769A (en) * | 1991-04-04 | 1992-09-29 | General Electric Company | Optically patterned RF shield for an integrated circuit chip for analog and/or digital operation at microwave frequencies |
| US5169911A (en) * | 1992-02-18 | 1992-12-08 | General Electric Company | Heat curable blends of silicone polymide and epoxy resin |
| US5366906A (en) * | 1992-10-16 | 1994-11-22 | Martin Marietta Corporation | Wafer level integration and testing |
| US5353498A (en) * | 1993-02-08 | 1994-10-11 | General Electric Company | Method for fabricating an integrated circuit module |
| US5353195A (en) * | 1993-07-09 | 1994-10-04 | General Electric Company | Integral power and ground structure for multi-chip modules |
| US5434751A (en) * | 1994-04-11 | 1995-07-18 | Martin Marietta Corporation | Reworkable high density interconnect structure incorporating a release layer |
| US5527741A (en) * | 1994-10-11 | 1996-06-18 | Martin Marietta Corporation | Fabrication and structures of circuit modules with flexible interconnect layers |
| US5745984A (en) * | 1995-07-10 | 1998-05-05 | Martin Marietta Corporation | Method for making an electronic module |
| US5866952A (en) * | 1995-11-30 | 1999-02-02 | Lockheed Martin Corporation | High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate |
| US5888837A (en) * | 1996-04-16 | 1999-03-30 | General Electric Company | Chip burn-in and test structure and method |
| JP2000068295A (ja) * | 1998-08-25 | 2000-03-03 | Tomoegawa Paper Co Ltd | 電子部品用接着フィルム |
| US6239980B1 (en) * | 1998-08-31 | 2001-05-29 | General Electric Company | Multimodule interconnect structure and process |
| US6541872B1 (en) * | 1999-01-11 | 2003-04-01 | Micron Technology, Inc. | Multi-layered adhesive for attaching a semiconductor die to a substrate |
| US7007356B2 (en) * | 1999-06-18 | 2006-03-07 | Phoenix Performance Products, Inc. | Cushioning pads and the formation of cushioning pads |
| US6239482B1 (en) * | 1999-06-21 | 2001-05-29 | General Electric Company | Integrated circuit package including window frame |
| US6242282B1 (en) * | 1999-10-04 | 2001-06-05 | General Electric Company | Circuit chip package and fabrication method |
| US6475877B1 (en) * | 1999-12-22 | 2002-11-05 | General Electric Company | Method for aligning die to interconnect metal on flex substrate |
| US6429042B1 (en) * | 2000-04-04 | 2002-08-06 | General Electric Company | Method of reducing shear stresses on IC chips and structure formed thereby |
| US6657031B1 (en) * | 2000-08-02 | 2003-12-02 | Loctite Corporation | Reworkable thermosetting resin compositions |
| US6734534B1 (en) * | 2000-08-16 | 2004-05-11 | Intel Corporation | Microelectronic substrate with integrated devices |
| US20020020898A1 (en) * | 2000-08-16 | 2002-02-21 | Vu Quat T. | Microelectronic substrates with integrated devices |
| US6586822B1 (en) * | 2000-09-08 | 2003-07-01 | Intel Corporation | Integrated core microelectronic package |
| US6489185B1 (en) * | 2000-09-13 | 2002-12-03 | Intel Corporation | Protective film for the fabrication of direct build-up layers on an encapsulated die package |
| US6713859B1 (en) * | 2000-09-13 | 2004-03-30 | Intel Corporation | Direct build-up layer on an encapsulated die package having a moisture barrier structure |
| US6555906B2 (en) * | 2000-12-15 | 2003-04-29 | Intel Corporation | Microelectronic package having a bumpless laminated interconnection layer |
| US6894399B2 (en) * | 2001-04-30 | 2005-05-17 | Intel Corporation | Microelectronic device having signal distribution functionality on an interfacial layer thereof |
| FR2824953B1 (fr) * | 2001-05-18 | 2004-07-16 | St Microelectronics Sa | Boitier semi-conducteur optique a lentille incorporee et blindage |
| US6586276B2 (en) * | 2001-07-11 | 2003-07-01 | Intel Corporation | Method for fabricating a microelectronic device using wafer-level adhesion layer deposition |
| US6749737B2 (en) * | 2001-08-10 | 2004-06-15 | Unimicron Taiwan Corp. | Method of fabricating inter-layer solid conductive rods |
| US7183658B2 (en) * | 2001-09-05 | 2007-02-27 | Intel Corporation | Low cost microelectronic circuit package |
| FI115285B (fi) * | 2002-01-31 | 2005-03-31 | Imbera Electronics Oy | Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi |
| US6506632B1 (en) * | 2002-02-15 | 2003-01-14 | Unimicron Technology Corp. | Method of forming IC package having downward-facing chip cavity |
| US6506633B1 (en) * | 2002-02-15 | 2003-01-14 | Unimicron Technology Corp. | Method of fabricating a multi-chip module package |
| US20030170450A1 (en) * | 2002-03-05 | 2003-09-11 | Stewart Steven L. | Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive |
| US6994897B2 (en) * | 2002-11-15 | 2006-02-07 | General Electric Company | Method of processing high-resolution flex circuits with low distortion |
| TW588445B (en) * | 2003-03-25 | 2004-05-21 | Advanced Semiconductor Eng | Bumpless chip package |
| US6933493B2 (en) * | 2003-04-07 | 2005-08-23 | Kingpak Technology Inc. | Image sensor having a photosensitive chip mounted to a metal sheet |
| US6838776B2 (en) * | 2003-04-18 | 2005-01-04 | Freescale Semiconductor, Inc. | Circuit device with at least partial packaging and method for forming |
| US20060258048A1 (en) * | 2004-01-05 | 2006-11-16 | Ekubik Consulting Llc | Integrated capacitor for wafer level packaging applications |
| DE102004022884B4 (de) * | 2004-05-06 | 2007-07-19 | Infineon Technologies Ag | Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben |
| TWI237883B (en) * | 2004-05-11 | 2005-08-11 | Via Tech Inc | Chip embedded package structure and process thereof |
| TWI264094B (en) * | 2005-02-22 | 2006-10-11 | Phoenix Prec Technology Corp | Package structure with chip embedded in substrate |
| JP2006245057A (ja) * | 2005-02-28 | 2006-09-14 | Sony Corp | ハイブリットモジュール及びその製造方法並びにハイブリット回路装置 |
| US20060292377A1 (en) * | 2005-06-28 | 2006-12-28 | Seagate Tecnology Llc | Adhesive attachment of a first member to a second member |
-
2007
- 2007-06-21 US US11/766,340 patent/US20080318054A1/en not_active Abandoned
-
2008
- 2008-11-05 TW TW97142678A patent/TW201019810A/zh unknown
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110139462A (zh) * | 2018-02-09 | 2019-08-16 | 深南电路股份有限公司 | 一种印刷电路板及其制作方法和电子装置 |
| US10652992B2 (en) | 2018-02-09 | 2020-05-12 | Shennan Circuits Co., Ltd. | Printed circuit board, method for manufacturing the same and electronic device |
| TWI713419B (zh) * | 2018-02-09 | 2020-12-11 | 大陸商深南電路股份有限公司 | 一種印刷電路板及其製作方法和電子裝置 |
| CN110139462B (zh) * | 2018-02-09 | 2024-06-07 | 深南电路股份有限公司 | 一种印刷电路板及其制作方法和电子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080318054A1 (en) | 2008-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9953910B2 (en) | Demountable interconnect structure | |
| US20080318413A1 (en) | Method for making an interconnect structure and interconnect component recovery process | |
| US20080313894A1 (en) | Method for making an interconnect structure and low-temperature interconnect component recovery process | |
| US20080318055A1 (en) | Recoverable electronic component | |
| US9610758B2 (en) | Method of making demountable interconnect structure | |
| JP2589918B2 (ja) | マイクロ電子回路パツケージ再加工方法 | |
| TWI508198B (zh) | 形成用於具有預塗保護層的封裝晶粒的互連結構之半導體裝置與方法 | |
| KR100540524B1 (ko) | 전자 부품 및 반도체 장치의 제조 방법, 반도체 장치, 회로기판 및 전자 기기 | |
| EP2006908B1 (en) | Electronic device and method of manufacturing the same | |
| US6576493B1 (en) | Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps | |
| KR20020022533A (ko) | 반도체 장치 및 그 제조 방법과, 반도체 장치 실장 구조체 | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| TW201019810A (en) | Low-temperature recoverable electronic component | |
| US6667229B1 (en) | Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip | |
| US7174631B2 (en) | Method of fabricating electrical connection terminal of embedded chip | |
| US20050194686A1 (en) | Semiconductor device and manufacturing method for the same | |
| JP2010109293A (ja) | 配線構造の製造方法及び低温配線部品回収方法 | |
| EP2184776A1 (en) | Method for making an interconnect structure and low-temperature interconnect component recovery process | |
| JP2010114172A (ja) | 低温回収可能電子部品 | |
| EP2184774A1 (en) | Low-temperature recoverable electronic component | |
| EP2184773A1 (en) | Recoverable electronic component | |
| KR20100056139A (ko) | 전자 구성요소 | |
| KR20100056218A (ko) | 전자 구성요소 | |
| JP2010114111A (ja) | 回収可能電子部品 | |
| KR20100049447A (ko) | 상호접속 구조물의 제조 방법 및 저온 상호접속 부품 회수 방법 |