TW201017455A - Pattern correcting method, method of manufacturing semiconductor device, and pattern correcting program - Google Patents
Pattern correcting method, method of manufacturing semiconductor device, and pattern correcting program Download PDFInfo
- Publication number
- TW201017455A TW201017455A TW098130136A TW98130136A TW201017455A TW 201017455 A TW201017455 A TW 201017455A TW 098130136 A TW098130136 A TW 098130136A TW 98130136 A TW98130136 A TW 98130136A TW 201017455 A TW201017455 A TW 201017455A
- Authority
- TW
- Taiwan
- Prior art keywords
- segment
- pattern
- correction
- adjacent
- segments
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 50
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000012937 correction Methods 0.000 claims abstract description 224
- 238000013461 design Methods 0.000 claims description 19
- 238000004364 calculation method Methods 0.000 claims description 8
- 230000005855 radiation Effects 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 4
- 238000006073 displacement reaction Methods 0.000 claims 1
- 238000012545 processing Methods 0.000 description 26
- 238000003860 storage Methods 0.000 description 14
- 239000012634 fragment Substances 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000005001 laminate film Substances 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- 101100219325 Phaseolus vulgaris BA13 gene Proteins 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 102100035353 Cyclin-dependent kinase 2-associated protein 1 Human genes 0.000 description 1
- 102100029860 Suppressor of tumorigenicity 20 protein Human genes 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
201017455 六、發明說明: 【發明所屬之技術領域】 本發明係關於-種圖樣校正方&、一種製造一半導體裝 置之方法及一種圖樣校正程式,且更特定而言,係適合應 用於一種用於緩和光微影期間由於一遮罩圖樣之密度而導 致的曝光強度波動之圖樣校正方法。 本申請案主張2008年9月1〇日提出申請之曰本專利申請 案第2008-232064號之優先權之利益,該案之全部内容以 0 引用方式併入本文中。 【先前技術】 根據近年來半導體積體電路之精細化由光微影形成等 於或小於光之波長之^ 拔I半之圖樣。在此情況下,實際形成 於 ' —晶圓上之圖羡之一J? 固像t 尺寸與一設計值之間的一誤差頗 大因此,藉由用電腦模擬預測此一誤差且應用光學近似 杈正(OPC)至-遮罩圖#來將實際形成於該晶圓上之該等 圖樣之尺寸設定為較接近設計值。 • 光學近似效應之程度根據圖樣之密度波動。舉例而言, 在隔離之圖樣中,光學近似效應之影響頗大。因此,在 4父正該隔離之圖樣時,必須增加賦予該隔離圖樣之一片段 之偏差(一移位量)。通常使用量測圖樣之間的間距之一 方法作為判定圖樣之密度之方法。然而,當在-個地方量 測圖樣之間的間距時,若該等圖樣僅部分地重叠則該等圖 樣之校正值之間的誤差頗大。 因此日本專利申請特許公開案第2007-121549號揭示 142940.doc 201017455 種方法’其包括根據一積體電路裝置之設計資料將一圖 樣之一側劃分為複數個側;針對所劃分侧中之每一者在複 數個地方量測對應於該側之一圖樣之寬度及至毗鄰於對應 於該侧之該圖樣之一圖樣之一間距;基於該量測之一結果 參照一校正表擷取複數個移位量;及基於所擷取之移位量 計算所劃分側之校正值。 然而,僅藉由在複數個地方量測圖樣之間的間距,不能 考量該等圖樣之重疊距離之一程度。端視該等圖樣之一佈 局’該等圖樣之校正值之間的誤差頗大。 【發明内容】 ® 根據本發明之一實施例之一種圖樣校正方法包括:將一 校正目標圖樣之一側劃分為複數個片段;量測所劃分片段 中之母一者或自該片段之兩個端延伸至外側之一虛片段與 献鄰於該片段的一毗鄰圖樣之一側之間的一間距;量測所 劃分片段中之每一者或自該片段之兩個端延伸至外側之該 虛片段與該毗鄰圖樣之該側之間的一重疊距離;擁取該片 段之對應於所量測間距之一移位量;及藉由基於該重疊距 ❹ 離校正該移位量來計算用於該片段之一校正值。 根據本發明之一實施例之一種圖樣校正方法包括:將— 校正目標圖樣之一側劃分為複數個片段;量測所劃分片段 中之母一者或自該片段之兩個端延伸至外側之一虛片段與 础鄰於該片段的一毗鄰圖樣之一側之間的一間距;將屬性 賦予所劃分片段;量測所劃分片段中之每一者或自該片段 之兩個端延伸至外側之該虛片段與該毗鄰圖樣之該側之間 142940.doc -4 - 201017455 的一重曼距離;擷取該片段之對應於所量測間距之一移位 量;選擇對應於該等屬性中之每一者之一校正值計算公 式;及藉由基於該重疊距離在該校正值計算公式上校正該 移位量來計算用於該片段之一校正值。 根據本發明之一實施例之一種圖樣校正方法包括:將一 校正目標圖樣之一侧劃分為複數個片段;量測所劃分片段 中之每一者或自該片段之兩個端延伸至外侧之一虛片段與 毗鄰於該片段的一毗鄰圖樣之一側之間的一間距及該片段 之線寬度;量測所劃分片段中之每一者或自該片段之兩個 端延伸至外側之該虛片段與該毗鄰圖樣之該側之間的一重 疊距離;擷取該片段之對應於所量測間距及所量測線寬度 之一移位量;及藉由基於該重疊距離校正該移位量來計算 用於該片段之一校正值。 根據本發明之一實施例之一種圖樣校正方法包括:將一 校正目標圖樣之一側劃分為複數個片段;自該片段上之一 點在一預定輻射角之一範圍中,找出毗鄰於所劃分片段中 之每一者的一毗鄰圖樣之一側;量測該毗鄰圖樣之所找出 側與該片段之間的一間距;擷取對應於所量測間距之一移 位量,及藉由基於一角範圍校正該移位量來計算用於該片 段之一校正值,該角範圍係由自該片段上之該點延伸於該 預定輻射角之該範圍中之若干片段中的交又該毗鄰圖樣之 該所找出侧之片段形成。 根據本發明之一實施例之一種製造一半導體裝置之方法 包括.將一校正目標圖樣之一側劃分為複數個片段;量測 142940.doc 201017455 所劃分片段中之每一者或自該片段之兩個端延伸至外侧之 一虛片段與毗鄰於該片段的一毗鄰圖樣之一側之間的一間 距;量測所劃分片段中之每一者或自該片段之兩個端延伸 至外側之該虛片段與該毗鄰圖樣之該側之間的一重疊距 離;擷取該片段之對應於所量測間距之一移位量;藉由基 於該重疊距離校正該移位量來計算用於該片段之一校正 _ 值,及使用以基於該校正值所校正之一遮罩圖樣為基礎所 形成之一遮罩來將該遮罩圖樣轉印至一半導體基板上。 本發明揭示一種圖樣校正程式,其用於基於一校正目標 _ 圖樣上之一片段與毗鄰於該片段的一毗鄰圖樣或自該片段 之兩個端延伸至外侧之一虛片段之一側之間的一重疊距離 來杈正取決於該片段或自該片段之兩個端延伸至外側之該 虛片段與該毗鄰圖樣之該侧之間的一間距而判定之一移位 量’以藉此計算用於該片段之一校正值。 【實施方式】 下文詳細闡釋本發明之例示性實施例。本發明並不限於 該等實施例。 _ 圖1係根據本發明之一第一實施例之一圖樣校正處理設 備之一示意性組態之一方塊圖。 , 在圖1中’該圖樣校正處理設備可包含:一處理器1,其 · 包含一中央處理單元(CPU); 一唯讀記憶體(R〇M)2,其儲 存固定資料;一隨機存取記憶體(RAM)3,其向處理器1提 供一工作區及類似者;一外部儲存裝置4,其儲存用於啟 動處理器1之一程式及各種資料;一人性化介面5,其在一 142940.doc -6- 201017455 人與一電腦之間充當媒介;及一通信介面6,其提供與外 界之通信方式。處理器1、ROM 2、RAM 3、外部儲存裝 置4、人性化介面5及通信介面6經由一匯流排7連接。 圖樣資料D1、一校正表D2及經校正資料m儲存於外部 儲存裝置4中。圖樣資料以可係關於一半導體積體電路之 一佈局之設計資料或可係藉由處理由該設計資料表示之 圖獲得之資料。在校正表D2中,可暫存對應於—校正目標 圖樣上之一片段與毗鄰於該片段的一毗鄰圖樣之—側之=
的一間距之一偏差(一移位量)。在經校正資料〇3中,可暫
存基於自一偏差(其自校正表D2擷取)計算之一校正值校正 之資料。 X 處理器i可藉由執行一圖樣校正程式自圖樣資料〇ι計算 出經校正資料D3。處理器!執行之程式可儲存於外部儲存 裝置4中且在執行該程式時在RAM 3中讀取,該程式可預 先儲存於ROM 2中或可經由通信介面6獲取。 舉例而言,磁碟(例如,一硬磁碟)、光碟(例如,一數位 功能光碟(DVD))及可攜式半導體儲存裝置(例如,一 多 USB記憶體及-記憶體卡)可用作外部儲存裝置4。舉例而 言,作為輸人介面之-鍵盤及-滑鼠及作為輪出介面之一 顯示器及一列印機可用作人性化介面5。舉例而言,一區 域網路(LAN)卡…數據機及用於連接至網際㈣及一 LAN之一路由器可用作通信介面6。 在開啟該圖樣校正程式時, 定一校正目標圖樣且計算該校 鄰於該片段的一批鄰圖樣之一 處理器1可自圖樣資料01設 正目標圖樣上之一片段與毗 側之間的一重疊距離。處理 142940.doc 201017455 器1可參考校正表D2擷取對應於該校正目標圖樣上之該片 段與該毗鄰圖樣之間的一間距之一偏差。處理器1可藉由 基於該校正目標圖樣上之該片段與該毗鄰圖樣之間的該重 巷距離校正該偏差來計算用於該片段之一校正值。處理器 1可藉由基於該校正值校正圖樣資料D1來計算經校正資料 D3且將經校正資料D3儲存於外部儲存裝置4中。該重疊距 離係指當在該校正目標圖樣上之該片段與該毗鄰圖樣上之 一側之間存在一重疊區段時藉由沿該毗鄰圖樣上之該侧量 測該重疊區段所獲得之一距離。 此使得可將對應於該重疊距離之權重施加於對應於該校 正目標圖樣上之該片段與該毗鄰圖樣之間的間距之偏差。 因此,可在考量到該校正目標圖樣與該毗鄰圖樣之重疊距 離之一程度之同時將偏差賦予該校正目標圖樣上之該片 段。甚至在該校正目標圖樣與該毗鄰圖樣之間的重疊距離 改變時,亦可減小圖樣之校正值中之誤差。 圖2係用於闡釋根據本發明之一第二實施例之圖樣校正 處理之圖樣之一佈局之一實例之一平面圖。 在圖2中,毗鄰於一校正目標圖樣之毗鄰圖樣及Q2 配置於校正目標圖樣QG周圍。在對校正目標圖樣進行 校=圖1中所不之處理器1將校正目標圖樣Q0之一側 為複數個片段。在將校正目標圖樣之侧出劃分 為複數個片奴中,處理器【可以等於或大於設計資料中— s 最]叹计尺寸之間隔來劃分側m。舉例而言,在該 最小設計尺寸係80奈㈣,處理器Η以等於或大於肋奈 142940.doc 201017455 米之間隔來劃分側HI。在剩餘側之長度藉由該劃分而減小 至等於或小於該最小設計尺寸時,處理器1可防止彼區段 被劃分。該劃分並不限於以相等間隔進行劃分。侧出可以 不同長度劃分。 在針對側m上之一片段扪計算一校正值中,處理器丨針 -對毗鄰圖樣Q1及Q2設定對應於片段…之一搜尋區。在 -平行於片段B1之一方向上,處理器丨可設定搜尋區m為自 片段B1之兩個端延伸至外側。在垂直於片段扪之一方向 φ 上,處理器1可設定搜尋區E1為大於設計中毗鄰圖樣之間 的一最大距離。然而,在根據此實施例及下文所闡釋之實 施例之圖樣校正方法中,並不總是必須藉由延伸作為一校 正目標(在此實施例中,指片段B1)之一片段來規定搜尋區 E1。舉例而言,處理器1亦可在不延伸校正目標片段之情 況下使校正目標片段之兩個端與搜尋區E1之兩個端相匹 配。 當设疋搜哥區E1時’處理器1關於校正目標圖樣Q〇設定 • 自片段B1之兩個端延伸至搜尋區E1之邊界之一虛片段Β1ι。 在搜尋區Ε1中,處理器1找出具有與虛片段Β1,重疊之側之 • 此鄰圖樣Q1及Q2。處理器1量測虛片段ΒΓ與她鄰圖樣Q1及 - Q2之侧之間的間距且量測虛片段Β1與毗鄰圖樣(^及以之 側之間的重疊距離。 處理器1參考奴正表D2擁取對應於虛片段Β11與她鄰圖樣 Q1及Q2之側之間的間距之偏差。處理器1藉由基於虛片段 ΒΓ與毗鄰圖樣Q1及Q2之側之間的重疊距離校正偏差來計 142940.doc 201017455 算用於片段B1之一校正值BA1。作為基於重疊距離校正對 應於虛片段B1·與毗鄰圖樣Q1及Q2之側之間的間距之偏差 之一方法’可使用藉由用重疊距離加權偏差所獲得之值。 處理器1藉由基於該校正值對校正目標圖樣Q〇進行校正來 計算經校正資料D3且將經校正資料D3儲存於外部儲存裝 置4中。 因此,甚至在毗鄰圖樣Q1及Q2存在於片段B1之兩個端 之外側上時,亦可在考量校正目標圖樣Q〇與毗鄰圖樣Q1 及Q2之間的間距之同時將一偏差賦予校正目標圖樣Q〇上 之片段B1。可改良用於校正目標圖樣q〇之一校正值之準 確性》 將搜尋區E1之水平方向上之長度表示為a,將搜尋區£1 之垂直方向上之長度表示為S1 ’將校正目標圖樣Q〇與毗鄰 圖樣Q1之間的一間距表示為S0,將校正目標圖樣q〇與毗 鄰圖樣Q2之間的一間距表示為S2,將虛片段Β Γ與批鄰圖 樣Q1之侧之間的一重疊距離表示為p〇,將虛片段B 1,與她 鄰圖樣Q2之側之間的一重疊距離表示為p2,且將毗鄰圖樣 Q1與Q2之間的一間距表示為p 1。舉例而言,可由以下公式 (1)給出一校正值偏差:
Bias=Bias(S0)*P0/A+Bias(Sl)*Pl/A+Bias(S2)*P2/A (1) 其中’ Bias(SO)係圖樣之間的間距S〇處之一偏差,Bias(si) 係圖樣之間的間距s 1處之一偏差,且Bias(S2)係圖樣之間 的間距S2處之一偏差。 圖3係用於闡釋根據本發明之一第三實施例之圖樣校正 142940.doc •10· 201017455 處理之一圖樣之一佈局之一實例之一平視圖β 在圖3中’毗鄰於一校正目標圖樣Q10之毗鄰圖樣Qn及 Q12配置於校正目標圖樣Qi〇周圍。校正目標圖樣q1〇包含 具有不同寬度之區段。在對校正目標圖樣Q10進行校正 中’圖1中所示之處理器1將校正目標圖樣q10之一侧H2劃 分為複數個片段。在針對側H2上之一片段B2計算一校正 值中’處理器1針對毗鄰圖樣Q11及Q12設定對應於片段B2 之一搜尋區E2。在平行於片段B2之一方向上,處理器1可 設定搜尋區E2為自片段B2之兩個端延伸至外側。在垂直於 片段B2之一方向上’處理器1可設定搜尋區E2為大於設計 中毗鄰圖樣之間的一最大距離。 在設定搜尋區E2時’處理器1關於校正目標圖樣q1〇設 定自片段B2之兩個端延伸至搜尋區E2之邊界之一虛片段 B2'。在搜尋區E2中,處理器1找出具有與虛片段B2'重疊 之側之毗鄰圖樣Q11及Q12。處理器1量測虛片段B2,與毗鄰 圖樣Q11及Q12之側之間的間距。處理器1量測虛片段b2,與 她鄰圖樣Q11及Q12之側之間的重疊距離且針對其中虛片 段B2·與毗鄰圖樣Q11及Q12之側重疊之區域中之每一者量 測校正目標圖樣Q10之寬度。 處理器1參考校正表D2擷取對應於虛片段B2,與毗鄰圖樣 Q11及Q12之側之間的間距及校正目標圖樣q丨〇之寬度之偏 差。處理器1藉由基於虛片段B2'與毗鄰圖樣Q11及q12之側 之間的重疊距離校正偏差來計算用於片段B2之一校正值 BA2。處理器1藉由基於該校正值對校正目標圖樣q1〇進行 校正來計算經校正資料D3且將經校正資料D3儲存於外部 142940.doc 201017455 儲存裝置4中》 因此’甚至在校正目標圖樣Q10之寬度改變時,亦可在 考量校正目標圖樣Q10與存在於片段B2之兩個端之外侧上 之赴鄰圖樣Ql 1及Q12之間的間距之同時將一偏差賦予校 正目標圖樣Q10上之片段B2。可改良用於校正目標圖樣 Q10之一校正值之準確性。 校正目標圖樣Q10包含具有寬度WO、W1及W2之區段。 將搜尋區E2之水平方向上之長度表示為a,將搜尋區E2之 垂直方向上之長度表不為S1 ’將校正目標圖樣Ql〇與峨鄰 圖樣Q11之間的一間距表示為S0,將校正目標圖樣q1〇與 田比鄰圖樣Q12之間的一間距表示為S2,將虛片段B2,與毗鄰 圖樣Ql 1之側之間的在具有寬度W0之區段中之一重疊距離 表示為P0,將虛片段B2,與毗鄰圖樣Ql 1之側之間的在具有 寬度W1之區段中之一重疊距離表示為卩丨,將虛片段B2,與 毗鄰圖樣Q12之側之間的在具有寬度wi之區段中之一重疊 距離表示為P3,將虛片段B2,與毗鄰圖樣Q12之側之間的在 具有寬度W2之區段中之一重疊距離表示為p4且將毗鄰圖 樣Q11與Q12之間的一間距表示為P2。舉例而言,可由以 下公式(2)給出一校正值偏差:
Bias=Bias(S0、W0)*P0/A+Bias(S0、Wl)*Pl/A+Bias(Sl、 Wl)*P2/A+Bias(S2、Wl)*P3/A+Bias(S2、W2)*P4/A (2) 其中,Bias(S0、WO)係圖樣之間的一間隔s〇及該等圖樣之 寬度W0處之一偏差’ Bias(S0、W1)係圖樣之間的間距S0及 該等圖樣之寬度W處之一偏差,Bias(Sl、W1)係圖樣之間 142940.doc •12- 201017455 的間距S1及該等圖樣之寬度wi處之一偏差,Bias(S2、Wl) 係圖樣之間的間距S2及該等圖樣之寬度wi處之一偏差,且 Bias(S2、W2)係圖樣之間的間距S2及該等圖樣之寬度W2 處之一偏差。 圖4係用於根據本發明之一實施例之圖樣校正處理之一 ’校正表之一實例之一圖。 -在圖4中,在圖1中所示之校正表中,可針對圖樣之每 一寬度W提供其中暫存對應於該等圖樣之間的一間距8之 • 偏差之表TB1至TBn。處理器1可參考校正表D2擷取對應於 圖樣之間的間距S及該等圖樣之寬度w之一偏差。 圖5係在圖1中所示之該圖樣校正處理設備中執行之圖樣 校正處理之一實例之一流程圖。 在圖5中,圖1中所示之處理器1將一校正目標圖樣之一 側劃分為複數個片段(步驟ST1)。在存在一未經校正片段 時(在步驟ST2處為「否」),處理器1設定一毗鄰圖樣之一 搜尋區為自所劃分片段之兩個端延伸至外側(步驟St3)。 籲 隨後’處理器1關於該校正目標圖樣設定自所劃分片段 之兩個端延伸至該搜尋區之邊界之一虛片段(步驟ST4)。 在該搜尋區中’處理器1找出具有與該虛片段重疊之一側 - 之一础鄰圖樣。處理器1量測該漱鄰圖樣之該侧與該虛片 段之間的一間距、量測該毗鄰圖樣之該側與該虛片段之間 的一重疊距離且針對其中該虛片段與該毗鄰圖樣之該側重 疊之區域中之每一者量測該校正目標圖樣之寬度(步驟 ST5) 〇 142940.doc -13- 201017455 處理器1參考校正表D2擷取對應於該虛片段與該毗鄰圖 樣之該側之間的間距及該校正目標圖樣之寬度之一偏差 (步驟ST6)。處理器1藉由基於該虛片段與該础鄰圖樣之側 之間的重疊距離校正該偏差來計算用於所劃分片段之一校 正值(步驟ST7)。處理器1藉由基於該校正值對校正目標圖 樣進行校正來計算經校正資料D3且將經校正資料£)3儲存 於外部儲存裝置4中(步驟ST8)。 圖ό A係根據本發明之一實施例之一經校正圖樣之一實例 之一平面圖。 在圖6A中,毗鄰圖樣Q21至Q23彼此分開地配置以分別 批鄰於一校正目標圖樣Q20之三個側(即在校正目標圖樣 Q20周圍)。根據校正目標圖樣q2〇與毗鄰圖樣Q21至Q23之 間的距離’將偏差B A11至B A13賦予校正目標圖樣Q2〇, 藉此產生一經校正圖樣。在計算校正目標圖樣Q2〇之偏差 BA11至BA13時,不僅考量校正目標圖樣Q20與對置於校 正目標圖樣Q20上之一片段之一圖樣之間的一間距而且考 量校正目標圖樣Q20與校正目標圖樣Q20上之該片段周圍 之一圖樣之間的一間距。此使得可在考量批鄰圖樣Q21至 Q23之間的間距之情況下設定偏差BA13且設定偏差BA13 為大於偏差BA12。 圖6B係根據該實施例之經校正圖樣之另一實例之一平面 圖。 在圖6B中,批鄰圖樣Q24至Q26彼此無間距地配置以分 別毗鄰於校正目標圖樣Q20之三個側(即在校正目標圖樣 142940.doc • 14· 201017455 Q20周圍)。根據校正目標圖樣q2〇與毗鄰圖樣Q24及Q26之 間的距離’將偏差BA21至BA23應用於校正目標圖樣 Q20,藉此產生一經校正圖樣。在計算校正目標圖樣Q2〇 之偏差BA21至BA23時,不僅考量校正目標圖樣q2〇與對 置於校正目標圖樣Q20上之一片段之一圖樣之間的一間距 而且考量校正目標圖樣Q20與校正目標圖樣Q2〇上之該片 段周圍之一圖樣之間的一間距。此使得可在考量毗鄰圖樣 Q24至Q26之間的間距之情況下設定偏差BA23且設定偏差 0 BA23為小於偏差BA22。 圖7係用於闡釋根據本發明之一第四實施例之圖樣校正 處理之一圖樣佈局之一實例之一平面圖。 在圖7中,毗鄰於一校正目標圖樣q3〇之一毗鄰圖樣q3i 斜線地配置於校正目標圖樣Q3〇周圍。在對校正目標圖樣 Q30進行校正中,圖1中所示之處理器1將校正目標圖樣 Q30之一側H3劃分為複數個片段。在針對側H3上之一片段 B3計算一校正值中,處理器丄設定毗鄰圖樣Q31之對應於 ® 片段B3之一搜尋區E3為自片段B3之兩個端延伸至外側。 在設定搜尋區E3時,處理器!關於校正目標圖樣Q3〇設 定自片段B3之兩個端延伸至搜尋區趵之邊界之一虛片段 B3%在搜尋區E3中,處理器】找出具有與虛片段B3,重疊 之一側之毗鄰圖樣Q31且量測虛片段B3,之複數個點與毗鄰 圖樣Q31之該侧之間的間距。舉例而言,可在虛片段B31上 設定四個點M0至M3以量測虛片段B3,與毗鄰圖樣q31之間 的一間距。 142940.doc -15- 201017455 處理器1參考校正表D2擷取對應於虛片段B3,之該等點與 毗鄰圖樣Q31之該側之間的該等間距之偏差。處理器丨基於 該等偏差計算用於片段B3之一校正值BA3。在毗鄰圖樣 Q31斜線地配置時,作為校正對應於虛片段B3,與毗鄰圖樣 Q3 1之該側之間的一間距之一偏差之一方法,可使用藉由 用該等點之間的距離加權該等點之該等偏差所獲得之一平 均值。處理器1藉由基於該校正值對校正目標圖樣Q3〇進行 校正來計算經校正資料D3且將經校正資料D3儲存於外部 儲存裝置4中。 因此’甚至在毗鄰圖樣Q3 1相對校正目標圖樣Q3〇斜線 地配置時,亦可在考量校正目標圖樣q3〇與存在於片段B3 之兩個端之外側上之毗鄰圖樣Q31之間的一間距之同時將 一偏差賦予校正目標圖樣Q30上之片段B3。可改良用於校 正目標圖樣Q30之一校正值之準確性。 將搜尋區E3之水平方向上之長度表示為a,將虛片段B3, 上之點MO與毗鄰圖樣Q3 1之間的一間距表示為s〇,將虛片 段B3’上之點Μ1與就鄰圖樣Q3 1之間的一間距表示為s 1, 將虛片段Β3’上之點M2與毗鄰圖樣Q31之間的一間距表示 為S2,將虛片段Β3·上之點M3與毗鄰圖樣Q3 1之間的一間 距表示為S3,將虛片段Β3’上之點Μ0與Ml之間的一距離表 示為P0,將虛片段B3’上之點Ml與M2之間的一距離表示為 P1 ’且將虛片段B3,上之點M2與M3之間的一距離表示為 P2。舉例而言’可由以下公式(3)給出校正值偏差。在此 實施例中,P0、P1及P2係重疊距離。 142940.doc •16- 201017455
Bias=(Bias(S0)+Bias(Sl))/2*P0/A+(Bias(Sl)+Bias(S2))/2* Pl/A+(Bias(S2)+Bias(S3))/2*P2/A (3) 其中,Bias(SO)係圖樣之間的間距SO處之一偏差,Bias(Sl) 係圖樣之間的間距S1處之一偏差’ Bias(S)係圖樣之間的間 距S2處之一偏差,且Bias(S3)係圖樣之間的間距S3處之一 偏差。 - 圖8係用於闡釋根據本發明之一第五實施例之圖樣校正 處理之一圖樣佈局之一實例之一平面圖。 φ 在圖8中,毗鄰於一校正目標圖樣Q40之毗鄰圖樣Q41及 Q42配置於校正目標圖樣Q4〇周圍。在對校正目標圖樣q4〇 進行校正中,圖1中所示之處理器!將校正目標圖樣Q4〇之 側H4劃分為複數個片段。處理器1自所劃分片段B4上之 一點M4徹底搜尋一預定輻射角0之一範圍且找出具有交叉 自點M4延伸且在輻射角θ之範圍内之一直線之侧之毗鄰圖 樣Q41及Q42。輻射角Θ可設定自點厘4延伸之直線為在自片 段B4之兩個端延伸至外側之位置中交又毗鄰圖樣Q4i及 Φ Q42之側。 處理器1量測校正目標圖樣Q4〇與毗鄰圖樣q41及q42之 該等侧之間的間距且量測其中自點M4延伸在輻射角β之範 圍内之該直線交叉毗鄰圖樣q41&Q42之該等側之角之一 範圍。 處理器i參考校正表D2操取對應於校正目標圖樣Q4〇與 毗鄰圖樣之該等側之間的該等間距之偏差。處 理器1藉由基於其中自點Μ4延伸在輕射角β之範圍内之該 142940.doc •17- 201017455 直線交又她鄰圖樣Q41及⑽之該等側之角之範圍校正該 等偏差來計算用於片㈣之—校正值。作為校正對應於片 段B4與她鄰圖樣q41及⑽之該等侧之間的間距之偏差之 方法可使用藉由用該等偏差加權交叉晚鄰圖樣⑽及 Q42之該等側之角之範園所獲得之—平均值。處理器工藉由 基於該校正值對校正目標圖樣Q崎行校正來計算經校正 資料D3且將經校正資料〇3儲存於外部儲存裝置4中。 因此,甚至在毗鄰圖樣Q41及Q42存在於片段B4之斜線
方向上時,亦可在考量校正目標圖樣Q4〇與毗鄰圖樣PM 及Q42之間的間距時將一偏差賦予校正目標圖樣上之 片段B4。可改良用於校正目標圖樣Q4〇之一校正值之準確 性。 將校正目標圖樣Q40與毗鄰圖樣Q41之間的一間距表示 為so,將校正目標圖樣40與毗鄰圖樣Q42之間的一間距表 示為S2,將在沒有一毗鄰圖樣之校正目標圖樣q4〇上之一 間距表示為S1 ’將交叉毗鄰圖樣Q41之該側之角之一範圍 表示為Θ1,將交又毗鄰圖樣Q42之該側之角之一範圍表示 為Θ3,且將未交叉毗鄰圖樣q41&q42兩者之該等側之角 之一範圍表示為Θ2。舉例而言,可由以下公式(4)給出校正 值偏差:
Bias=Bias(SO)*01/e+Bias(Sl)*e2/0+Bias(S2)*03/e 其中,Bias(SO)係圖樣之間的間距SO處之一偏差, Bias(Sl)係圖樣之間的間距S1處之一偏差,且 Bias(S2)係圖樣之間的間距S2處之一偏差。 142940.doc -18 - 201017455 圖9係根據本發明之—第六實施例用於闡釋圖樣校正處 理之一圖樣之侧之劃分之一實例之一平面圖。 在圖9中,田比鄰於一T狀校正目才票圖樣Q5〇之一础鄰圖樣 Q51配置於校正目標圖樣Q5G周圍。在校正目標圖樣Q5〇中 提供複數個拐角C1至C8。 • T以等於或大於-最小設計尺寸之長度自拐角ci^2 劃分校正目標圖樣Q5〇之一側。舉例而言,片段B11及B12 可藉由自拐角Cl劃分該側產生。片段B13及B14可藉由自 ❹ 拐角C2劃分該側產生。在對置於毗鄰圖樣Q5 1之一側上, 自毗鄰圖樣Q51之拐角至校正目標圖樣Q5〇繪製垂線 12。片段B16及B17可藉由基於等於或大於最小設計尺寸 之長度自垂線11及12之位置劃分正交於垂線丨丨及丨2之側產 生。在剩餘側之長度藉由該劃分減小至等於或小於最小設 。十尺寸時,可防止彼區段被劃分。可以相等間隔執行該劃 分或所劃分侧之長度可不同。在校正目標圖樣Q5〇之側以 此方式劃分時,可對所劃分側中之每一者設定一屬性。 ^ 圖10係賦予藉由劃分圖9中所示之該圖樣之該等侧所獲 待之片段之屬性之一實例之一平面圖。 在圖10中,片段B11及B13係分別自拐角^及^首先劃 分之片段。舉例而言,設定片段β11及B13的一外拐角之 一屬性。片段B12及B14係分別自拐角以及C2第二次劃分 之片段。舉例而言,設定片段β12及B14的佈線之一屬 性。對在T之中心線之端處之一區段中之一片段B15設定一 子母了之―屬性。一片段B1 6係自垂線11首先劃分之一片 142940.doc •19· 201017455 段。舉例而言,設定片段B16的一毗鄰圖樣之—屬性。一 片段B 1 7係自垂線11第二次劃分之一片段。舉例而言對 片段B17設定一外拐角之一屬性。設定分別自圖9中所示之 拐角C5及C6首先劃分之片段的一内拐角之一屬性。舉例 而言,設定拐角C1與C3之間的一片段的一線端之一屬 性。 對所劃分侧中之每一者,在複數個地方量測校正目標圖 樣Q50之寬度及校正目標圖樣Q5〇與毗鄰於校正目標圖樣 Q50之毗鄰圖樣Q5 1之間的一間距及一重疊距離。可針對 該等屬性中之每一者決定寬度、間距及重疊距離之一量測 方向。對於設定為字母T之屬性之片段及設定為線端之屬 性之片段,將一偏差設定為〇。防止此等片段移動。 圖11A係根據本發明之一第七實施例之在將一内拐角之 一屬性賦予一片段時所執行之圖樣校正處理之一實例之一 平面圖。圖11B係根據該第七實施例之在將該屬性賦予該 片段時所執行之該圖樣校正處理之另一實例之一平面圖。 在圖11A中,將一 L狀校正目標圖樣Q6〇之一側H6劃分為 片段B61B62。假定設定片段阳的一内拐角之一屬性。 在此情況下’舉例而言,可將一固定偏差咖賦予片段 B61作為一固定值。 另一選擇係,如圖11B中所示,在將一偏差編2賦予田比 鄰於片段B61之-片段B62時,可將與偏差祕2相同之一 偏差BA63賦予片段B61。 圖12A係根據本發明之一第八實施例之在將—外拐角之 142940.doc -20· 201017455 一屬性料n時所執行之®樣校正處理之-實例之一 平面圖。圖12B係根據該第八實施例之在將該屬性賦予該 s片段時所執行之該圖樣校正處理之另一實例之一平面 圖。 在圖12A中,將一 L狀校正目標圖樣6〇之一侧劃分為 片段B63及B64。假定設定片段B64的一外拐角之一屬性。 ' 一毗鄰圖樣Q61配置在毗鄰於片段B64處。在此情況下, 舉例而言,可將一固定偏差BA64賦予片段B64作為一固定 ® 特疋而。,在校正目標圖樣Q60與B比鄰圖樣Q61之間 的-間距P61等於或小於—預定值時,偏差以64可設定為 一負值。 另一選擇係,如圖12β中所示,在將一偏差BA65賦予毗 鄰於片段B64之片段B63時,可將與偏差BA65相界之一偏 差BA66賦予片段B64。 圖13係根據本發明之一第九實施例之在將一屬性賦予一 片段時所執行之圖樣校正處理之一實例之一平面圖。 參 在圖13中,假定對校正目標圖樣Q50上之片段B15設定 一字母τ之一屬性。假定毗鄰圖樣Q52配置在毗鄰於校正 目標圖樣Q50上之片段β15處。 在量測對應於片段B丨5之一圖樣之寬度時,舉例而言, 可在片段B15之兩個端處及中心量測校正目標圖樣Q5〇之 寬度和至们3。在量測自片段B15至晚鄰圖樣Q52之一距 離時,可在片段B15之兩個端處斜線地量測至抵鄰圖樣 Q52之距離S12及S13。可在片段B15之中心處垂直地量測 142940.doc 21- 201017455 至赴鄰圖樣Q52之一距離sn。在斜線地量測至毗鄰圖樣 Q52之距離S12及S13時,可以相對於片段Β15成(例如)135 度之一角量測距離S12。可以相對於片段例如)45度 之一角量測距離S13。 圖14係根據本發明之一第十實施例之在將一屬性賦予一 片段時所執行之圖樣校正處理之一實例之一平面圖。 在圖14中’假定對校正目標圖樣q5〇上之片段b13設定 一外拐角之一屬性。假定對校正圖樣q j 5上之一片段B j 8 設定一内拐角之一屬性。假定一毗鄰圖樣Q53配置在毗鄰 於校正目標圖樣Q50上之片段B13處。 在量測對應於片段B18之一圖樣之寬度時,舉例而言, 可自片段B18之一端斜線地量測校正目標圖樣q5〇之寬度 W14。在斜線地量測校正目標圖樣q5〇之寬度時,可 以相對於片段B1 8成(例如)45度之一角量測寬度w丨4。 在量測自片段B13至毗鄰圖樣Q53之一距離時,可在片 段B13之右端處斜線地量測至毗鄰圖樣Q53之一距離以]。 了在片段B13之左端處及中心垂直地量測至被鄰圖樣q53 之距離S21及S22。在斜線地量測至毗鄰圖樣Q53之距離 S23時,可以相對於片段B13成(例如)45度之一角量測距離 S23 〇 當針對如以上所闡釋設定屬性之片段量測圖樣之寬度及 至一毗鄰圖樣之距離時,根據該等寬度及該等距離徹底搜 尋一校正表。針對相應片段擷取複數個偏差。亦可提供其 中寬度與距離之間的一關係針對若干屬性中之每一者而不 142940.doc •22· 201017455 同之一校正表。 在針對相應片段摘取偏差時,選擇對應於該等片段之屬 陡之;k正值4算公式。自該校正值計算公式計算圖樣之 -校正值。該校正值可計算為藉由用重疊距離加權偏差所 獲得之-平均值或可藉由用重叠距離加權偏差之一最大值 ϋ小值來計算。基於以此方式計算之校正值校正所劃 -分片段之圖樣。 圖15係在屬性圖丨中所示之該圖樣校正處理設備中將一 • 屬性賦予一片段時所執行之圖樣校正處理之一實例之一流 程圖。 在圖15中,圖1中所示之處理器丨將一校正目標圖樣之一 側劃分為複數個片段(步驟ST11)。在存在一未經校正片段 時(在步驟ST12處為「否」),處理器i設定一毗鄰圖樣之 搜哥區為自所劃分片段之兩個端延伸至外側(步驟 ST13)。 隨後’處理器1對所劃分片段設定一屬性(步驟ST14)。 ® 該屬性之實例包含一内拐角、一外拐角及一線端。 處理器1關於該校正目標圖樣設定自所劃分片段之兩個 端延伸至該搜尋區之邊界之一虛片段(步驟ST15)。在該搜 尋區中’處理器1找出具有與該虛片段重疊之一側之一毗 鄰圖樣。處理器1量測該批鄰圖樣之該側與該虛片段之間 的一間距、量測該ffl比鄰圖樣之該側與該虛片段之間的一重 疊距離且針對其中該虛片段與該毗鄰圖樣之該側重疊之區 域中之每一者量測該校正目標圖樣之寬度(步驟ST1 6)。 142940.doc -23- 201017455 處理器^參考校正表D2擁取對應於該虛片段與該础鄰圖 樣之該侧之間的間距及該校正目標圖樣之寬度之一偏差 (步驟ST17)。處理器丨針對為所劃分片段設定之屬性中之 母一者選擇一校正值計算公式(步驟ST18)。 舉例而言,在為一片段設定之一屬性係一線端時,處理 器1可選擇一校正值計算公式偏差=〇。在為一片段設定之 一屬性係一内拐角或一外拐角時,處理可選擇一校正 值S十算公式偏差=固定值或偏差=偏差(下一片段)。下一片 段指示毗鄰於一所劃分片段之一片段。 處理器1藉由基於該虛片段與該毗鄰圖樣之側之間的重 疊距離在校正值計算公式上校正一偏差來計算用於所劃分 片段之一校正值(步驟ST19)。處理器i藉由基於該校正值 對校正目標圖樣進行校正來計算經校正資料D3且將經校正 資料D3儲存於外部儲存裝置4中(步驟ST20)。 圖16A至圖16D係根據本發明之一第 實施例製造— 半導體裝置之一方法之剖視圖。 在圖16A中,一層壓膜12形成於一基底層丨丨上。一抗蝕 劑膜13形成於層壓膜12上。一半導體基板、一絕緣層、— 導電層或其類似者可用作基底層U。一絕緣層、一導電層 或其類似者可用作層壓膜12。一曝光遮罩15配置於抗蝕劑 膜13上。阻光膜16a至16d(例如,Cr膜或半色調膜)形成於 曝光遮罩15上。阻光膜i6a至i6d可形成一遮罩圖樣。光阻 播膜16a至16d經歷圖樣校正以用於緩和在光微影期間由於 一阻光膜16a至16d之密度導致的曝光強度波動。圖2中所 142940.doc -24- 201017455 示之方法、圖3中所示之方法'圖7中所示之方法、圖8中 戶斤示之方法及圖H)中所示之方法中之任一者可用作該圖樣 校正。 當一圖樣形成於抗蝕劑膜13上時,曝光之光經由曝光遮 罩15照射於抗蝕劑膜13上。當該曝光之關照射於抗蝕劑膜 13上時,在一正抗蝕劑中,一被照射區段中之一抗蝕劑被 -分解且潛像14a至14d形成於該被照射區段中。 如圖16B中所示,對其上形成潛像14a至之抗蝕劑膜 • 13進行顯影,藉此於層壓膜12上形成抗蝕劑圖樣17a至 17d。如圖16C中所示,用抗蝕劑圖樣17a至i7d作為遮罩來 餘刻層壓膜12以在基底層11上形成層壓圖樣123至12(1。舉 例而言,層壓圖樣12a至12d可形成一佈線圖樣、一溝道圖 樣或一觸點圖樣。如圖1 6D中所示,藉由一方法(例如,灰 化)自層壓圖樣12a至12d移除抗蝕劑圖樣17a至17d。 由於將圖樣校正應用於阻光膜16a至16d,因此在阻光膜 16a至16d之一尺寸與層壓圖樣12a至i2d之一尺寸之間發生 ® 一差異。層壓圖樣12a至12d之尺寸可與一設計值之一尺寸 相匹配。 彼等熟習此項技術者將易於想到額外的優點及修改。因 此’本發明於其較寬廣之態樣中並不限於本文中顯示及闡 述之該等具體細節及代表性實施例。因此,可在不背離隨 附申請專利範圍及其等效内容所界定之一般發明性概念之 精神或範疇之情況下,對本發明做出各種修改。 【圖式簡單說明】 142940.doc •25· 201017455 圖1係根據本發明之一第一實施例之一圖樣校正處理設 備之一不意性組態之一方塊圖, 圖2係用於闡釋根據本發明之一第二實施例之圖樣校正 處理之圖樣之一佈局之一實例之一平面圖; 圖3係用於說明根據本發明之一第三實施例之圖樣校正 處理之圖樣之一佈局之一實例之一平面圖; 圖4係用於根據本發明之一實施例之圖樣校正處理之一 校正表之一實例之一圖; 圖5係由圖1中所示之該圖樣校正處理設備執行之圖樣校 正處理之一實例之一流程圖; 圖6 A係根據本發明之一實施例之經校正圖樣之一實例之 一平面圖; 圖6B係根據本發明之該實施例之經校正圖樣之另一實例 之一平面圖; 圖7係用於闞釋根據本發明之一第四實施例之圖樣校正 處理之圖樣之一佈局之一實例之一平面圖; 圖8係用於闡釋根據本發明之一第五實施例之圖樣校正 處理之圖樣之一佈局之一實例之一平面圖; 圖9係根據本發明之一第六實施例用於闡釋圖樣校正處 理之一圖樣之侧之劃分之一實例之一平面圖; 圖10係賦予藉由劃分圖9中所示之該圖樣之該等側所獲 得之片段之屬性之一實例之一平面圖; 圖11A係根據本發明之一第七實施例之在將一内拐角之 一屬性賦予-片段時所執行之圖樣校正處理之— 142940.doc 201017455 平面圖; 圖11B係根據該第七實施例之在將該内拐角之該屬性賦 予該片段時所執行之該圖樣校正處理之另一實例之—平 圏, 圖12A係根據本發明之一第八實施例之在將一外拐角之 一屬性賦予一片段時所執行之圖樣校正處理之—實例之一 平面圖;
圖12 B係根據該第八實施例之在將該外拐角之該屬性賦 予該片段時所執行之該圖樣校正處理之另—實例之一平面 TSI · 圃, 圖13係根據本發明之一第九實施例在將一屬性賦予一片 段時所執行之圖樣校正處理之—實例之-平面圖; 圖14係根據本發明之-第十實關之在將—屬性賦予一 片段時所執行之圖樣校正處理之-實例之-平視圖;
圖15係在圖1中所示之該圖樣校正處理設備中將-屬性 賦予#&時所執行之圖樣校正處理之-實例之-流程 圖; 圖16A係根據本發明 置之一方法之一剖視圖 之一第十一實施例製造一半導體裝 圖16B係根據該第 法之一剖視圖; 十—實施例製造一半導體裝置之該方 圖16C係根據該第十 法之一剖視圖;及 —實施例製造一半導體裝置之該方 圖 16D係根據該第十 —實施例製造一半導逋裝置之該方 142940.doc -27- 201017455 法之一剖視圖。 【主要元件符號說明】 1 處理器 2 唯讀記憶體(ROM) 3 隨機存取記憶體(RAM) 4 外部儲存裝置 5 人性化介面 6 人性化介面 7 匯流排 11 基底層 12 層壓膜 12a 層壓膜 12b 層壓膜 12c 層壓膜 12d 層壓膜 13 抗蝕劑膜 14a 潛像 14b 潛像 14c 潛像 14d 潛像 15 曝光遮罩 16a 阻光膜 16b 阻光膜 16c 阻光膜 142940.doc -28- 201017455 16d 阻光膜 17a 抗蝕劑圖樣 17b 抗蝕劑圖樣 17c 抗蝕劑圖樣 17d 抗蝕劑圖樣 B1 . 片段 ΒΓ 虛片段 B2 片段 • B21 虛片段 B3 片段 B3' 虛片段 B4 片段 Bll 片段 B12 片段 B13 片段 B14 片段 ❿ B15 片段 B16 片段 B17 片段 B18 片段 B61 片段 B62 片段 B63 片段 B64 片段 142940.doc -29- 201017455
Cl 拐角 C2 拐角 C3 拐角 C4 拐角 C5 拐角 C6 拐角 C7 拐角 C8 拐角 D1 圖樣資料 D2 校正表 D3 未經校正資料 El 搜尋區 E2 搜尋區 E3 搜尋區 HI 側 H2 側 H3 側 H4 側 H6 侧 H7 側 Q〇 校正目標圖樣 Ql 鄰圖樣 Q2 此鄰圖樣 Q10 校正目標圖樣 142940.doc •30- 201017455
Qll Q12 Q20 Q21 Q22 Q23 Q24 Q25 ❹ Q30 Q31 Q40 Q41 Q42 Q50 Q51 Q52 ❿ Q53 Q60 Q61 毗鄰圖樣 田比鄰圖樣 校正目標圖樣 田比鄰圖樣 田比鄰圖樣 田比鄰圖樣 田比鄰圖樣 邮b鄰圖樣 校正目標圖樣 田比鄰圖樣 校正目標圖樣 姚匕鄰圖樣 田比鄰圖樣 校正目標圖樣 田tb鄰圖樣 田比鄰圖樣 田比鄰圖樣 校正目標圖樣 田比鄰圖樣 142940.doc -31 -
Claims (1)
- 201017455 七、申請專利範圍: 1' 一種圖樣校正方法,其包括: 將一校正目標圖樣之一側劃分為複數個片段; 量測該所劃分片段之每一者或自該片段之兩個端延伸 至外側之一虛片段與毗鄰於該片段的一毗鄰圖樣之一側 之間的一間距; 量測該所劃分片段之每一者或自該片段之該兩個端延 伸至該等外側之該虛片段與該毗鄰圖樣之該側之間的一 赢 重叠距離; 擷取該片段之對應於該所量測間距之一移位量;及 藉由基於該重疊距離校正該移位量來計算用於該片段 之一校正值。 2. 如請求項1之圖樣校正方法,其中以等於或大於設計資 料中一線之一最小設計尺寸之間隔將該校正目標圖樣之 該側劃分為複數個片段。 3. 如請求項1之圖樣校正方法,其中該校正值係藉由用該 φ 重疊距離加權該移位量所獲得之一值。 4 · 一種圖樣校正方法,其包括: •將一校正目標圖樣之一側劃分為複數個片段; 量測該所劃分片段之每一者或自該片段之兩個端延伸 至外側之一虛片段與毗鄰於該片段的一毗鄰圖樣之—侧 之間的一間距; 將屬性賦予該所劃分片段; 量測該所劃分片段之每一者或自該片段之該兩個端延 142940.doc 201017455 伸至該等外侧之該虛片段與該毗鄰圖樣之該側之間的一 重疊距離; 擷取該片段之對應於該所量測間距之一移位量; 選擇對應於該等屬性中之每一者之一校正值計算公 式;及 藉由基於該重疊距離在該校正值計算公式上校正該移 位量來計算用於該片段之一校正值。 5. 如請求項4之圖樣校正方法,其中針對該等屬性中之每 一者設定該間距及該重疊距離之一量測方向。 6. 如請求項4之圖樣校正方法,其中該屬性係一外拐角、 一内拐角、佈線、一字母T或一線端。 7. 如請求項6之圖樣校正方法,其中將賦予該字母τ或該線 端之該屬性之一片段之一移位量設定為〇。 8. 如請求項6之圖樣校正方法,其中將賦予該外拐角或該 内扣角之該屬性之一片段之一移位量設定為一固定值。 9. 一種圖樣校正方法,其包括: 將一校正目標圖樣之一側劃分為複數個片段; 量測該所劃分片段之每一者或自該片段之兩個端延伸 至外側之一虛片段與毗鄰於該片段的一毗鄰圖樣之一側 之間的一間距及該片段之線寬度; 量測該所劃分片段之每一者或自該片段之該兩個端延 伸至該等外側之該虛片段與該毗鄰圖樣之該側之間的一 重疊距離; 擷取該片段之對應於該所量測間距及該所量測線寬度 142940.doc •2- 201017455 之一移位量;及 藉由基於該重疊距離校正該移位量來計算用於該片段 之一校正值。 10. 如請求項9之圖樣校正方法,其中龜士 4 土 稚田麥考一校正表來 擷取對應於該間距及該線寬之該移位量’該校正表針對 圖樣之每-寬度包含其中暫存對應於該等圖樣之間的一 間距之一移位量之一表。 11. 一種圖樣校正方法,其包括: • 將一校正目標圖樣之一側劃分為複數個片段; 自該片段上之一點在一預定輻射角之一範圍中,找出 此鄰於該所劃分片段之每一者的一晚鄰圖樣之一侧; 量測該毗鄰圖樣之該所找出側與該片段之間的一間 距; 操取對應於該所量測間距之一位移量;及 藉由基於一角範圍校正該移位量來計算用於該片段之 一校正值,該角範圍係由自該片段上之該點延伸於該預 ® 定輻射角之該範圍中之若干片段中的交叉該毗鄰圖樣之 該所找出側之片段形成。 ’ 12· 一種製造一半導體裝置之方法,其包括: '將一校正目標圖樣之一侧劃分為複數個片段; 量測該所劃分片段之每一者或自該片段之兩個端延伸 至外側之一虛片段與毗鄰於該月段的一毗鄰圖樣之一側 之間的一間距; 量測該所劃分片段之每一者或自該片段之該兩個端延 142940.doc 201017455 伸至該等外側之該虛片段與該毗鄰圖樣之該側之間的一 重疊距離; 擷取該片段之對應於該所量測間距之一移位量; 藉由基於該重疊距離校正該移位量來計算用於該片段 之一校正值;及 使用以基於該校正值所校正之一遮罩圖樣為基礎所形 成之一遮罩來將該遮罩圖樣轉印至一半導趙基板上。 13·如請求項12之製造一半導體裝置之方法,其中以等於或 大於設計資料中一線之一最小設計尺寸之間隔將該校正 目標圖樣之該側劃分為複數個片段。 14. 如請求項12之製造一半導體裝置之方法,其中該校正值 係藉由用該重疊距離加權該移位量所獲得之一值。 15. 如請求項12之製造一半導體裝置之方法,其中針對該等 片段之屬性中之每一者設定該間距及該重疊距離之—量 測方向。 16. 種圖樣校正程式,其用於基於一校正目標圖樣上之— 片段與毗鄰於該片段的一毗鄰圖樣或自該片段之兩個端 延伸至外側之一虛片段之一側之間的一重疊距離來校正 取決於該片段或自該片段之該兩個端延伸至該等外側之 該虛片段與該毗鄰圖樣之該側之間的一間距而判定之— 移位量’以藉此計算用於該片段之一校正值。 17. 如請求項16之圖樣校正程式,其中以等於或大於設計資 料中一線之一最小設計尺寸之間隔將該校正目標圖樣之 該側劃分為複數個片段。 142940.doc 201017455 18·如請求項16之圖樣校正程式,其中該校正值係藉由用該 重疊距離加權該移位量所獲得之一值。 19. 如請求項16之圖樣校正程式,其中針搿該片段 性設定該重疊距離之一量測方向。 又之每一屬 20. 如請求項16之圖樣校正程式,其由 ^再中该屬性係〜外a 一内拐角、佈線、一字母丁或一線端 卜知角、❿ 142940.doc
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008232064A JP2010066460A (ja) | 2008-09-10 | 2008-09-10 | パターン補正方法およびパターン補正プログラム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201017455A true TW201017455A (en) | 2010-05-01 |
Family
ID=41799631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098130136A TW201017455A (en) | 2008-09-10 | 2009-09-07 | Pattern correcting method, method of manufacturing semiconductor device, and pattern correcting program |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20100062549A1 (zh) |
| JP (1) | JP2010066460A (zh) |
| TW (1) | TW201017455A (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8234603B2 (en) * | 2010-07-14 | 2012-07-31 | International Business Machines Corporation | Method for fast estimation of lithographic binding patterns in an integrated circuit layout |
| KR102343850B1 (ko) * | 2015-05-06 | 2021-12-28 | 삼성전자주식회사 | 광 근접 보정에서 공통의 바이어스 값을 이용하여 마스크를 제작하는 방법 |
| KR102417183B1 (ko) * | 2016-02-25 | 2022-07-05 | 삼성전자주식회사 | 적층형 메모리 장치, opc 검증 방법, 적층형 메모리 장치의 레이아웃 디자인 방법, 및 적층형 메모리 장치의 제조 방법 |
| WO2018230476A1 (ja) * | 2017-06-16 | 2018-12-20 | 大日本印刷株式会社 | 図形パターンの形状推定装置 |
| JP6508496B2 (ja) * | 2017-06-16 | 2019-05-08 | 大日本印刷株式会社 | 図形パターンの形状推定装置 |
| TWI743807B (zh) * | 2020-05-27 | 2021-10-21 | 力晶積成電子製造股份有限公司 | 用於光學鄰近修正的重定位方法 |
| KR102849980B1 (ko) * | 2020-08-06 | 2025-08-27 | 삼성전자주식회사 | 에러 패턴에 대응하여 마스크 레이아웃을 설계하는 방법 및 그 방법을 이용한 마스크 형성 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6453452B1 (en) * | 1997-12-12 | 2002-09-17 | Numerical Technologies, Inc. | Method and apparatus for data hierarchy maintenance in a system for mask description |
| JP3805936B2 (ja) * | 1999-12-28 | 2006-08-09 | 株式会社東芝 | マスクパターン補正方法及びマスクパターン作成システム |
| US6453457B1 (en) * | 2000-09-29 | 2002-09-17 | Numerical Technologies, Inc. | Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout |
| US6574784B1 (en) * | 2001-06-14 | 2003-06-03 | George P. Lippincott | Short edge management in rule based OPC |
| US20030152850A1 (en) * | 2002-02-12 | 2003-08-14 | Nikon Corporation | Rule-based methods for proximity-effect correction of charged-particle-beam lithography pattern using subregion-approximation for determining pattern element bias |
| JP4479486B2 (ja) * | 2004-11-30 | 2010-06-09 | ソニー株式会社 | マスクパターンの補正方法 |
| JP2008052221A (ja) * | 2006-08-28 | 2008-03-06 | Toshiba Corp | パターン生成方法及びプログラム |
-
2008
- 2008-09-10 JP JP2008232064A patent/JP2010066460A/ja active Pending
-
2009
- 2009-08-27 US US12/549,209 patent/US20100062549A1/en not_active Abandoned
- 2009-09-07 TW TW098130136A patent/TW201017455A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010066460A (ja) | 2010-03-25 |
| US20100062549A1 (en) | 2010-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201017455A (en) | Pattern correcting method, method of manufacturing semiconductor device, and pattern correcting program | |
| JP6325568B2 (ja) | ダブルパターンリソグラフィのための金属密度分布 | |
| TW525225B (en) | Method of convergence for model-based optical and proximity correction and machine-readable medium thereof | |
| US10685165B2 (en) | Metrology using overlay and yield critical patterns | |
| TWI657560B (zh) | 半導體裝置及產生佈局的方法 | |
| TWI390340B (zh) | 用於光罩資料準備的方法與系統 | |
| US20200134125A1 (en) | Semiconductor device with filler cell region, method of generating layout diagram and system for same | |
| TW201001211A (en) | Electrically driven optical proximity correction | |
| US11983475B2 (en) | Method for manufacturing a cell having pins and semiconductor device based on same | |
| TW200836019A (en) | Optical proximity effect correcting method, device and program, semiconductor device manufacturing method, pattern design protocol determining method, and optical proximity effect correction condition deciding method | |
| TWI624025B (zh) | 多層標靶之設計 | |
| US11844205B2 (en) | Semiconductor device including trimmed-gates and method of forming same | |
| TWI307455B (zh) | ||
| TW202009599A (zh) | 製造半導體元件的方法 | |
| CN110991139A (zh) | 制造半导体器件的方法和系统 | |
| US20200104447A1 (en) | Routing-resource-improving method of generating layout diagram and system for same | |
| US20230237234A1 (en) | Integrated circuit design method, system and computer program product | |
| Guo et al. | Efficient source mask optimization method for reduction of computational lithography cycles and enhancement of process-window predictability | |
| US11669669B2 (en) | Circuit layouts and related methods | |
| US20160180003A1 (en) | Dividing lithography exposure fields to improve semiconductor fabrication | |
| TW201030547A (en) | Pattern-correction supporting method, method of manufacturing semiconductor device and pattern-correction supporting program | |
| Lee et al. | Lithography aware overlay metrology target design method | |
| Sturtevant et al. | Two-layer critical dimensions and overlay process window characterization and improvement in full-chip computational lithography | |
| Chiou et al. | Impact of EUV patterning scenario on different design styles and their ground rules for 7nm/5nm node BEOL layers | |
| Kye et al. | Lithography and design integration—New paradigm for the technology architecture development |