[go: up one dir, main page]

TW201003896A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW201003896A
TW201003896A TW098121446A TW98121446A TW201003896A TW 201003896 A TW201003896 A TW 201003896A TW 098121446 A TW098121446 A TW 098121446A TW 98121446 A TW98121446 A TW 98121446A TW 201003896 A TW201003896 A TW 201003896A
Authority
TW
Taiwan
Prior art keywords
region
diffusion region
semiconductor device
diffusion
impurity concentration
Prior art date
Application number
TW098121446A
Other languages
English (en)
Inventor
Masaaki Okita
Kazuyuki Sawada
Yuji Harada
Saichirou Kaneko
Hiroto Yamagiwa
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Publication of TW201003896A publication Critical patent/TW201003896A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6736—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes characterised by the shape of gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

201003896 六、發明說明： 【發明所屬之技術領域】 本發明係有關半導體裝 成高耐壓半導體開關元件 半導體裝置。 〜剛牡冋一基板上 以及其控制電路和保護電路 【先前技術】 在電力轉換機器、電力控制機器等所使用的電力 體裝置中，將用來轉換電流的接通斷開的高财壓功— 體等之開關元件、以及控制電路和保護電路在同—美：: 來形成。經由此，實現了電力用半導體裝置的小型 化、高功能化，而在辦公室機器、家電產品等各種電子: 器的開關電源區域受到廣泛使用，電路及保護電路由 電晶體元件等能動元件、以及電阻元件和電容元件等梢 成。 有關這-類的電力用半導體裝置，為了極力減少電力損 失’要求在接通時少發生電壓降低。特別是在要求高耐壓 技術領域的情況，利用了 RESURF(REduced suRfa⑶
Field)結構的電晶體等為適合。 以下，作為向來例子，說明利用了專利文獻丨所示的 RESURF 結構之 M0SFET(Metal 〇χ—
Effect Transistor)之結構及動作。 圖10不出在半導體基板上形成的resurfm〇sfet之剖 面結構。 如圖ίο所示，半導體裝置210使用由第1導電型的矽（si) J40713.doc 201003896 構成的半導體基板200來形成。 在半導體基板200上’形成有第2導電型延長汲極區域 201，在該延長汲極區域2〇1的表面部形成了第2導電型汲 極區域2 0 2。 並且，在半導體基板200的表面部，使得在與汲極區域 202之間介入有延長汲極區域2〇1，並且從汲極區域距 離規定間隔形成了第2導電型源極區域2〇3。 位於汲極區域2〇2和源極區域203之間的部分之延長汲極 區域2〇1内，在其表面部形成有與半導體基板2〇〇電性連接 的第1導電型埋入區域2〇4。 並且，在半導體基板2〇〇的表面部形成有與源極區域 相鄰並電性連接的第！導電型接觸區域2〇5。進而，在半導 體基板200的表面部，形成了包圍源極區域2〇3及接觸區域 205並與延長汲極區域2〇1相鄰的第i導電型井⑴區域 206 °
並且，在延長汲極區域201和源極區域2〇3之間的部分井 區域2〇6上，形成有由氧化矽膜構成的絕緣膜207，進而在 其上形成有由多晶矽構成的閘極電極208。 述所構成的半導體裝置2〗〇中，使得汲極區域202 和源極區域203之間為施加了電壓的狀態’並且在閘極電 °彳源極區域2〇3之間施加規定以上的電壓來使得閉極 電極208成為高電位。如 208正下方的區域將形成 道，經由該通道電流流 此一來，在井區域206的閘極電極 強反轉（strong inversion)狀態的通 過汲極區域202和源極區域203之 140713.doc 201003896 間。以下，將此一電流流動狀態稱為接通（ON)狀態。 並且，在半導體裝置210中，若是使得在閘極電極2〇8和 源極區域203之間所施加的電壓低於上述的規定電壓，則 通道將消失’而在井區域206和延長汲極區域201之間將被 施加逆偏壓電壓。此一結果，在井區域2〇6和延長汲極區 域20 1之間將形成pn接合，而在汲極區域202和源極區域 203之間電流將不會流過。以下，將電流不流過的這樣狀 態稱為斷開（OFF)狀態。 於此’如圖10所示的半導體裝置21〇之情況，在位於源 極區域203和汲極區域202之間的部分之延長汲極區域2〇1 内形成有埋入區域204。因此，若是在汲極區域202和源極 區域203之間施加高電壓時’除了在延長汲極區域2〇丨和半 導體基板200的接合面形成空乏層（depUti〇n)之外，從埋入 區域204和延長汲極區域2〇 1的接合面也會形成空乏層。 因此’若是使用圖1 〇所示結構，與不設置埋入區域2〇4 的結構相比’即使在提高延長汲極區域20 1的雜質濃度之 情況時’也能夠維持在延長汲極區域2〇丨的空乏層。根據 這樣的空乏層’能夠承擔汲極區域202和源極區域203之間 的電位差。 如此地，圖10所示的rESURFMOSFET結構之半導體基 板200 ’在維持高耐壓的同時，能夠降低由於提高延長没 極區域20 1雜質濃度所造成的汲極區域202和源極區域203 之間的電阻（接通電阻）。 【專利文獻1】日本國專利2529717號 140713.doc 201003896 【發明内容】 β知決課題， 然而，在如圖10所示的向來之半導體裝置21〇中，有栌 會發生突波容量（surge capacity)大幅降低的情況。因而 解決此事成為課題。 :有鑑於此一課題，本發明之目的在於：提供—種在電力 用半導體裝置中能夠同時確保所要的耐壓和突波容量一 導體裝置。 1 半 f -解決手段- 為了達成上述目的，本發明之發明人等檢討了突波容量 • 降低的原因。 里 首先，圖11示出本發明之發明人等所調查的：包含埋入 區域204之延長汲極區域2〇1的導電率和耐壓之關係（實 線)、以及該導電率和半導體裝置21〇的突波容量之關得“虛 線P所謂突波容量係對於在半導體裝置21()中轉換接通和 ( 斷開狀11時所產生的突波電壓（surge v〇ltage)之耐量。 亚且，於此所謂的導電率係根據下列關係式加以定義， 其為一指標示出延長汲極區域2〇1的雜質濃度和埋入區域 204的雜質濃度的比率。 導電率 σ 1x10 x(i/RSed_3/RSb)^s(微姆歐 ⑽⑽)]
Sed已έ埋入區域204的延長汲極區域2〇1之薄膜電阻 RSb.埋入區域2〇4之薄膜電阻 如圖u所示’向來例所示的半導體裝置21〇之耐壓依存 於I長汲極區域201的導電率。並且，該耐壓相對於某個 140713.doc 201003896 規定值的導電率成為最大，若偏離該值則降低。 於此，導電率係根據前面所示的延長汲極區域2〇1及埋 入區域2〇4的薄膜電阻加以定義的指標。 因此，圖U所示的導電率和对壓之關係#出若是延長沒 極區域2〇1及埋入區域204的雜質濃度從規定值偏離則耐壓 降低。m向來例之半導體裝置2G1之情況，調整延 長汲極區域2G1及埋人區域2G4的雜f濃度來使得半導體裝 置210的耐壓成為最大。 相對於此’本發明之發明人耸17 & 乃人寺5手細調查了突波容量對導 電率的關係發現：以耐壓成為 J i城馮取大的上述規定的導電率為 界’若導電率變得比其低 ’’、、 裒置10的突波容量將 大幅降低。這一點在圖！丨中也示出。 這示出.當延長；:及極區域2〇ls+田> 广丄 疋埋入區域204的薄膜電 ，也就是，在延長沒極區域 的雜皙：曲危士 匕埤201或疋埋入區域204 低。 ^’幻皮各量將有可能大幅度降 ⑼以上之見解’本發明的半導《置具備： 在第】導電型半導體基板 域、在第】擔抑^ 弟1擴散&域的表面部形成 體A此ΛΛ * 取之弟2擴散區域、在丰墓 板的表面部與第2擴散區域之間使第、導 來在距離第ρ Μ Μ 4 擴放區域介入地 痒弟2擴放S域的規定間隔 3擴散區域、在半導體 肜成之弟2導電型第 體基板的表面部盘第q撼也广h 形成並盘上诚g m /、弟3擴放區域相鄰而 、上述第3擴散區域電性連接之 區域、以及在第j # ‘電型第4擴散 任弟1擴散區域和第 弟擴放區域之間的部分上隔 I407l3.doc 201003896 者絕緣膜所形成的閘極雷 — 、 電極，第1擴政區域的雜質濃度設 疋為咼於被調整為如下倉 . ^ ，辰度，即.使得向第2擴散區域 把加電塵時，從第I撼# /、月&或和半導體基板的接合面擴張 的空乏層擴張到第2擴散 ’、 、 谓餃&域和閘極電極之間的第I擴散區 域的部分。 若_本發明之半導體裝置，如以下所說明地，能夠 維持咼耐屢並且抑制在笛 在弟1擴放區域的雜質濃度的不一致 所造成的突波容量之降低。 向來，第1擴散區域的雜質濃度係被規定如下：從 散區域和半導體笑杯Μ &人 擴 、 土板的接s面擴張的空乏層在第1擴散區 域的整個主要部分（作為更具體的例子，在第2擴散區域和 閘極電極之間的第i擴散區域的部^被形成 被設定成：使得當半導體裝置為斷開狀態中向第2擴散區 域鈿加規定電壓時，由於第i擴散區域内的空乏化使得第1 擴散區域内的電子及空穴被除去，來使半導體裳置的耐壓 ㈣最A °但是同向來之濃度Μ的情況’作為本發 明發明人之新見解’如圖11所示，當發生濃度不一致時突 波容量將大為降低。 、相對於此’本發明的半導體裝置之情況，將第i擴散區 域的雜貝/辰度设定為尚於向來之濃度。經由此，即使在第 1擴散區域的雜質濃度產生不—致’也能夠雜質濃度維持 在犬波谷里對雜質濃度的依存性較小的範圍内，而能夠防 止突波容量的大幅降低。 再者，第1擴散區域的雜質濃度宜為設定成高於被調整 140713.doc 201003896 成如下之濃度：使得從第1擴散區域和半導體基板的接合 面擴張的空乏層擴張到第1擴散區域的整體。 經由設定在這樣的濃度將能夠更為確貫地獲得上述效 果。 並且，第1擴散區域的雜質濃度宜為設定成高於半導體 裝置的耐壓成為最大時之濃度。 如上所述，在半導體裝置的耐壓成為最大的濃度附近， 有時會有由於濃度的不一致造成突波容量的大幅度降低。 因而，將第1擴散區域的雜質濃度設定在高於此一濃度的 濃度範圍即可。 並且，第1擴散區域的雜質濃度宜為設定成高於如下濃 度，即：相對於第1擴散區域的雜質濃度之變化，半導體 裝置的突波容量的變化量變小。 如上所述，本發明發明人發現：在作為第1擴散區域的 雜質濃度向來所設定的濃度附近中，存在有相對於雜質濃 度的變化、突波容量的變化相對較大之區域、和與其相 比，突波容量的變化量較小之區域。於此，將第1擴散區 域的雜質濃度設定成：比成為這兩個區域的境界之雜質濃 度還要高的濃度範圍。經由此，將能夠抑制雜質濃度的降 低所造成的突波容量之大幅降低。 如上所述之本發明之半導體裝置，將能夠用於利用了 RESURF結構的半導體裝置整體。作為其例，以下舉出 MOS電晶體及絕緣閘極雙極電晶體（IGBT)。 換言之，在本發明的半導體裝置中，宜為構成如下的 140713.doc -10- 201003896 ::?晶體：即：使第1擴散區域為延長沒極區域，使第2 兴放區域為第2導電型汲極區域 ,ν-. 便第3擴政區域為源極區 或，使第4擴散區域為接觸區域。 這樣的MOS電晶I#，趑α且. 高於向來所規定二域的雜質濃度設定成 沒極區域的雜質遭二不工致的？關突波容量，在延長 今+ 貝，辰度的不一致的容許範圍將變大。換言 具有MOS電晶體的半導^梦署& 、 並確保突波容量。 +導體破置中，能夠維持高财壓
緣==發明之半導體裂置中最好是構成為如下之絕 、緣間極雙極電晶體 P D心A „ U擴散區域為基極區域、使 第擴放£域為第1導電细隹搞 極_¥^本極£域、使第3擴散區域為射 °°或使第4擴散區域為接觸區域。 ::::IGBT的基極區域的雜質濃度設定成高於向來 疋之艰度。經由此，有關突波容量， 濃，不-致容許範圍將變大。換言之，：二= 半V體裝置中’將能夠維持高耐壓並確保突波容量。 ^且，在本發明的半導體裝置中，最好是構成為：使第 導電 /延長汲極區域、使第2擴散區域為由第1 域# : 弟2導電型汲極區域構成的集極/汲極區 接觸擴散區域為射極/源極區域、使第4擴散區域為 接觸區域之同時構成_電晶體和絕緣閘極雙極電晶體。 如㈣’經由使得第2擴散區域的結構為具有第i導電型 :域和弟2導電型區域並且互相電性連接之結構，將 讓上述MOS電晶體和上述應共存於_個半導體衰置： 140713.doc 201003896 -般地’本發明技術領域的高耐壓半導體開關元件中要 求減輕動作時產生的電力損失。有關這—點，使用罐電 晶體時，MOS電晶體動作時的電
电丨且大’因此與使用IGBT 的情況相比，接通時的電力損 、， 大。亚且，如果使用 IGBT ,比使用MOS電晶體的情 兄相比’在轉換接通和斷 開狀態時的電力損失將變大。 對於以上所述，若是使得 仟MUS電晶體和IGBT半導體裝 置混載之結構，在通常動作日岑法丨丨田+ 吊動作柃利用電阻低的IGBT ,在接 通和斷開狀態轉換時，有關此 ..^ 百關此一轉換時的電力損失能夠利 用有利的娜電晶體。因此，與僅具有m㈣晶體或是 IGBT的其中-方的結構相比’、經由使得此雙方結構並存 的結構’將能夠降低電力損失。 並且，第1擴散區域的導電率宜為在18〇 0以上 210卟以下。 第1擴散區域的導電率依存於第1擴散區域的雜質濃度。 將本發明的半導體裝置中的第"廣散區域的導電率設定在 成為此一範圍值的雜暂：普疮Q+ 貝/辰度時，將此夠抑制雜質濃度的不 ::所造成的突波容量的大幅降低，並且能夠將由於使雜 質濃度設定成高於向來之濃度所造成的耐壓降低抑制在最 小限度。 亚且，在第1擴散區域内宜為至少配置一個第1導電型埋 入區域。 如此地，除了第1擴散區域和半導體基板的接合面之 外’空乏層也從第1擴散區域和埋入區域的接合面擴張。 140713.doc 201003896 因此，即使提高第i擴散區域的雜質濃度，也能夠確實地 進订第1擴散區域的空乏化。特別是能夠進行第1擴散區域 的主要部分整體之空乏化。因此，將能夠維持高耐壓同時 減低動作時的電阻。 並且’最好是，係在半導體基板的深度方向上互相間隔 地來複數配置埋入區域。 如此-來’將能夠更為顯著地獲得設置埋人層所造成的 上述效果。 亚且，包含埋入區域的上述第丨擴散區域的 在刚μΜ上並且在加…以下。 丰且為 有關因應埋入層的薄膜電阻和第1擴散區域的薄膜電阻 來決定的導電率， 右疋成為在此一範圍時，將能夠抑制由 於雜質濃度的不-致所造成的突波容量之大幅降低，並且 能夠抑制由於使雜質濃度高於向來濃度造成之耐壓降低。 -發明效果- 右疋根據本發明的半導體裝置，經由將第i擴散區域的 雜質濃度設定成高於如下之規定濃度，即：使從第i擴散 區域和半導體基板的接合面擴張的空乏層在第2擴散區域 和閘極電極之間的第1擴散區域的部分被形成，即：設定 成使得半導«置的耐壓成為最大之濃度，即使^擴散 :域：_度在製造上有所不—致，也能夠確保所要的 突波容量。 【實施方式】 (第1實施方式） 140713.doc -13· 201003896 以下，參照附圖說明第丨實施方式的半導體裝置。圖^系 模式性地示出根據本發明之半導體裝置15〇，更具體而言 係示出在半導體基板上形成的RESURFM〇SF]ET結構剖面 圖。 如圖1所示，本實施方式的半導體裝置15〇係使用雜質濃 度從lxl014cm·3到ix10i7cm·3左右的p型矽（Si)構成的半導 體基板100來形成。 在半導體基板100的表面部形成有N型延長汲極區域 101、和雜質濃度從lxl〇17cm·3左右的p型井區 域 102。
在P型井區域102表面部的一部分形成有高雜質濃度的N 型源極區域103。在N型延長汲極區域丨⑴和^^型源極區域 103的部分之”井區域1〇2的表面上，隔著由氧化石夕⑸⑹ 構成的閘極氧化膜104形成有由多晶矽構成的閘極電極 105。 在P型井區域102的表面部形成有雜質濃度高於p型井區 域102的高雜質濃度之p型接觸區域1〇6。在p型接觸區域 106及N型源極區域103的表面部形成了由Aisicu等鋁合金 構成的源極電極107。源極電極1〇7，與p型接觸區域1〇6及 N型源極區域1 〇3共同地電性連接。 並且，在N型延長汲極區域101的表面部，形成有雜質濃 度高於N型延長汲極區域丨〇丨的高雜質濃度的n型汲極區域 108。N型汲極區域1〇8，隔著閘極電極1〇5位於與N型源極 區域103相反的一側。並且，在N型汲極區域1〇8上形成有 1407I3.doc 】4· 201003896 由AlSiCu等鋁合金構成的汲極電極1〇9，與N型汲極區域 1 〇 8電性連接。 亚且’在N型延長汲極區域1〇1及？型井區域ι〇2的表面 I5开/成有用來分隔在半導體基板1〇〇上所形成的電晶體 的由氧化碎構成的分隔層11 0a和11 Ob(有時將其合稱為 分隔層110)。 形成具有氧化矽和BPSG的疊層構造的層間絕緣膜lu， 來覆蓋N型源極區域1〇3、閘極電極1〇5、p型接觸區域 106 '和分隔層11〇等。根據該層間絕緣膜丨丨1，使得閘極 電極105 '源極電極1〇7、汲極電極1〇9互相電性分隔。汲 極電極109及源極電極1〇7貫通層間絕緣膜111。 在層間絕緣膜111上，形成有由氮化邦iN)構成的保護 膜112來覆盍閘極電極1 〇 $和源極電極1 〇 7。 於此，如圖10所示的具有向來的RESURF結構之電 晶=之情況，延長汲極區域2〇1的雜質濃度係被規定為如 辰度即.使得彳久延長汲極區域201和半導體基板2〇〇的 接合面擴張的空乏層在延長汲極區域2〇1的主要部分整體 被开v成。亚且，作為具體的例子，被規定為如下濃度， 即.使得上述空乏層擴張到汲極區域2〇2和閘極電極之 =的延長汲極區域201的部分。這是由於如果是這一濃度 時，半導體裝置的耐壓將成為最大。 相對於此，本實施方式的半導體裝置15〇之情況，使N型 延長汲極區域101的雜質濃度設定為：高於使半導體裝置 的耐壓成為最大的上述雜質濃度。具體而纟，本實施方式 140713.doc 201003896 之情況，N型延長汲極區域1〇1的雜質濃度設定於〇 5〜 1.0xl016cm_3左右。並且，向來的半導體裝置之場合，使 延長汲極區域的雜質濃度範圍譬如為0.2〜〇.4\1〇16。111-3。 圖2及圖3依序示出半導體裝置15〇的^^型延長汲極區域 1〇1的導電率和突波容量的關係、以及導電率和耐壓之關 係。再者，如同在向來技術中所說明地，導電率係根據N 型延長汲極區域丨〇丨的薄膜電阻所決定的值，成為示出在N 型延長 >及極區域1 0 1的雜質濃度之指標。 並且’圖2及3所示的實線區域係表示與在本實施方式的 N型延長汲極區域1〇1的雜質濃度對應的導電率範圍。於 此’為在180心以上並且在21〇以以下的範圍。相對於 此，虛、線的範圍表示與向來使用的雜質濃度對應的導電率 範圍。 ’ 如圖2所示一般，若是在向來的濃度範圍，若是由於製 以上的不—致等Ν型延長汲極區域⑼導電率產生變動，則 :時突波容量將會有大幅度降低。換言之，在向來的濃度 fe圍中’突波容量的變動大。 相對於此’在本實施方式所設定的濃度範圍之情況，即 使N型延長汲極區域1()1的雜f濃度不—致使導電率錄動， ^不會產生突波容量的大幅度降低。這是著眼在於：以規 疋的值為界線，存在有相對於雜質濃度變化、突波容量的 變化相對較大之區域、以及盥苴相纟卜办、Λ + 叹兴具相比突波容量的變化量較 = 量的變化量設定在比較小的範圍濃 又祀圍。此-結果’將能夠使得無關於雜質濃度的不一致 140713.doc •16, 201003896 而維持高耐壓且確保所要的突波容量。 進步地，如圖3所示，經由使N型延長汲極區域1〇1的 雜貝'辰度為上述的範圍i，將能夠使得由於提高N型延長 及極區域1 〇 1的雜質濃度造成的耐壓降低控制在最小限 度。 ，如上述般，根據本實施方式之半導體裝置150，即使在N 型延長汲極區域101的雜質濃度產生不一致，也能夠維持 高耐壓並且確保所要的突波容量。 (第2實施方式） 乂下參狀附圖來說明本發明第2實施方式之半導體裝 置。圖4係模式性地示出本發明第2實施方式之半導體裝置 hi之剖面結構圖。半導體裝置151係在半導體基板上形成 的橫型結構的IGBT。 如圖4所示，半導體裝置151係具有類似圖1半導體裝置 150之結構。因而，在以下將詳細說明不同點，而與圖^目 同的構成要素則標記相同符號省略其詳細說明。 百先，圖4中，在N型延長汲極區域101的表面部，取代 圖1的N型汲極區域108，形成雜質濃度高於N型延長汲極 區域101的高雜質濃度p型集極區域115。在p型集極區域 115上，取代圖1的汲極電極1〇9，形成由八1以^^等鋁合金 構成的集極電極116。 並且，對於圖1中的N型源極區域1 〇 3及源極電極1 〇 7，在 圖4的半導體裝置151中，以與其相同的構成部件，依序稱 為射極區域113及射極電極丨14。換言之，只有名稱不同。 140713.doc 17 201003896 在半導體裝置151的情況，於接通狀態中，電子電流從 射極區域113流向N型延長沒極區域⑻，該電流成為由p型 接觸區域106、N型延長汲極區域1〇1&p型集極區域所 構成的Pnp電晶體的基極電流。若是基極電流流過，從p型 集極區域115對N型延長汲極區域1〇1，將被注入大量的空 穴。此一結果，為了滿足電荷中性的條件，也將電子從射 極區域113注入到]^型延長汲極區域1〇1内。因而，在n型 延長汲極區域101内的電子濃度及空穴濃度同時增加，在p 型集極區域115和射極區域! 13之間的接通電阻大幅降低。 經由將N型延長汲極區域1〇1的雜質濃度設定為高於向來 的漢度範圍來避免突波容量的降低這—點上，肖第i實施 方式的情況相同。 如上述般，即使在橫型結構的IGBT之本實施方式的半 導體震置151中，也能夠確保高耐壓並確保所要的突波容 里，亚且與第1實施方式的半導體裝置15〇相比，能夠進一 步降低接通電阻。 (第3實施方式） 以下，參知、附圖說明本發明第3實施方式之半導體裝 置。圖5〜® 7係示出在本實施方式的半導體裝置152之結 構® D半導體裝置152係、在同—半導體基板上，具有如圖5 所示之，.。構即.圖6所示模式性剖面之橫型結構M〇s電 曰曰肢和圖7所不杈式性剖面之橫型結構IGBT平面圖地交 替排歹L、存之結構。再者，在圖5中的Vlvj，線的剖面示於 圖6, Vn-Vn，線的剖面示於圖7。 140713.doc -18- 201003896 於此，如圖6所示的MOS電晶體結構，與圖i所示的第1
實施方式之半導體裝置150結構相同，如圖7所示的mBT 之結構，與如圖4所示的第2實施方式之半導體裝置i5i結 構相同。 但是，在圖1的N型源極區域103及圖4的射極區域113， 在本實施方式中成為橫跨交替排列的M 〇 s電晶體及丨g Β τ 所形成的射極/源極區域117。作為在射極/源極區*η7&ρ 型接觸區域1G6上共通連接的電極，設置了射極/源極電極 11 8來取代源極電極1 〇 7及射極電極114。 亚且，有關雜質濃度高於N型延長汲極區域1〇1的高雜質 濃度的N型汲極區域1〇8、和p型集極區域ιΐ5，各自與圖工 和圖4所示相同。但是，如圖5所示，在本實施方式的半導 體裝置152中’ N型汲極區域型集極區域ιΐ5在半導 體基板100主面方向交替排列配置，並使其互相電性連接 地來形成集極7汲極電極119。該集極/汲極電極119，由 AlSiCu等的鋁合金構成。 有關以上所述以外之構成要素，於圖5〜圖7中標記與圖 1及圖4同樣的符號而省略其詳細說明。 如圖5〜圖7所不般，本實施方式的半導體裝置1 μ中， 在Ν里L長;及極區域⑻表面部，使Ν型汲極區域⑽和ρ型 集極區域11 5形成為根據集極/沒極電極^ ^ 9電性連接的狀 〜如此地，具有RESURF結構的M〇s電晶體和咖τ的兩 個電晶體搭載為電性並聯連接的狀態。 因此’半導體裳置152，能夠在通常的接通狀態時導電 140713.doc •19- 201003896 時之電力損失利用有利的IGBT並且在轉換接通斷開狀態 時’轉換時的電力損失選擇性地利用有利的MOS電晶體。 因此，若是使用本實施方式的半導體裝置152，無論與 第1實施方式的半導體裝置150或第2實施方式的半導體裝 置151相比，將能夠降低電力損失。 並且’經由將延長汲極區域1〇1雜質濃度設定為高於 向來的濃度範圍來避免突波容量的降低這一點，與第1實 施方式之情況相同。 (第4貫施方式） 以下，參照附圖說明本發明之第4實施方式中的半導體 裝置。圖8係模式性地示出本實施方式的半導體裝置153之 剖面結構圖。 如圖8所示之半導體裝置153，係對如圖丨所示的第丨實施 方式之半導體裝置150追加了在]^型延長汲極區域1〇1的表 面。卩形成P型埋入區域120之結構。p型埋入區域i 2〇的厚度 為1·〇 μιη左右並且雜質濃度從lxl〇16cm-3到lxl〇17cm_3左 右。並且，P型埋入區域120與半導體基板1〇〇電性連接而 形成為對基板面大體上並行延伸。 有關其他構成要素，與如圖1示出相同，標記同樣符號 而省略詳細的說明。並且，經由在N型延長汲極區域101的 表面部具備P型埋入區域120，若是根據圖8之半導體裝置 153，在斷開狀態中如果在汲極電極1〇9和源極電極1〇7之 間知加了南電壓，則除了 N型延長汲極區域丨〇丨和半導體基 板100的接合面之外，空乏層也從N型延長汲極區域1〇1和p 140713.doc -20- 201003896 型埋入區域m的接合面擴張。因此，即使提高糊延長沒 :，域1〇1的雜質濃度也能夠使得N型延長汲極區域⑻整 體空乏化，而能夠使上述空乏層來承擔沒極電極ι〇9和源 極電極107之間的電位差。 因此’本實施方式的半導體裝置153,與第i實施方式的 2體裝置相比，將能夠提高N型延長沒極區域⑻的 雜質濃度，經由此能夠降低動作時的電阻。 再者’作為本貫施方式之變形例，如圖9所示，也能夠 取代N型延長汲極區域1〇1的表面部，在從表面距離規定深 度的位置形成P型埋入區域12〇。如此—來，n型延長沒極 ，域101和P型埋人區域12G的接合面面積增加。因此，若 :::開狀態中在汲極電極109和源極電極…之間施加高 电屋來自上述接合面的空乏層將變得更容易擴張。作 為此-結果，如圖9所示的半導體裝置153a與如圖8所示的 半^體裝置153相比，將能夠更進—步提高N型延長汲極區 域1〇1的雜質濃度，而能夠更為降低電阻。 二 也可以在N型延長沒極區域ιοί内，將與半導體基 板100電性連接的P型埋人區域12。以互相規定間隔加以複 數形成。如此地，將能夠更進一步提高^^型延長汲極區域 1的雜貝浪度，而能夠更進一步降低電阻。 並且，在本實施方式中，譬如p型埋入區域120的雜質濃 、’”、10 cm時型延長汲極區域1〇1的雜質濃度宜 ^在2·〇Χ1〇丨6cm-3以上並且在2 ΐχΐ〇1 W3以下。如此一 來將此夠使^^型延長汲極區域101的導電率設定在18〇 140713.doc 201003896 到21 0 pS的範圍。再者，在向來同樣結構的半導體裝置之 情況時，使N型延長汲極區域的雜質濃度範圍為2 3〜 2.5xl016cm·3。 因此，如圖2及圖3所示，將能夠使得由於使延長汲 極區域101的雜質濃度高於規定濃度所造成的半導體裝置 的财壓降低抑制在最小限度。 並且，在本實施方式中，說明了對第1實施方式的半導 體裝置150追加了 P型埋入區域12〇之情況。但是，有關第2 實施方式的半導體裝置151等，也能夠經由在N型延長汲極 區域1〇1内形成P型埋入區域12〇來實現同樣效果。 【產業上之利用可能性】 丰發明之半導體裝 彳牧装造時白ή 一致之谷許範圍而維持半導體開 所亜沾办、士〜曰 υ 1干的阿耐壓同時碎 '犬波谷虿，因此，對於轉換 【圖式簡單制】 以置4極為有用 圖1為示出本發明第i實施 構剖面圖。 、 玉 導體裝置之模式性 卞等體裝置之延長 區域的導電率和突波容量之關係圖。 圖3為示出本發明第丨實 區域的導工半導體裝置之延 v電率和耐壓之關係圖。 圖4為示出本發明第2實施 構剖面圖。 人之+導體裝置之模3 圖5為示出本發明第3實 "方式之半導體褒置之模^ 140713.doc •22- 201003896 面圖。 « 6為本發明第3實施方式之半 圖，示出圖5 t VI-VI'線之剖面。 、之楔式性剖面 圖7為本發明第3實施方式之半導體裝置 圖，示出圖5中Vll-Vir線之剖面。 、式性剖面
圖8為本發明第4實施方式之半導體裝置 圖。 之模式性剖 面 圖9為本發明第4實施方式變形例中 性剖面圖。 之半導體裝置之模式 圖10為向來例之半導體裝置之模式性剖面圖。 圖11為向來例中之半導體裝置在延長汲極區域的導 和耐壓及突波容量之關係圖。 、率 【主要元件符號說明】 100 半導體基板 101 延長汲極區域 102 p型井區域 103 N型源極區域 104 閘極氧化膜 105 閘極電極 106 p型接觸區域 107 源極電極 108 N型汲極區域 109 汲極電極 110 分隔層 110a 分隔層
140713.doc • 23 · 201003896 111 層間絕緣膜 112 保護膜 113 射極區域 114 射極電極 115 P型集極區域 116 集極電極 117 射極/源極區域 118 射極/源極電極 119 集極/汲極電極 120 P型埋入區域 150 半導體裝置 151 半導體裝置 152 半導體裝置 153 半導體裝置 153a 半導體裝置 200 半導體基板 201 延長汲·極區域 202 >及極區域 203 源極區域 204 埋入區域 205 接觸區域 206 井區域 207 絕緣膜 208 閘極電極 210 半導體裝置 140713.doc -24-

Claims (1)

  1. 201003896 七 申請專利範園： 1. 一種半導體裝置，其中： 該半導體裝置具備·· 在第1導電型半導體基板上形成之第2導電型第】擴散 區域， 在上述第1擴散區域的表面部形成之第2擴散區域， 在上述半導體基板的表面部、與上述第2擴散區域之 間W入有上述第i擴散區域地來在距離上述第2擴散區域 的規定間隔位置形成之第2導電型第3擴散區域， 牛在上述半導體基板表面部中、與上述第3擴散區域相 鄰士成並與上述第3擴散區域電性連接之第1導電型第4 擴散區域，以及 在上述第1擴散區域和上述第3擴散區域之間的一部分 上隔著絕緣膜所形成之閘極電極； 上=第1擴散區域的雜質濃度設定為高於被調整為如 下之/辰度，即：使得向上述第2擴散區域施加電麼時， =上述第1擴散區域和上述半導體基板的接合面擴張的 S擴張到上述第2擴散區域和上述閘極電極之間的 上述第1擴散區域的部分。 ]的 2.如請求項1之半導體裝置，其中： 下上^第1擴散區域的雜質濃度較為高於被調整為如 之/農度，即：使得從上述第i擴散區域和 基板的接合面擴張的上、+.办& 疋千v體 體擴張。 、上述二乏層向上述第1擴散區域整 140713.doc 201003896 3. 如請求項1之半導體裝置，其中： 上述第1擴散區域的雜質濃度設定為高於使得上述半 導體裝置的耐壓成為最大之濃度。 4. 如請求項1之半導體裝置，其中： 上述第1擴散區域的雜質濃度設定為高於如下濃度， 即：使得相對於上述第丨擴散區域的雜質濃度之變=， 上述半導體裝置的突波容量的變化量變小。 5·如請求項1至4中任一項之半導體裝置，其中： 構成為使上述第丨擴散區域為延長汲極區域； 使上述第2擴散區域為第2導電型汲極區域； 使上述第3擴散區域為源極區域； 使上述第4擴散區域為接觸區域之MOS電晶體。 6. 如請求項1至4中任一項之半導體裝置，其中： 構成為使上述第丨擴散區域為基極區域； 使上述第2擴散區域為第1導電型集極區域； 使上述第3擴散區域為射極區域； 使上述第4擴散區域為接觸區域之絕緣閘極雙極電晶 體。 SS 7. 如5月求項1至4中任一項之半導體裝置，其中： 同％構成使上述第丨擴散區域為基極/延長汲極區域； 使上述第2擴散區域為由第1導電型集極區域和第2導 包型汲極區域構成之集極/汲極區域； 使上述第3擴散區域為射極/源極區域； 使上述第4擴散區域為接觸區域之M〇s電晶體與絕緣 140713.doc 201003896 閘極雙極電晶體。 8·如玥求項1至4中任—項之半導體裝置，其中 上述第1擴散區域的導電率在18〇 μδ以上並且在21〇卟 以下。 9. 如叫求項1至4中任_項之半導體裝置，其中： ， 在上述第1擴散區域内配置有至少一個第1導電型埋入 區域。 10. 如請求項9之半導體裝置，直 上述埋入區域係在上述半導體基板的深度方向互相間 隔地加以複數配置。 11. 如請求項9之半導體裝置，其中： έ上述埋入區域的上述第1擴散區域之導電率係在 180 μδ以上並且在210 pS以下。 140713.doc
TW098121446A 2008-07-03 2009-06-25 Semiconductor device TW201003896A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008174731A JP2010016180A (ja) 2008-07-03 2008-07-03 半導体装置

Publications (1)

Publication Number Publication Date
TW201003896A true TW201003896A (en) 2010-01-16

Family

ID=41463690

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098121446A TW201003896A (en) 2008-07-03 2009-06-25 Semiconductor device

Country Status (4)

Country Link
US (1) US20100001315A1 (zh)
JP (1) JP2010016180A (zh)
TW (1) TW201003896A (zh)
WO (1) WO2010001513A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI750417B (zh) * 2017-10-11 2021-12-21 日商村田製作所股份有限公司 功率放大器模組

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6277785B2 (ja) * 2014-03-07 2018-02-14 富士電機株式会社 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE453622B (sv) * 1983-12-08 1988-02-15 Asea Ab Halvledarkomponent for generering av optisk stralning
US4811075A (en) * 1987-04-24 1989-03-07 Power Integrations, Inc. High voltage MOS transistors
JP3395473B2 (ja) * 1994-10-25 2003-04-14 富士電機株式会社 横型トレンチｍｉｓｆｅｔおよびその製造方法
JPH08236754A (ja) * 1995-02-22 1996-09-13 Fuji Electric Co Ltd ｐチャネル型高耐圧ＭＯＳＦＥＴ
US6168983B1 (en) * 1996-11-05 2001-01-02 Power Integrations, Inc. Method of making a high-voltage transistor with multiple lateral conduction layers
JP4815740B2 (ja) * 2003-12-09 2011-11-16 トヨタ自動車株式会社 半導体装置とそれを利用したレベルシフト回路
JP3888997B2 (ja) * 2003-12-12 2007-03-07 松下電器産業株式会社 半導体装置
JP4972855B2 (ja) * 2004-08-04 2012-07-11 富士電機株式会社 半導体装置およびその製造方法
US7262476B2 (en) * 2004-11-30 2007-08-28 Agere Systems Inc. Semiconductor device having improved power density
JP2006210563A (ja) * 2005-01-27 2006-08-10 Matsushita Electric Ind Co Ltd 半導体装置
US7759696B2 (en) * 2005-10-20 2010-07-20 Panasonic Corporation High-breakdown voltage semiconductor switching device and switched mode power supply apparatus using the same
JP2007318062A (ja) * 2006-04-27 2007-12-06 Matsushita Electric Ind Co Ltd 高耐圧半導体スイッチング素子
JP5148852B2 (ja) * 2006-09-07 2013-02-20 新日本無線株式会社 半導体装置
JP2008124421A (ja) * 2006-10-17 2008-05-29 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008153495A (ja) * 2006-12-19 2008-07-03 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI750417B (zh) * 2017-10-11 2021-12-21 日商村田製作所股份有限公司 功率放大器模組

Also Published As

Publication number Publication date
US20100001315A1 (en) 2010-01-07
JP2010016180A (ja) 2010-01-21
WO2010001513A1 (ja) 2010-01-07

Similar Documents

Publication Publication Date Title
JP3906105B2 (ja) 半導体装置
JP4070485B2 (ja) 半導体装置
JP2623850B2 (ja) 伝導度変調型ｍｏｓｆｅｔ
JP3906184B2 (ja) 半導体装置およびその製造方法
US6198129B1 (en) Vertical type insulated gate transistor
TW201030940A (en) A new configuration of gate to drain (GD) clamp and ESD protection circuit for power device breakdown protection
TW200929381A (en) Lateral double diffused metal oxide semiconductor transistor and method for manufacturing the same
CN108630758A (zh) 碳化硅半导体器件和制造方法
JP2008177335A (ja) 炭化珪素絶縁ゲート型半導体装置。
CN203983264U (zh) 半导体器件
TW200807718A (en) High voltage LDMOS
TW200525730A (en) Isolated high-voltage LDMOS transistor having a split well structure
TW200915570A (en) Trench gate semiconductor device and method of manufacturing the same
TW201230596A (en) Semiconductor device die with integrated MOSFET and low forward voltage diode-connected enhancement mode JFET and method
CN109659351A (zh) 绝缘栅双极晶体管
TW200522349A (en) Vertical gate semiconductor device and method for fabricating the same
JP5601863B2 (ja) 電力半導体装置
JPH04107877A (ja) 半導体装置及びその製造方法
JPH0438878A (ja) 半導体装置
TW455934B (en) Lateral thin-film silicon-on-insulator (SOI) device having lateral depletion
JPH0334466A (ja) 縦形二重拡散ｍｏｓｆｅｔ
TWI236134B (en) Semiconductor device
JP2001127285A (ja) 縦型電界効果トランジスタ
TWI309068B (zh)
TW201025566A (en) Semiconductor device