TW201009928A - Method for fabricating an opening - Google Patents

Description

201009928 九、發明說明： 【發明所屬之技術領域】 本發明疋關於一種形成開口的方法，尤指一種形成鎮*·^ 結構之開口的方法。 【先前技術】 隨著半導體工業的進展，為了符合該等高密度積體電$ ^ 之開發與設計，各式元件之尺寸皆降至次微米以下。該等 積體電路之性能表現，除了取決於其内部元件的可靠& 外，亦受制於用以傳遞各元件間電子訊號之金屬内連線。 因此，隨著目前持續縮小積體電路尺寸之趨勢，積體電$ 製程已朝向多重金屬内連線方向發展。而為了解決在乡$ (multi-layer)中製作金屬内連線之困難，鑲嵌製程 (damascene process)係受到廣泛研究與發展；另外，由於 銅（Cu)具有比鋁(A1)和絕大多數金屬更低的電阻係數和優 異的電子遷移（electromigration)抗拒性，且低介電常數 (low-k)材料可幫助降低金屬導線之間的電阻·電容延遲效 應（resistance-capacitance，R_C delay effect)，因 itb鋼導線與 低介電常數(l〇w-k)絕緣層已被大量的用於製作單鑲喪結構 (single damascene structure)與雙鑲嵌結構（dual damascene structure)。而且銅製程亦被認為是解決未來深次微米（deep sub-half micron)積體電路金屬連線問題的新技術。 201009928 值得注意的是’習知在利用硬遮罩來形成鑲嵌結構的開 σ後都是在硬遮罩還覆蓋在介電層上的情況下來直接沈積 阻Ρ早層。因此所形成的阻障層除了會覆蓋在開口的底部及 ^電層的側壁表面外，還會同時覆蓋部分的硬遮罩表面。 '、、、&著線寬降低，硬遮罩的阻隔會大幅降低阻障層濺鍍時 的入射角（incident angle)，使阻障層無法在介電層的側壁表 面形成連續的輪廊（continuous profile)。由於不連續的阻障 Ο 層會使後續電鍍的銅金屬層產生缺口（void)並製作出不良 的鑲嵌結構，因此如何改善習知的鑲嵌製程即為現今一重 要課題。 【發明内容】 因此本發明主要是揭露一種形成鑲嵌結構開口的方 法’以解決習知製程中容易使銅金屬層產生缺口的情形。 餐 根據本發明之較佳實施例，本發明形成開口之方法主要 包含有下列步驟。首先提供一半導體基底，且該半導體基 底中包含至少一金屬内連線層。然後形成一堆疊薄膜於半 導體基底上’且堆疊薄膜包含有至少一介電層以及一硬遮 罩。接著利用硬遮罩形成一開口於堆疊薄膜中且不暴露出 遠金屬内連線層。隨後去除硬遮罩，並形成一阻障層於半 導體基底上並覆蓋部分介電層及部分金屬内連線層表面。 201009928 本發明之另一實施例所揭露形成開口的方法包含有下 列步驟。首先提供一半導體基底，且該半導體基底中包含 至少一金屬内連線層。然後形成一堆疊薄膜於半導體基底 上，且堆疊薄膜包含有至少一介電層以及一硬遮罩。接著 利用硬遮罩形成一開口於介電層中且不暴露出金屬内連線 層。隨後去除硬遮罩，並沈積一阻障層於半導體基底上並 覆蓋部分介電層及部分金屬内連線層表面。然後填入一金 @ 屬層於開口中，並進行一化學機械研磨製程，去除部分金 屬層及阻障層並使金屬層表面與介電層表面齊平。 【實施方式】 請參照第1圖至第5圖，第1圖至第5圖本發明第一實 施例製作一單鑲嵌結構之示意圖。如第1圖所示，首先提 供一半導體基底12，例如一矽基底或一絕緣層上覆矽 (silicon-on-insulator, SOI)基底。半導體基底12中包含至少 ❹一金屬内連線層14，且金屬内連線層14則是選自由銅、 鋁、鈦、氮化鈦、钽、氮化钽以及鎢等金屬所構成的群組。 然後形成一堆疊薄膜16於半導體基底12上。其中，堆 疊薄膜16包含複數個介電層18、20、22以及一由金屬所 構成的硬遮罩24。介電層18、20、22分別可為一低介電 常數介電層、超低介電常數介電層或普通介電層，例如多 孔性低介電常數介電材料、碳掺雜氧化物（carbon-doped 8 201009928 oxide，CDO)、有機石夕玻璃（〇SGs)、含氟二氧化石夕(fsGs)、 超低介電常數(111的1〇\¥-]<:;1^<2.5)、氮氧化石夕卻〇1^、氮 化石夕或TEOS(四乙基氧石夕烧）等材料層，且形成介電層18、 20、22的方法包含有化學氣相沈積製程(CvD)、旋轉鍍膜 (spin-coating)製程、電漿加強化學氣相沉積製程 (plasma-enhanced chemical vapor deposition ; PECVD)以及 兩密度電漿化學氣相沉積(high density plasma chemical ❹ vapor deposition ; HDPCVD)等製程方法。 在本實施例中，介電層18是由碳氮化矽（SiCN)所組成 的NBLOK或由氮化矽所構成、介電層2〇是由多孔性低介 電常數材料(porous low-k dielectric)或由 Dow chemical 公 司所提供的SiLK所構成、介電層22是由l氧化石夕所構成， 而硬遮罩24則選自於由欽、氮化鈦、组、氮化组、銘或銅 銘合金所構成的群組。需注意的是，本實施例雖然採用金 屬所構成的硬遮罩24，但不侷限於這種配置方式，本發明 又可視製程需求來選擇其他非金屬材料來做為硬遮罩24， 例如旋塗式玻璃（spin-on glass，SOG)、氧化物(oxides)非晶 碳(amorphous carbon)、多晶矽(polysiiicon)或非晶矽 (amorphous silicon)等材料，此皆屬本發明所涵蓋的範圍。 接者覆蓋一由氣氧化石夕（silicon oxynitride，SiON)所構成 .的絕緣層26在硬遮罩24表面，並對絕緣層26與硬遮罩 201009928 24進行一圖案轉移製程，例如先形成一圖案化光阻層42 在絕緣層26上，然後再進行製程，㈣絕緣 與硬遮罩24中形成一開口 28。氮氧化石夕層％在此製程中 具有底抗反射層（Bottom ARC)的作用。 如第2圖所示，接著利用灰化(ashing)、去杳 製程去除圖案化錄層42與絕緣層26，並繼續進/_ ❹ ❺ 圖案轉移製程。例如利用圖案化硬遮罩24來 丁另 99 '-fe 丁"電層 20、 仃一餘刻製程，將圖案化硬遮罩24中的開 份轉移至介電層2〇、22中，以於介電層2()、2 了 對應的部份開σ 3〇。值得住意的是，此步驟 相二 的部份開口 3。於堆疊薄膜16中，開口 3。可能會=

餘刻而延伸進人介電層18，但並不會暴露出半導體H 中的金屬内連線層14。又’根據此步驟所使用的㈣氣體， 〇的侧壁可此會形成一層聚合物層，因此可選擇性地 利用一氧電漿步驟來剝除此聚合物層。 #如第3圖所示，先進行一選擇性飯刻製程，例如利用氣 氣(CIO來進行一電漿蝕刻製程，以去除部分的圖案化硬遮 罩24。在本實施例中，被蝕刻的圖案化硬遮罩24側壁會 口蝕刻氣體的侵蝕而退縮並形成一略微斜角（tapered)的圖 案然後再以ChxFy系的蝕刻化學品而進行另一蝕刻製程 來去除。p分的介電層18，以暴露出金屬内連線層Μ，其中 201009928 χ、y為整數。值得注意的是，在去除部分介電層18的過 程中，介電層22的側壁也會被部分移除，而形成一如圖案 化遮罩層24 —般的斜角狀側壁。 如第4圖所示，依序以濺鍍的方式沈積一阻障層32以 及一晶種層34在圖案化遮罩層24、介電層18、20、22及 金屬内連線層14的裸露表面。阻障層32可由鈦、氮化鈦、 ©钽、氮化钽等單層或複合材料層所構成，除了可避免後續 所填入的銅金屬擴散至介電層18、20、22之外，又可提升 後續覆蓋於單鑲嵌結構上的金屬層與單鑲嵌結構之間的附 著力。晶種層34除了是提供電流一導電路徑之外，另一重 要目的是為先行提供銅的成核層，以利後續之電鍍銅可在 其上成核與成長。然後進行一電鍍製程，以於晶種層34表 面形成一由銅所構成的金屬層3 6，並使金屬層3 6填滿開 口 30。 ❹ 如第5圖所示，進行一或多道化學機械研磨製程，去除 部分金屬層36、晶種層34、阻障層32、圖案化遮罩層24 以及介電層22，使殘留於開口 30中的金屬層36大致上切 齊於介電層20表面。至此即完成本發明第一實施例之單鑲 嵌結構40。 請參照第6圖至第10圖，第6圖至第10圖為本發明第 11 201009928 一實施例製作一單鑲後結構之示意圖。如第6圖所示，首 先提供一半導體基底62，例如一矽基底或一絕緣層上覆矽 (silicon-〇n-insulator，s〇I)基底。半導體基底62中包含至少 一金屬内連線層64，且金屬内連線層64則是選自由銅、 鈦、氮化鈦、钽、氮化钽以及鎢等金屬導體所構成的群組。 然後形成一堆疊薄膜66於半導體基底62上。其中，堆 ❹疊薄膜66包含複數個介電層68、70、72、一由金屬所構 成的硬遮罩74以及一設置於介電層72與硬遮罩74之間的 氮氧化矽（SiON)層（圖未示），且此氤氧化矽層可在後續圖案 化硬遮罩74的時候作為一蝕刻停止層（etchst〇piayer)。介 電層68、70、72分別可為一低介電常數介電層、超低介電 常數介電層或普通介電層，例如多孔性低介電常數介電材 料、奴摻雜氧化物（carb〇n_d〇ped oxide ; CDO)、有機石夕玻 璃（0SGs)、含氟二氧化矽(FSGs)、超低介電常數(Uitra - 1 l〇w-k ; k<2.5)、氮化矽或TEOS(Gg乙基氧矽烷）等材料層’ 且形成介電層68、70、72的方法包含有化學氣相沈積製程 (CVD)、旋轉鍍膜(sPin-coating)製程、電漿加強化學氣相沉 積製权（plasma-enhanced chemical vapor deposition ; PECVD) 以及兩在、度電衆化學氣相沉積（high density plasma chemical vapor deposition ; HDPCVD)等製程方法。 在本實施例中’介電層68是由碳氮化矽（SiCN)所組成 12 201009928 的NBLOK或由氮化矽所構成、介電層70是由多孔性低介 電常數材料(porous low-k dielectric)或由 Dow chemical 公 司所提供的SiLK所構成、介電層72是由四乙基氧矽烷 (tetraethylorthosilicate, TEOS)所構成，而硬遮罩 74 則選自 於由鈦、氮化鈦、鈕、氮化鉅、鋁或銅鋁合金所構成的群 組。需注意的是，本實施例雖然採用金屬所構成的硬遮罩 74 ’但不侷限於這種配置方式，本發明又可視製程需求來 ❹選擇其他非金屬材料來做為硬遮罩74，例如旋塗式玻璃 (spin-οπ glass, SOG)、氧化物（oxides)非晶碳（amorphous carbon)、多晶矽(p〇lysiiiCOI1)或非晶矽（am〇rph〇us silic〇n) 等材料，此皆屬本發明所涵蓋的範圍。 接著再覆蓋一由氮氧化石夕(silicon oxynitride, SiON)所構 成的絕緣層76在硬遮罩74表面，並對絕緣層76與硬遮罩 _ 74進行一圖案轉移製程，例如先形成一圖案化光阻層92 在絕緣層76上，然後再進行一蝕刻製程，以於絕緣層％ 與硬遮罩74中形成一開口 78。應注意，氮氧化石夕層％在 此製程中具有底抗反射層（B〇tt〇mARC)的作用。 如第7圖所不’接著利用灰化(ashing)、去殘清(descum) 製程去除圖案化光阻層92與絕緣層76，並繼續進行另一 圖案轉移製程。例如利用圖案化硬遮罩74來對介電層7〇、 • 72進行-餘刻製程’將圖案化硬遮罩74中的開〇圖案部 13 201009928 份轉移至介電層70、72中， 對應的部份開口 80。值得住音的:’電層70、72中形成相 的部份開口 80於堆疊薄膜 ^此步驟會形成相對應 _而延伸進入介電層68卞並中不可能會因為减 中的金屬内連線層64。-不會暴露出半導體基底62 ❹ 74,然後8再圖進所矛另’先進行一㈣製程來去除圖案化硬遮罩 露出金=:胸來去除部分的介電層-以暴 屬内連線層64’或是直接在 :::::分的介電層68並暴露二 利用圖宰化的_。另需注意的是，本實施例* 圖^硬遮罩74於介電層7G、72中形成部份開口 8〇 之後去除圖案化硬遮罩？4等步驟可以在同一真空系 統中的不同反應室所完成。 接著如第9圖所示’依序以賴的方式沈積-阻障層82 以及一晶種層84在介電層68、70、72及金屬内連線層64 的裸路表© °阻障層82可由欽、氮化欽、组、氮化组等單 層或複合材料層所構成’除了可避免後續所填入的銅金屬 擴放至介電層68、70、72之外，又可提升後續覆蓋於單鎮 嵌結構上的金屬層與單鑲嵌結構之間的附著力。晶種層84 =了是提供電流一導電路徑之外，另一重要目的是為先行 提供鋼的成核層’以利後續之電鍍銅可在其上成核與成 201009928 長。然後進行一電鍍製程，以於晶種層84表面形成一由銅 所構成的金屬層86，並使金屬層86填滿開口 80。 如第10圖所示，進行一或多道化學機械研磨製程，去 除部分金屬層86、晶種層84、阻障層82以及介電層72， 使殘留於開口 80中的金屬層86大致上切齊於介電層70表 面。至此即完成本發明第二實施例之單鑲嵌結構90。 ❹ 請參照第11圖至第16圖，第11圖至第16圖本發明第 三實施例製作一雙鑲嵌結構之示意圖。如第11圖所示，首 先k供一半導體基底102 ’例如一碎基底或一絕緣層上覆 矽（silicon-on-insulator，SOI)基底。半導體基底102中包含 至少一金屬内連線層104，且金屬内連線層104是選自由 銅、鈦、氮化鈦、钽、氮化组以及鎢等金屬導體所構成的 群組。 . 然後形成一堆疊薄膜106於半導體基底102上。其中’ 堆疊薄膜106包含複數個介電層108、110、112以及一由 金屬所構成的硬遮罩U4，其中介電層1〇8、110、112的材 質類似於第一實施例之介電層68、70、72的材質’而硬遮 罩114的材料則類似於第一實施例之硬遮罩74的材質。在 本實施例中，介電層1〇8是由碳氮化矽（SiCN)所組成的 NBLOK、介電層11〇是由多孔性低介電常數材料(P〇rous 15 201009928 low-k dielectric)或由 Dow chemical 公司所提供的 SiLK 戶斤 構成、介電層112是由四乙基氧矽烷(tetraethyi〇rth〇siHcate， TEOS)所構成，而硬遮罩114則包含有鈦、氮化鈦、钽、 氮化组、鋁或銅鋁合金所構成的群組。如同本發明第一實 施例，本實施例雖然採用金屬所構成的硬遮罩114，但不 偈限於這種配置方式，本發明又可視製程需求來選擇其他 非金屬材料來做為硬遮罩114，例如旋塗式玻璃（spin_on ❹ glass，SOG)、氧化物（oxides)、多晶矽（p〇iySiiicon)或非晶碳 (amorphous carbon)等材料，此皆屬本發明所涵蓋的範圍。 接著覆蓋一由氮氧化矽(silicon oxynitride，SiON)所構成 的絕緣層116在硬遮罩114表面，並對絕緣層116與硬遮 罩114進行一圖案轉移製程’例如先形成一圖案化光阻層 142在絕緣層116上’然後再進行一钱刻製程，以於絕緣 層116與硬遮罩114中形成一定義溝渠的開口 118。應注 ® 意，氮氧化矽層Π6在此製程中具有底抗反射層（Bottom ARC)的作用。 如第12圖所示，在利用.灰化(ashing)、去殘潰（descum) 製程去除圖案化光阻層142之後，形成另一圖案化光阻層 120在絕緣層116及介電層112表面。然後利用圖案化光阻 層120進行一蝕刻製程，去除部分的介電層no、in，以 於介電層110、112中形成一部份接觸洞（partial via)122。 16 201009928 如同先前之實施例，本蝕刻製程會於介電層110、112中形 成相對於圖案化光阻層120的部份接觸洞122但不會暴露 出半導體基底102中的金屬内連線層104。 如第13圖所示，先利用灰化(ashing)、去殘潰（descum) 製程去除圖案化光阻層120及絕緣層116，然後利用圖案 化硬遮罩114進行另一蝕刻製程，以於介電層110、112中 ^ 形成對應圖案化硬遮罩114開口的溝渠124。應注意的是， 溝渠124可能會因為過度餘刻而延伸進入介電層108，但 並不會暴露出半導體基底102中的金屬内連線層104。 接著如第14圖所示，先進行一蝕刻製程來移除圖案化 硬遮罩114，然後再進行另一蝕刻製程來去除溝渠124中 殘餘的介電層108以暴露出金屬内連線層104,或是直接 在去除圖案化硬遮罩114的同時去除溝渠124中殘餘的介 參 電層108並暴露出金屬内連線層104，此皆屬本發明所涵 蓋的範圍。另外需注意的是，本實施例從形成圖案化光阻 層120到形成溝渠124等步驟均可以在同一真空系統中的 不同反應室所完成。 然後如第15圖所示，依序形成一阻障層126以及一晶 種層128在介電層108、110、112及金屬内連線層104表 面。如同先前實施例所述，阻障層126是由鈦、氮化鈦、 17 201009928 組、氮化组等單一材料層所構成，除了可避免後續所填入 的銅金屬擴散至介電層108、110、112之外，又可提升後 續覆蓋於單鑲嵌結構上的金屬層與單鑲嵌結構之間的附著 力。隨後進行一電鍍製程，以於晶種層128表面形成一由 銅所構成的金屬層130，並使金屬層130填滿溝渠124以 及接觸洞122。 ©如第16圖所示，進行一或多道化學機械研磨製程，去 除介電層110表面的部分金屬層130、晶種層128、阻障層 126以及介電層112,使殘留於溝渠124中的金屬層130大 致上切齊於介電層110表面。至此即完成本發明第三實施 例之雙鑲嵌結構140。另需注意的是，本實施例是以第二 實施例中完全去除圖案化硬遮罩的方式來結合雙鑲嵌製 程。但不侷限於這個作法，本發明又可融合第一實施例中 僅部分去除圖案化硬遮罩的方式來完成雙鑲嵌製程，此均 ® 屬本發明所涵蓋的範圍。 請參照第17圖至第19圖，第17圖至第19圖本發明第 四實施例製作一雙鑲嵌結構之示意圖。如第Π圖所示，本 發明可先進行第12圖至第13圖的製程並以氮氧化矽來形 成介電層112，然後再於圖案化硬遮罩114、介電層110及 112中形成對應的接觸洞122與溝渠124。 18 201009928 接著進行一選擇性蝕刻製程，例如利用氣氣(ci2)來進行 一電漿蝕刻製程，以去除部分的圖案化硬遮罩114。在本 實施例中，被蝕刻的圖案化硬遮罩114側壁會因蝕刻氣體 的侵钱而退縮並形成一略微斜角（tapered)的圖案。 如第18圖所示，再以ChxFy系的触刻化學品進行另一 蝕刻製程來去除部分的介電層108，以暴露出金屬内連線 ^ 層104,其中x、y為整數。值得注意的是，在去除部分介 電層丨08的過程中，介電層112的側壁也會被部分移除， 而形成一如圖案化遮罩層114 一般的斜角狀侧壁。 如第19圖所示，依序形成一阻障層126以及一晶種層 128在圖案化硬遮罩114、介電層108、110、112及金屬内 連線層104表面。同先前所述之實施例，阻障層126可由 鈦、氮化鈦、钽、氮化钽等單一材料層所構成。隨後進行 ❿一電鍍製程，以於晶種層128表面形成一由銅所構成的金 屬層130，並使金屬層130填滿溝渠124以及接觸洞122。 最後可進行一或多道化學機械研磨製程，去除介電層110 表面的部分金屬層130、晶種層128、阻障層126以及介電 層112，使殘留於溝渠124中的金屬層130大致上切齊於 介電層110表面.。 綜上所述，本發明主要是在介電層中尚未完全蝕刻出所 19 201009928 需之鑲嵌圖案以及沈積阻障層前先完全去除或部分去除用 來形成鑲嵌結構開口的硬遮罩，然後再進行後續所需的濺 鍍與電鍍製程。由於去除此硬遮罩的步驟可大幅提昇阻障 層濺鍍時的入射角，因此在濺鍍阻障層的時候可在介電層 側壁表面形成具有連續輪廓的阻障層，並使後續覆蓋在阻 障層上的銅金屬層不會因阻障層的不連續而產生缺口。 ^ 以上所述僅為本發明之較佳實施例，凡依本發明申請 ❿ 專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範 圍。 【圖式簡單說明】 第1圖至第5圖本發明第一實施例製作一單鑲嵌結構之示 意圖。 第6圖至第10圖本發明第二實施例製作一單鑲嵌結構之示 © 意圖。 第11圖至第16圖本發明第三實施例製作一雙鑲嵌結構之 示意圖。 第17圖至第19圖本發明第四實施例製作一雙鑲嵌結構之 示意圖。 【主要元件符號說明】 12 半導體基底 14 金屬内連線層 20 201009928

16 堆疊薄膜 18 介電層 20 介電層 22 介電層 24 硬遮罩 26 絕緣層 28 開口 30 開口 32 阻障層 34 晶種層 36 金屬層 38 介電層 40 單鑲嵌結構 42 圖案化光阻層 62 半導體基底 64 金屬内連線層 66 堆疊薄膜 68 介電層 70 介電層 72 介電層 74 硬遮罩 76 絕緣層 78 開口 80 開口 82 阻障層 84 晶種層 86 金屬層 90 單鑲嵌結構 92 圖案化光阻層 102 半導體基底 104 金屬内連線層 106 堆疊薄膜 108 介電層 110 介電層 112 介電層 114 硬遮罩 116 絕緣層 118 開口 120 圖案化光阻層 122 接觸洞 124 溝渠 126 阻障層 128 晶種層 130 金屬層 21 201009928 圖案化光阻層 140 雙鑲嵌結構 142

22

Claims (1)

1. 201009928 十、申請專利範圍： 1. 一種形成開口之方法，包含有下列步驟. 金屬内 提供-半導體基底，該半導體基底中包含至少 連線層； y 該堆疊薄膜包含有 形成一堆疊薄膜於該半導體基底上， 至少一介電層以及一硬遮罩； 且不暴露出 ❹ 利用該硬遮罩於該堆疊薄膜中形成—開口 該金屬内連線層； 去除該硬遮罩；以及 形成-阻障層於該半導體基底上並覆蓋部分該介電層 及部分該金屬内連線層表面。 ^如申請專利第丨項所述之方法，其中形成該開口於 該多層薄膜中包含： 、 圖案化該硬遮罩；以及 利用關案化之該硬料當作則料來㈣該堆疊 薄膜形成該開口。 於 ^ 如申請專利範圍第1項所述之方法，其中形成該開口 §亥多層薄膜中包含： 圖案化該硬遮罩； 形成-_化総層㈣半導縣紅錢蓋該 化之該硬遮罩； 23 201009928 利用該圖案化光阻層當作蝕刻遮罩以於該堆疊薄膜中 形成一接觸洞（via); 去除該圖案化光阻層；以及 利用該圖案化之該硬遮罩當作姓刻遮罩來蝕刻該堆疊 薄膜形成該開口。 4. 如申請專利範圍第1項所述之方法，其中形成該堆疊薄 ^ 膜後另包含： 形成一絕緣層於該硬遮罩上；以及 利用一圖案化光阻層來圖案化該絕緣層與該硬遮罩。 5. 如申請專利範圍第1項所述之方法，其中該介電層係選 自由四乙基氧矽烷(tetraethylorthosilicate，TEOS)、氮化 石夕夕孔丨生低；丨電常數材料（porous low-k dielectric)、氛氧 化矽（SiON)、碳氮化矽（SiCN)所組成之nbl〇k或由D〇w 參ChemiCal公司所提供之SiLK所構成的群組。 6. 如申凊專利範圍第丨項所述之方法，其中該硬遮罩係為 一金屬硬遮罩。 7. 如申明專利範圍第6項所述之方法，其中該金屬硬遮罩 係選自由非晶石夕、多晶石夕、鈦、IU匕鈦、組、‘氣化组、銘 或銅銘合金所構成的群組。 24 201009928 8.如申清專利範圍第1項所述之方法，其中該金屬内連線 曰係k自由銅、鈦、氮化鈦、组、氮化组以及鎢所構成的 群組。 9·如申請專利範圍帛1項所述之方*，另包含於去除該硬 遮罩時暴露出該金屬内連線層。 ❹ 10.:如申請專·圍第i項所狀方法，其巾形成該開口 於該堆疊薄膜中以及去除該硬遮罩之步驟係於同一真空系 統中達成。 u.如申請專利範圍第i項所述之方法，更包含形成一蝕 刻停止層於該介電層與該硬遮罩之間。 ❹ 12. —種形成開口之方法，包含有下列步驟： 提供一半導體基底，該半導體基底中包含至少一金屬内 連線層； 形成一堆疊薄膜於該半導體基底上，該堆疊薄臈包含有 至少一介電層以及一硬遮罩； 利用該硬遮罩於該堆疊薄膜中形成一開口且不暴露出 該金屬内連線層； 部分去除該硬遮罩；以及 25 201009928 形成一阻障層於該半導體基底上並覆蓋部分該硬遮 罩、該介電層及部分該金屬内連線層表面。 =·如申請專利翻第12項所述之方法，部分去除該硬遮 罩的步驟包含利用-電㈣刻製程來部分去除該硬遮罩， 使該硬遮罩之側壁退縮而形成一斜角圖案。 ❹^如申請專·_ 13項所述之方法，另包含利用氣氣 來進行該電漿蝕刻製程。 其中形成該開 15.如申請專利範圍第12項所述之方法， 口於該多層薄膜中包含： 圖案化該硬遮罩；以及 利用該圖案化之該硬料當作__來形成該開

   項所述之方法’其中形成該開口 16.如申請專利範圍第12 於該多層薄膜中包含： 圖案化該硬遮罩； 體基底上並覆蓋該 薄膜中形成一接觸 圖案 洞 形成一圖案化光阻層於該半導 化之該硬遮罩； 利用該圖案化光阻層於該堆疊 (via)； 去除該圖案化光阻層；以及 26 201009928 利用該圖案化之該硬遮罩當作蝕刻遮罩來形成該開口。 17.如申請專利範圍第12項所述之方法，其中形成該堆疊 薄膜後另包含： 形成一絕緣層於該硬遮罩上；以及 利用一圖案化光阻層來圖案化該絕緣層與該硬遮罩。 Μ.如申請專利範圍第12項所述之方法，其中該介電層序 ❹ 選自由四乙基氧石夕烧(tetraethylorthosilicate，TEOS)、氮化 石夕、多孔性低介電常數材料(porous low-k dielectric)、氣氧 化矽（SiON)、碳氮化矽（SiCN)所組成之NBL0K或由Dow chemical公司所提供之SiLK所構成的群組。 19. 如申請專利範圍第12項所述之方法’其中該硬遮罩係 為一金屬硬遮罩。 Q 20. 如申請專利範圍第19項所述之方法，其中該金屬硬遮 罩係選自由非晶矽、多晶矽、鈦、氮化鈦、组、氮化组、 紹或銅鋁合金所構成的群組。 21·如申請專利範圍第12項所述之方法，其中該金屬内連 線層係選自由銅、鈦、氮化鈦、钽、氮化鈕以及鎢所構成 的群組。 27 201009928 22·如申請專利範圍第12項所述之方法，另包含於部分去 除該硬遮罩後暴露出該金屬内連線層。 ' 打 23. 如申請專利範圍第12項所述之方法，其中形成該開口 於該堆介電層中以及部分去除該硬遮罩之步驟係於同二 空系統中達成。 真 24. 如申請專利範圍第12項所述之方法，更包含形成〜 刻停止層於該介電層與該硬遮罩之間。 十一、囷式： 28