TW201009576A - Memory system, access control method therefor, and computer program - Google Patents

Description

201009576 六、發明說明 【發明所屬之技術領域】 本發明係關於記憶體系統、記憶體系統的存取控制方 法、及電腦程式，其中，記憶體控制器或類似者管理記憶 體的存取。 【先前技術】 〇 一般而言，藉由執行所謂的排程而實現記憶體存取的 效率，排程是用於重新安排單一記憶體控制器所收到之來 自主群組的存取請求以最佳化記憶體存取。 舉例而言，JP-A-1 1-1 67546揭示用於連接至記憶體控 制器的匯流排仲裁器之仲裁技術。 在此技術中，藉由管理來自特定主控制器的存取請求 的記憶庫資訊、以及遮蔽來自其它主控制器對於正被存取 及處於忙碌狀態的記憶庫的存取請求一段時間，以實現記 • 億體存取的效率。 舉例而言，日本專利號3092566揭示一技術，用於傳 ^ 送連接至記憶體控制器之記億體的庫狀態給記憶體控制器 _ 的外界，以增加記憶體存取速度。 在此技術中，將記憶庫狀態通知主控制器以及控制對 正被存取及處於忙碌狀態的記憶庫的存取請求之發取。 【發明內容】 但是，在藉由執行排程以實現記憶體存取的效率之技 -5- 201009576 術中，存取請求的再配置之最佳化範圍受限於請求佇列中 收到的請求。 因此，記億體存取局部地最佳化以及在整個系統中不 會最佳化。 在JP-A-11-167546中揭示的技術中，爲了將來自其它 主空制器之存取請求遮蔽一固定時段，此固定時段從記憶 體控制器接收存取請求直至真正的存取必須被澄清爲止的 週期。 _ 當記憶體控制器再度執行排程時，僅當取得排程結果 時才發現直到記憶體被真正地存取的週期。 因此，難以適當地設定遮蔽來自其它主控制器的存取 請求之時間長度。 當遮蔽時段太長時，來自其它主控制器的存取保持等 待。 難以對相同的記憶體庫及相同頁連續地執行來自其它 主控制器的請求。因此，存取的效率下降。 β 在日本專利號3092566中揭示的技術中，需要允許各 別主控制器考慮記憶體的庫狀態而發出存取請求。因此， _ 在根據基地的主IP等中，校正是必要的，在基地中，主 控制器連接至開放式協定匯流排。 如此，需要提供記憶體系統、其存取控制方法、及電 腦程式，以便能夠實現整個系統的最佳化，適當地設定用 於遮蔽來自其它主控制器的存取請求之時間長度，以及對 相同的庫及相同的頁實現連續存取的效率且在對特定匯流 -6- 201009576 排校正期間不用總是需要校正。 根據本發明的第一實施例，提供記憶體系統，包含： 記憶體，具有多個庫；記憶體控制器，包含請求佇列及庫 監視器以及控制記憶體的存取；主控制器組，包含多個可 以請求存取記憶體的主控制器；及系統匯流排，連接於記 憶體控制器與主控制器組之間，以及，仲裁器配置於系統 匯流排中。請求佇列具有排程功能，用於經由系統匯流排 0 接收從主控制器組發出的存取請求以及適當地重新安排收 到的存取請求及提供佇列資訊給仲裁器。庫監視器監視關 於記億體的各別庫的資訊以及提供庫資訊給仲裁器。仲裁 器根據提供給其之佇列資訊及庫資訊，仲裁從主控制器組 的複數個主控制器平行地發出的請求，以及將資訊提供給 記憶體控制器作爲存取控制資訊。 較佳地，仲裁器傳送請求給記憶體控制器以降低懲罰 週期。 • 較佳地，請求由庫位址、列位址、及欄位址以及/或 請求發出主控制器ID和優先權資訊、以及請求資料所形 . 成。 較佳地，庫資訊包含關於目前在庫中開啓的頁之資訊 〇 較佳地’佇列資訊包含被置於請求佇列中待命的請求 所存取之庫及頁有關的資訊、關於請求爲讀取請求或寫入 請求之資訊、以及請求發出主控制器ID、及優先權資訊 201009576 根據本發明的第二實施例，提供用於記憶體系統的存 取控制方法，包含下述步驟：執行排程，以經由系統匯流 排接收主控制器組對包含眾多庫的記憶體發出的存取請求 ，以及適當地重新安排收到的存取請求；提供由排程置於 請求佇列中待命的佇列資訊給系統的仲裁器；監視關於記 憶體的庫之資訊；提供藉由監視而取得的庫資訊給仲裁器 :在仲裁器中，根據提供給仲裁器的佇列資訊及庫資訊， 仲裁從主控制器組中的複數個主控制器平行發出的請求； @ 以及，根據仲裁取得的資訊，管理記憶體的存取。 根據本發明的第三實施例，提供電腦程式，促使電腦 執行記憶體系統的存取控制，電腦程式包含：排程處理， 用於執行排程，以經由系統匯流排接收主控制器組對包含 眾多庫的記憶體發出的存取請求，以及適當地重新安排收 到的存取請求；佇列資訊提供處理，提供由排程置於請求 佇列中待命的佇列資訊給系統的仲裁器；監視處理，監視 關於記憶體的庫之資訊；庫資訊提供處理，提供藉由監視 G 而取得的庫資訊給仲裁器；仲裁處理，在仲裁器中，根據 提供給仲裁器的佇列資訊及庫資訊，仲裁從主控制器組中 _ 的複數個主控制器平行發出的請求；以及，存取管理處理 ，根據仲裁取得的資訊，管理記憶體的存取。 根據本發明的實施例，記憶體控制器的請求佇列經由 系統匯流排接收主控制器組發射之對包含多個庫的記憶體 的存取請求。 請求佇列執行排程，以適當地重新安排收到的存取請 -8 - 201009576 求，及提供排程的佇列資訊給系統匯流排上的仲裁器。 庫監視器監視關於記憶體的庫的資訊以及提供庫資訊 給仲裁器。 仲裁器根據提供給仲裁器的佇列資訊及庫資訊’仲裁 從主控制器組中的複數個主控制器平行發出的請求’以及 ，將資訊傳送給記憶體控制器作爲存取控制資訊。 根據本發明的實施例，具有下述功效：能夠最佳化整 φ 個系統及適當地設定遮蔽來自其它主控制器的存取請求一 段時間。也具有如下功效：能夠實現對相同庫及相同頁連 續存取的效率及連接至特定匯流排期間不用總是需要校正 〇 【實施方式】 於下，將參考附圖，說明本發明的實施例。 圖1是根據實施例之記憶體系統的配置實施例。 Φ 如圖1所示，記憶體系統10包含記憶體11、系統匯 流排1 2、記憶體控制器1 3、主控制器組1 4 '請求佇列1 5 . 、庫監視器1 6、仲裁器1 7。 . 舉例而言，記憶體11是存在於系統晶片（SoC)的外 界上的動態記億體（SDR/DDR-SDRAM)。 記憶體11具有眾多（在圖i中所示的實施例中爲四 )庫11-0至11-3°當執行記憶體存取時，開啓及存取庫 中的一頁。 系統匯流排12執行記憶體控制器1 3與主控制器組！ 4 201009576 之間的資料交換。 仲裁器17配置於系統匯流排12中。 記憶體控制器1 3存在於SoC中及控制記憶體1 1的存 取。 主控制器組14存在於SoC中及包含眾多主控制器 14-0、14-1、14-2、等等。主控制器組14可以經由系統匯 流排1 2及記憶體控制器1 3請求記憶體1 1存取。 作爲主控制器組14的元件之主控制器14-0、14-1、 等等發出寫入請求及讀取請求給記憶體11。 —請求由庫位址、列位址、欄位址、及例如請求發出 主控制器ID和優先權資訊等其它資訊、以及請求的資料 形成。 請求佇列1 5配置於記憶體控制器1 3中及經由系統匯 流排12接收主控制器組14發出的存取請求。 請求佇列15具有排程功能，用於適當地重新配置收 到的存取請求。 請求佇列1 5提供佇列資訊給系統匯流排1 2上的仲裁 器17。 庫監視器1 6配置於記憶體控制器1 3中及監視關於記 憶體1 1的各別庫的資訊。 庫監視器16提供庫資訊給系統匯流排12上的仲裁器 17。 仲裁器1 7伴隨系統匯流排1 2及具有仲裁主控制器組 14的複數個主控制器平行地發出的請求以及傳送請求給記 201009576 憶體控制器1 3。 記憶體系統10根據請求佇列15及庫監視器16輸出 的佇列資訊及庫資訊，使稍後說明的記憶體存取工作量最 佳化。 庫資訊包含關於庫11-0至11-3中目前開啓的頁之資 訊。 佇列資訊包含關於被置於請求佇列中待命的請求所存 6 取的庫及頁的資訊、關於請求是否爲讀取請求或寫入請求 的資訊、及請求發出主控制器ID、以及優先權資訊。 記憶體系統10配置成動態記憶體系統，從記憶體控 制器1 3中的排程器狀態及記憶體狀態，決定及改變存取 的優先次序。 記憶體系統1 〇將記憶體控制器1 3管理的記憶體的庫 狀態及儲存於請求佇列1 5中的存取請求資訊，通知系統 匯流排12上的仲裁器17。 β 記憶體系統1 〇具有執行請求的仲裁功能，以增進記 憶體存取總工作量之功能。 - 更具體而言，在記億體系統10中，記憶體控制器13 . 將包含記憶體11的庫的頁開啓資訊的庫資訊以及關於庫 、列、讀取和寫入的資訊、等等當作請求佇列1 5中的請 求資訊，通知匯流排上的仲裁器17。 結果，記憶體系統1 〇可以對整個系統最佳化請求佇 列1 5中的排程。 記憶體系統10將請求發出主控制器ID及請求的優先 -11 - 201009576 權資訊、以及關於庫、列、和讀取及寫入的資訊當作請求 佇列中的請求資訊，通知仲裁器1 7。 結果，記憶體系統10可以對整個系統最佳化請求佇 列1 5中的排程。 將參考圖2至9，說明不似根據本實施例的記憶體系 統10 —般，當未將庫資訊等通知仲裁器17時的讀取時間 及寫入時間之時序週期。 在此說明之後，將說明根據本實施例之記億體系統10 @ 的優越性等等。 圖 2 顯示當連接 DDR2-DSRAM ( DDR667 5 -5-5 )時 的讀取時間時序週期。 舉例而言，下述說明關於當猝發長度爲4時的讀取時 間時序週期。 SDRAM的位址分成三種位址，亦即，庫位址、列位 址、及欄位址。 當從SDRAM讀取資料時，控制線及位址線被驅動以 雜 傳送主動命令ACT。 主動命令ACT包含庫位址及列位址。SDRAM將指定 . 的庫的頁設定在主動狀態。 在主動命令ACT之後五個週期（在T6)，傳送讀取 命令R。讀取命令R包含庫位址及欄位址。當讀取命令及 主動命令ACT結合時’所有SDRAM的位址被指定。 在讀取命令R之後五個週期（在T11)，歸還讀取資 料（由於猝發長度爲4，所以’歸還〇、1、2、及3)。 -12- 201009576 說明當讀取存取繼續時的讀取時間時序週期。 圖3顯示當庫位址相同且列位址不同時的讀取時間時 序週期。圖4顯示庫位址不同時的讀取時間時序週期。圖 5顯示當庫及位址相同且列位址相同時的讀取時間時序週 期。 當庫位址相同且列位址不同時，亦即，當發生頁錯失 時，需要將目前主動的頁關閉以及使不同的頁致動。 因此，如圖3所示，使根據預充電命令PRE而首先被 存取的頁不致動。在先前的致動命令ACT之後15個週期 (在T16)，發出此命令。 在預充電命令PRE之後五個週期（在T21 ) ’再度發 出致動命令。根據與上述說明相同的程序，在32個週期 (在T33 )完成存取。 當庫位址不同時，由於因爲SDRAM的特徵而可以對 每一庫致動一頁，所以’不似頁錯失的情形般’不需要使 ® 頁不致動。 但是，如圖4所示，因爲在DDR667中指定的存取參 - 數，所以，在二個連續的讀取資料之間發生二個週期的空 . 檔。 結果，在十六個週期中（在T1 7 )完成存取。 當庫位址相同且列位址相同時’由於要存取的頁已經 在第一讀取存取中致動，所以不需要發出主動命令。因此 ，能夠僅以讀取命R存取頁。如圖5所示，在讀取資料之 間未發生週期空檔。 -13- 201009576 結果，在十四個週期（在T15)完成存取。 依此方式，在連續讀取存取中，多個存取之間需要的 經常耗費（懲罰週期）依相同庫及相同列位址存取、不同 庫位址存取、及相同庫和不同列位址存取的次序增加。 將說明寫入時的時序週期。 單一寫入存取的時序顯示於圖6中。對相同庫及不同 列位址的連續寫入存取顯示於圖7中。對不同庫位址的連 續寫入存取的時序顯示於圖8中。對相同庫及相同列位址 _ 的連續寫入存取顯示於圖9中。 可見上述參考圖7至9之關於連續讀取存取的說明在 連續寫入存取時應用。 如圖2至9所示，在連續請求中，懲罰週期實質上視 庫及列（頁）位址相同或不同而改。 爲了顯示根據本實施例的記憶體系統10的優越性， 舉例而言，比較圖10中所的一般記憶體系統中存取請求 的仲裁及圖11中所示之根據本實施例的記憶體系統中的 響 存取請求的仲裁。 圖10是一般記憶體系統中存取請求的仲裁之觀念圖 . 〇 圖11是根據本實施例的記憶體系統中的存取請求的 仲裁之觀念圖。 圖12是圖10中所示的記憶體系統中的存取實施例。 圖13是圖10中所示的記憶體系統中的仲裁處理的流 程圖。 -14- 201009576 圖14是圖11中所示的記憶體系統中的存取實施例。 圖15是圖11中所示的記憶體系統中的仲裁處理的流 程圖。 在圖10中，爲了便於瞭解，與圖1及11中所示的功 能單元相同的功能單元以相同代號及符號表示。 假定仲裁器17採用簡單的循環系統以從主控制器組 14的主控制器14-0開始依序向上計數ID。 假定六個請求發出主控制器之中的主控制器14-0、 14-2、及14-4發出對記億體11的庫11-0的讀取存取請求 。假定主控制器14-1、14-3、及14-5發出對庫11-1的讀 取存取請求。 假定對庫11-0的存取請求的列位址未彼此重疊以及 對庫1 1 -1的存取請求的所有列位址相同。 此外，假定記憶體控制器1 3中的請求佇列1 5中一佇 列除外，其餘均由對庫11-0的讀取存取塡充（無列位址 重疊）。假定記憶體11的庫11 -〇至11 -3從預充電狀態開 始。 由於仲裁器17採用簡單的循環系統，所以，在圖10 中的所示的系統配置中，存取請求以始於主控制器14_〇 的存取請求之次序（ST1及ST2)儲存於記憶體控制器13 中的請求丨宁列1 5中。 在此情形中’對庫π-〇的讀取存取請求發給記憶體 11 (請求佇列15中的任一請求）° 接著，仲裁器17將主控制器14-1的存取請求傳送給 -15- 201009576 記憶體控制器1 3。 請求佇列15中的請求是對庫11-0的另一頁的讀取存 取以及對庫11-1的讀取存取。因此，對具有較少懲罰週 期的庫11-1的存取請求發給記憶體11 ( ST3)。 仲裁器17將主控制器14-2的存取請求傳送給記憶體 控制器1 3。 在此情形中，在請求佇列15中的請求僅爲對庫11-〇 的另一頁的請取存取。因此，對庫11-0的請取存取請求 發給記憶體11。 之後，重複處理。 在圖11中所示的系統配置中，存取請求依從主控制 器14-0的存取請求開始的次序儲存於記憶體控制器13中 的請求佇列15中（ST1 1 )。 在此情形中，對庫Η -0的讀取存取請求發給記憶體 1 1 (請求佇列1 5中的任一佇列）。庫監視器1 6通知仲裁 器17庫11-0的頁3處於開啓狀態（ST12至ST14)。 接著，仲裁器17確認對於庫11-0的相同頁的存取請 求非從主控制器組1 4發出以及將來自主控制器1 4-1的存 取請求傳送給記憶體控制器1 3。 在請求佇列15中的請求是對庫11-0的另一頁之讀取 存取及對庫11-1的讀取存取。因此，對於具有較少懲罰 週期的庫11-1之存取請求發給記憶體11 (ST15)。 在記憶體控制器1 3中的庫監視器1 6通知仲裁器1 7 庫11-1的頁0處於開啓狀態。在簡單的循環系統中，仲 201009576 裁器17將來自主控制器14-2的存取請求傳送給記憶體控 制器1 7。 在此情形中，庫監視器16已經通知庫11-1的頁0處 於開啓狀態。因此，對於具有較接近0之懲罰週期主控制 器14-3或主控制器14-5的存取請求傳送給記憶體控制器 1 3以及直接發給記憶體1 1。 圖16是表格，用於說明圖12及14之間的差異。在 • 圖16中，顯示由記憶體收到的存取請求的次序的實施例 及當請求的庫位址及頁彼此相符時（當預充電命令不需要 時）發生的懲罰週期之實施例》 如圖16可見般，與現有系統相比，根據本實施例的 記憶體系統中，懲罰週期降低。 根據本實施例，在記憶體系統1 〇中，記憶體控制器 13將包含記憶體11的庫的頁開啓資訊的庫資訊及關於庫 、列、讀取及寫入的資訊、等等作爲請求佇列1 5中的請 . 求資訊，通知匯流排上的仲裁器17。仲裁器17仲裁從主 控制器組14的主控制器平行地發出的請求及將請求傳送 -給記憶體控制器1 3。 - 換言之，仲裁器17不僅單一地藉由排程記憶體控制 器13中的請求佇列15中的排程而執行局部最佳化’也執 行考慮庫監視器16提供的庫資訊及請求佇列15提供的佇 列資訊之仲裁。 因此，根據本實施例，可以取得下述效果。 由於系統匯流排12中的仲裁器17單一地執行考慮庫 -17- 201009576 監視器1 6提供的庫資訊及請求佇列1 5提供的f?列資訊’ 所以，能夠以更寬廣的範圍執行存取請求的最佳化。 由於系統匯流排12中的仲裁器17將請求傳送給記憶 體控制器1 3以降低懲罰週期’所以’能夠增加晶片與記 憶體之間的總工作量。 上述詳細說明的方法也可形成爲對應於程序的電腦程 式以及可以由例如CPU等電腦執行。 此電腦程式可以儲存於例如半導體記憶體、磁碟、光 懲 碟、或軟碟（註冊商標）等記錄媒體中。設有記錄媒體的 電腦可以存取記錄媒體及執行電腦程式。 本申請案含有與2008年6月19日向日本專利局申請 的日本優先權專利申請JP 2008-160652中揭示的標的相同 的標的，其整體標的於此一倂列入參考。 習於此技藝者應瞭解，在後附的申請專利範圍或其均 等範圍之內，可視設計需求及其它因素而產生不同的修改 、組合、副組合及替代。 _ 【圖式簡單說明】 圖1是根據本發明的實施例之記憶體系統的配置實施 例； 圖2是用於說明每當連接DDR2-SDRAM(DDR667 5-5-5)時的讀取時間時序週期； 圖3用於說明當讀取存取繼續、庫位址相同、及列位 址不同時的讀取時間時序週期； -18- 201009576 圖4是用於說明當讀取存取繼續、及庫位址不同時的 讀取時間時序週期； 圖5用於說明當讀取存取繼續、庫位址相同、及列位 址相同時的讀取時間時序週期； 圖6是用於說明每當連接DDR2-SDRAM ( DDR667 5-5-5)時的單一寫入存取的時序存取； 圖7用於說明當寫入存取繼續、庫位址相同、及列位 φ 址不同時的寫入時間時序週期； 圖8用於說明當寫入存取繼續及庫位址不同時的寫入 時間時序週期； 圖9用於說明當寫入存取繼續、庫位址相同、及列位 址相同時的寫入時間時序週期； 圖10是一般記憶體系統中存取請求的仲裁的觀念圖 t 圖11是根據本實施例之記憶體系統中存取請求的仲 • 裁的觀念圖； 圖12是圖10中所示的記憶體系統中的存取實施例； . 圖13是圖1〇中所示的記憶體系統中的仲裁處理的流 ^ 程圖： 圖14是圖11中所示的記憶體系統中的存取實施例； 圖15是圖11中所示的記億體系統中的仲裁處理的流 程圖；及 圖16是表格，用於說明圖12與14之間的差異’其 中，顯示由記憶體收到的存取請求的等級的實施例及當請 •19- 201009576 求的庫位址與頁彼此符合時（當預充電命令不需要時）發 生的懲罰週期。 【主要元件符號說明】 1 〇 :記憶體系統 1 1 :記憶體 1 1 -0 :庫 1 1-1 :庫 {φ 1 1 -2 :庫 1 1 -3 :庫 1 2 :系統匯流排 1 3 :記憶體控制器 1 4 :主控制器組 14-1 :主控制器 14-2 :主控制器 14-3 :主控制器 鬱 14-4 :主控制器 14-5 :主控制器 1 5 :請求佇列 _ 1 6 :庫控制器 1 7 :仲裁器 -20-

Claims (1)

1. 201009576 七、申請專利範圍 1· 一種記憶體系統，包含： 記憶體，具有複數個庫； 記憶體控制器，包含請求佇列及庫監視器以及控制記 憶體的存取； 主控制器組，包含複數個可以請求存取該記憶體的主 控制器：及 系統匯流排，連接於該記憶體控制器與該主控制器組 之間’以及在該系統匯流排中配置仲裁器， 其中，該請求佇列具有排程功能，用於經由該系統匯 流排接收從該主控制器組發出的存取請求以及適當地重新 安排該等收到的存取請求及提供佇列資訊給該仲裁器， 該庫監視器監視關於該記憶體的各別庫的資訊以及提 供該庫資訊給該仲裁器，以及 該仲裁器根據提供給其之該佇列資訊及該庫資訊，仲 • 裁從該主控制器組的複數個主控制器平行地發出的請求， 以及將該資訊傳送給該記憶體控制器作爲存取控制資訊。 - 2·如申請專利範圍第1項之記憶體系統，其中，該 仲裁器傳送請求給該記憶體控制器以減少懲罰循環。 3.如申請專利範圍第2項之記憶體系統，其中，該 請求由庫位址、列位址、及欄位址以及/或請求發出主控 制器ID和優先權資訊、以及該請求資料所形成。 4 ·如申請專利範圔第1至3項中任一項之記憶體系 統，其中，該庫資訊包含關於目前在該等庫中開啓的頁之 -21 - 201009576 資訊。 5. 如申請專利範圍第1至3項中任一項之記憶體系 統，其中，該佇列資訊包含被置於該請求佇列中待命的請 求所存取之庫及頁有關的資訊、關於該請求爲讀取請求或 寫入請求之資訊、以及請求發出主控制器ID、及優先權 資訊。 6. 如申請專利範圍第1至3項中任一項之記憶體系 統’其中’ ^ 該庫資訊包含關於該等庫中目前開啓的頁之資訊，以 及 該佇列資訊包含關於被置於該請求佇列中待命的請求 所存取之庫及頁的資訊、關於該請求爲讀取請求或寫入請 求之資訊、以及請求發出主控制器ID、及優先權資訊。 7. —種記憶體系統的存取控制方法，包含下述步驟 執行排程，用於經由系統匯流排接收從主控制器組對 @ 包含複數個庫的記憶體發出的存取請求，以及適當地重新 安排該等收到的存取請求； 提供由該排程置於請求佇列中待命的佇列資訊，給該系 統的仲裁器； 監視關於該記億體的該等庫之資訊； 提供藉由該監視而取得的該庫資訊給該仲裁器； 在該仲裁器中，根據提供給該仲裁器的該佇列資訊及 該庫資訊，仲裁從該主控制器組中的複數個主控制器平行 -22- 201009576 發出的請求；以及 根據該仲裁取得的該資訊，管理該記憶體的存取。 8. —種電腦程式，令電腦執行記憶體系統的存取控 制，該電腦程式包含： 排程處理，用於執行排程，經由系統匯流排接收從主 控制器組對包含複數個庫的記憶體發出的存取請求，以及 適當地重新安排該等收到的存取請求； ^ 佇列資訊提供處理，提供由該排程置於請求佇列中待 命的佇列資訊給該系統的仲裁器； 監視處理，監視關於該記憶體的該等庫之資訊； 庫資訊提供處理，提供藉由該監視而取得的該庫資訊 給該仲裁器； 仲裁處理’在該仲裁器中，根據提供給該仲裁器的該 佇列資訊及該庫資訊，仲裁從該主控制器組中的複數個主 控制器平行發出的請求；以及， 9 管理處理’根據該仲裁取得的該資訊，管理該記憶體 的存取。 -23-