[go: up one dir, main page]

TW201007997A - Optoelectronic semiconductor chip and optoelectronic component - Google Patents

Optoelectronic semiconductor chip and optoelectronic component Download PDF

Info

Publication number
TW201007997A
TW201007997A TW098124991A TW98124991A TW201007997A TW 201007997 A TW201007997 A TW 201007997A TW 098124991 A TW098124991 A TW 098124991A TW 98124991 A TW98124991 A TW 98124991A TW 201007997 A TW201007997 A TW 201007997A
Authority
TW
Taiwan
Prior art keywords
layer
metal layer
semiconductor wafer
stack
optoelectronic
Prior art date
Application number
TW098124991A
Other languages
English (en)
Inventor
Dieter Eissler
Helmut Fischer
Ruediger Mueller
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of TW201007997A publication Critical patent/TW201007997A/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/83Electrodes
    • H10H20/832Electrodes characterised by their material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/011Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/012Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group II-IV materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/011Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018Bonding of wafers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/822Materials of the light-emitting regions
    • H10H20/824Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/857Interconnections, e.g. lead-frames, bond wires or solder balls

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

201007997 六、發明說明: 【發明所屬之技術領域】 本發明涉及一種光電半導體晶片。 【先前技術】 薄膜構造形式的光電半導體晶片例如已描述在文件 贾002/13281八1和£? 0905797八2中,其已揭示的有關光 電半導體晶片之薄膜構造形式的整個內容藉由參考而收納 於此處。 g 【發明内容】 本發明的目的是提供一種光電半導體晶片,其可成本 特別有利地製成。本發明的另一目的是提供一種機械穩定 性較佳的光電半導體晶片。此外,本發明的目的是提供一 種具有光電半導體晶片之光電組件。 依據光電半導體晶片之至少一實施形式,該光電半導 體晶片包括半導體本體。半導體本體可以是一種磊晶生長 之層結構,其可生長在一種生長基板上,該生長基板在該 Q 磊晶生長結束之後由已製成的半導體本體中去除或至少被 薄化。此光電半導體晶片可以是一種薄膜構造形式的半導 體晶片。半導體本體因此可具有一種20微米或更小的厚 度,此厚度特別是1 0微米或更小。 半導體本體例如包括一種活性區,其用來偵測或產生 電磁輻射。例如,此光電半導體晶片是一種像光二極體之 類的偵測器晶片、或是一種電致發光二極體晶片,例如, 發光二極體晶片或雷射二極體晶片。 201007997 半導體本體較佳是形成在III/V-半導體系統中。即, 其較佳是具有—種III/V-化合物-半導體材料。一種ΠΙ/ν-化合物-半導體材料具有:由第三族而來的至少一種元素, 例如’ B,Al,Ga,In、以及由第五族而來的一種元素,例如, N,P,As。此槪念“ΙΠ/ν_化合物-半導體材料”特別是包括 來自一兀、二兀或四元化合物之族群(gr0Up),其包含來自 第三族群之至少一個元素和來自第五族群之至少一個元 素’例如’包括氮化物-和磷化物-化合物-半導體。此種二 元、三元或四元化合物可另外具有一種或多種摻雜物質以 及其它的成份。 半導體本體亦能以其它的材料系統,例如,II/VI-化合 物-半導體材料,來製成。 II/VI-化合物·半導體材料具有:由第二族而來的至少 一種元素,例如,Be, Mg,Ca, Sr、以及由第六族而來的一 種元素’例如,0, S, Se。II/VI-化合物-半導體材料特別是 包含二元、三元或四元化合物,其包含由第二族而來之至 少一種元素和由第六族而來之至少一種元素。此種二元、 三元或四元化合物例如可具有一種或多種摻雜物質以及其 它的成份。例如,ZnO,ZnMgO,CdS,ZnCdS,MgBeO 屬於 II/VI-化合物-半導體材料。 依據光電半導體晶片之至少一實施形式,光電半導體 晶片具有一種可導電之金靥層堆疊,其配置在半導體本體 上。 該金屬層堆叠由至少二個含有不同金屬的層所形成。 該層堆疊具有導電性,使電流可經由該層堆叠而施加至該 201007997 半導體本體中。 該金屬層堆疊可施加在半導體本體之上側上 層堆疊可以是一種所謂連接墊(bond pad),其用來 觸線,可經由此一接觸線來接觸該半導體晶片。 堆疊因此位於該半導體本體之輻射通過面上。即 層堆疊施加在半導體本體之外表面之一部份上, 本體操作時電磁輻射經由外表面之此一部份而發 此外,該金屬層堆疊亦可另外位於該半導體 離該輻射通過面之下側上》該金屬層堆疊然後可 〇 該半導體晶片且給予該半導體晶片一額外的機械 即,該金屬層堆疊亦可用作背面接觸區。 依據光電半導體晶片之至少一實施形式,該 疊包括至少一含有鎳之第一層。此含有鎳之第一 佳是配置成與該半導體本體之磊晶生長之層相平 一層例如可由鎳構成或由磷化鎳(NiP)構成。又, 堆叠亦可包括一由鎳構成的層和另一由磷化鎳構 Λ 依據光電半導體晶片之至少一實施形式,該 ❹ 叠包括至少一含有金的第二層。即,該金屬層堆 層可由金構成或包含一種含金的化合物或含金的 第二層因此較佳是配置成同樣與該半導體本體之 之層相平行。 依據光電半導體晶片之至少一實施形式,該 置在該半導體本體和該第二層之間。即,可導電 堆叠包括該第一層和該第二層。該第一層含有鎳 含有金。此二層配置成互相平行且較佳是平行於 。該金屬 固定一接 該金屬層 ,該金屬 該半導體 出。 本體之遠 用來焊接 穩定性。 金屬層堆 層因此較 行。該第 該金屬層 成的層。 金屬層堆 疊之第二 合金。此 磊晶生長 第一層配 之金屬層 ,第二層 半導體本 -6- 201007997 體之磊晶生長的層而延伸。含有鎳的第一層配置成較含有 金的第二層更靠近該半導體本體。 依據光電半導體晶片之至少一實施形式,該光電半導 體晶片包括一個半導體本體和一個在該半導體本體的上側 上的導電的金屬層堆疊,其中該金屬層堆疊包括至少一含 有鎳之第一層和一含有金的第二層,該第一層配置在該半 導體本體和第二層之間。 此處所述的光電半導體晶片另外以下述認知爲基準, ^ 即:含有鎳的層是一種特別硬、可簡易地製成且可容易再 ❹ 生的層。此層例如可由鎳構成或另外含有磷。此層例如能 以磷化鎳來形成。由於含有鎳的層具有一特別硬的表面, 則可使該層例如被刮傷的危險性下降。 當晶圓複合物之各別的光電半導體晶片藉由所謂“晶 圓測試”來檢測其功能時,可導電的金屬層堆疊之刮傷例 如會在該光電半導體晶片的製程中發生於晶圓複合物中。 現在,若可導電的金屬層堆疊主要由較軟的金屬(例如,鋁 Φ 或金)所構成,則該層堆疊會在“晶圓測試”時刮傷。這例 如可藉由稍後的製程中之電子式圖像處理來使該金屬層堆 疊之可辨認性降低。 此外,已顯示的事實是:含有金的第二層由半導體本 體來觀看時是在含有鎳的第一層之後方,金屬層堆疊之可 接觸性藉由一接觸線來簡化。例如,藉由含有金的第二層 可使導電性的金屬層堆疊上之含有金之接觸線的黏合性獲 得改良。 最後,已顯示的事實是:含鎳之層在導電性的金屬層 201007997 堆疊中是半導體本體之一種機械穩定性優良且成本有利的 金屬層。此金屬層堆叠因此在光電半導體晶片被接觸時可 保護該半導體本體使不受機械上的負載。 整體而言,此處所描述的光電半導體晶片可達成一種 簡化-且成本有利之製程。此外,光電半導體晶片可受到保 護以特別良好地對抗機械上的負載。 依據光電半導體晶片之至少一實施形式,一第三層配 置在第一層和第二層之間,其中此第三層含有鈀。第三層 I 因此可由鈀構成。第三層直接鄰接於第一層和第二層。含 ❹ 有鈀之層之特徵是特別高的硬度。 依據光電半導體晶片之至少一實施形式,第二層是該 金屬層堆叠之遠離該半導體本體之覆蓋層。即,含有金的 第二層是該金屬層堆疊之封閉層,其在遠離該半導體本體 之此側上鄰接於該層堆疊。此種含有金之覆蓋層就該金屬 層堆叠之導線可接觸性而言特別有利。例如,含有金的金 屬線可特別簡易且機械穩定地固定在該金屬層堆疊之一含 Φ 有金的覆蓋層上。該金屬層堆疊在此種情況下可用作連接 墊,以用來與導線相接觸。 依據光電半導體晶片之至少一實施形式,含金的第二 層較含鎳的第一層還薄。層堆疊之層的厚度此處是指該層 在堆疊方向中之延伸度。層堆疊之堆叠方向較佳是垂直於 該半導體本體之晶晶生長之層而延伸。 層堆叠中所含有的含金的第二層較含鎳的第一層還薄 時,則此種層堆疊由於至少二種原因而特別有利:(一) 含鎳的較厚的第一層可特別良好地使該層堆疊受到機械上 201007997 的保護而免於刮傷,且使半導體本體不會受到機械上的損 傷(例如,裂開或折斷),否則此種損傷在與光電半導體晶 片接觸時會發生;(二)一種薄的、含有金的第二層在成本 上特別有利。 含有鎳的第一層所具有的厚度較佳是介於至少〇.4微 米和最多10.0微米之間。含有金之第二層之厚度較佳是介 於至少20奈米和最多200奈米之間,例如,介於至少30 奈米和最多50奈米之間。第三層之厚度例如介於1〇〇奈米 和2 0 0奈米之間。 依據光電半導體晶片之至少一實施形式”一種接觸層 配置在該半導體本體和該金屬層堆疊之間,其中該金靥層 堆叠直接與該接觸層相鄰。該接觸層上可特別容易地施加 該金屬層堆疊之多個層。此外,該接觸層可使金屬層堆疊 和半導體本體之間的電性接觸性獲得改良。最後,該接觸 層可使該金屬層堆疊在該半導體本體上的黏合性獲得改 良。 該接觸餍例如可以磊晶方式生長在該半導體本體上。 此外,該接觸層可藉由塗層方法(例如’濺鍍或物理氣相沈 積(PVD))而施加在半導體本體上。該接觸層例如可含有 金。例如,該接觸.層是一種由AuGe_,_ A^uZn或AuBe所形成 的層。此外,該接觸層亦可含有以下材料的至少一種或由 其構成:銅、鋁、銀。 依據光電半導體晶片之至少一實施形式,該金屬層堆 疊之至少一層以電鑛方式沈積而成。即,該至少一層是藉 由金靥沈積物之電化學沈積而施加在該金屬層堆疊之一層 201007997 或該接觸層上。此外,亦可將該金屬層堆叠之全部的層都 以電鑛方式沈積而成。在此種情況下,該金屬層堆畳完全 以電鍍方式產生。在以電鍍方式沈積該金屬層堆疊時,半 導體本體之不應被塗層的區域可以一種由光阻或SiN構成 的遮罩來覆蓋。在沈積過程之後,將該遮罩去除。該金屬 層堆疊可以電鍍方式沈積在一接觸層上,此一接觸層在沈 積之前例如藉由濺鍍而施加在半導體本體上。 依據光電半導體晶片之至少一實施形式,該金屬層堆 _ 叠之至少一層以無電流方式沈積而成。 p 例如,文件 “Last metal copper metallization for power device” , Advanced Semiconductor Manufacturing Conference, 2007,第259頁至362頁中描述一種金屬層堆疊 之金屬層之無電流的沈積過程。該文件所揭示的內容藉由 參考而收納於此處。此外,文件“Low-cost electroless wafer bumping for 3 0 0 mm wafers” ,Business Briefing: Global Semiconductor Manufacturing Technology, 2003,第 1 至 5 頁 n 描述一種金屬層堆疊之金屬層之無電流的沈積過程。該文 件所揭示的內容藉由參考而收納於此處。 在金屬層堆疊之金靥層之無電流的沈積過程中,較佳 是使用一種具有銅、鋁或銀之胚層,其至少一部份例如在 隨後的各層之沈積中可被取代。 例如,該金屬層堆叠之至少一層以無電流的方式沈積 而成。此層可沈積在該層堆疊之位於此層下方的層上或沈 積於一接觸層上或直接沈積於半導體本體上。此外’該金 屬層堆叠之全部的層亦可以無電流的方式沈積而成° -10· 201007997 特別是亦可將該金屬層堆疊之至少一層以電鍍方式沈 積而成且至少另一層以無電流方式沈積而成。 此處所描述的光電半導體晶片另外亦與下述認知有 關:該金屬層堆叠之各層之電鍍及/或無電流之沈積容許該 光電半導體晶片以成本特別有利的方式來製成,此乃因該 種沈積技術能以較物理氣相沈積方法來進行的塗層方式更 有利地被實現。此外,藉由層堆疊之電鍍及/或無電流之沈 積可製成一種層堆疊,其層厚度較例如一種藉由物理氣相 _ 沈積方法來製成的金屬層堆疊的厚度大很多。例如,該層 堆疊可具有至少一含鎳之層,其厚度大於0.5微米。 依據光電半導體晶片之至少一實施形式,金屬層堆叠 包括:至少一含有鈀之層、至少一含有鎳之層、至少一含 有磷化鎳之層、至少一含有銅及/或鋁及/或銀之層、以及至 少一含金之層。該含金之層是該金屬層堆疊之遠離該半導 體本體之覆蓋層。該含有銅及/或鋁及/或銀之層是可選的 (optional)。含有磷化鎳之層因此較佳是含有至少7%且最多 φ 2 0 %之磷。 金屬層堆疊之上述構造就導電性、半導體本體上的黏 合性、特別是對該半導體本體之簡易的可製造性而言特別 有利,其中該半導體本體以磷化物-化合物半導體材料爲 主。 “以磷化物-化合物半導體材料爲主”在此處之意義 是指’該半導體本體或其至少一部份,特別是至少該活性 區,具有磷化物-化合物半導體材料,較佳是Ai„GamInmP 或 AsnGa-Ιηι·…P,其中 1 且 n + mS 1。因此, -11 - 201007997 此材料未必含有上述形式之以數學所表示之準確的組成。 反之’此材料可具有一種或多種摻雜物質以及其它成份。 然而’爲了簡單之故’上述形式只含有晶格(A1或As, Ga,In, P)之主要成份,這些主要成份之一部份亦可由少量的其它 物質來取代》 因此,由半導體本體來看時,該金屬層堆疊可由一種 層序列構成,此層序列具有以下各層:一由銅及/或鋁及/ 或銀構成的層或一包含這些材料中的至少一種的層、一由 磷化鎳構成的層、一由鈀構成的層以及一由金構成的層。 具有鎳和磷化鎳之層中此二層之位置亦可互換。 依據上述光電半導體晶片之至少一實施形式,該金屬 層堆疊包括多個層,其含有鈀、鎳、銅及/或鋁及/或銀和金。 含有金之層是該金屬層堆疊之遠離該半導體本體之層。 即,含金之第二層形成該金靥層堆疊之覆蓋層,其封閉其 遠離該半導體本體之外表面上的金屬層堆疊。此金屬層堆 叠未含磷。具有銅及/或鋁及/或銀之層是可選擇的 (optional) 0 上述具有多個層之金屬層堆叠就導電性、半導體本體 上的黏合性、特別是對該半導體本體之簡易的可製造性而 言特別有利,其中該半導體本體以氮化物-化合物半導體材 料爲主。 “以氮化物-化合物半導體材料爲主”在此處之意 義是指,該半導體本體或其至少一部份,特別是至少該 活性區,具有氮化物-化合物半導體材料,較佳是 AlnGamlnmN或由其所構成,其中0^11$1,0$111‘1且 -12- 201007997 n + mSl。因此,此材料未必含有上述形式之以數學所表示 之準確的組成。反之,此材料可具有一種或多種摻雜物質 以及其它成份。然而,爲了簡單之故,上述形式只含有晶 格(Al, Ga,In,N)之主要成份,這些主要成份之一部份亦可 由少量的其它物質來取代及/或補充。 此外,本發明提供一種光電組件。依據此光電組件之 至少一實施形式,此組件包括一終端載體,其具有至少二 個電性終端位置。該終端載體例如可以是一種載體架(亦稱 爲導線架),具有二個電性互相絕緣的終端位置,其用來與 該光電組件形成電性接觸。該載體架例如可以一種電性絕 緣之塑料或陶瓷材料來噴鍍。此外,該終端載體亦可以是 一種具有基體之電路板,該基體由電性絕緣的材料構成。 導電軌及/或電性終端位置在該基體上被結構化。 依據該光電組件之至少一實施形式,該光電組件包括 至少一如上所述之光電半導體晶片。即,該些光電半導體 晶片之特徵亦揭示在該光電組件中。 依據該光電組件之至少一實施形式,該光電半導體晶 片之金屬層堆叠藉由至少一接觸線而與至少二個電性終端 位置之至少一個形成導電性的連接。即,該金屬層堆疊例 如位於該光電半導體晶片之輻射通過面上。藉由導線接 觸,則該金屬層堆叠可導電地與該至少二個電性終端位置 之一形成導電性的連接。該光電半導體晶片可以其遠離該 金屬層堆叠之此側施加在該至少二個電性終端位置之另一 個電性終端位置上且與該另一個電性終端位置形成導電性 連接。例如,在該光電半導體晶片之半導體本體之遠離該 -13- 201007997 輻射通過面之下側上亦可存在一種金屬層堆疊,如先前的 多個實施形式所述。 依據光電組件之至少一實施形式,該組件包括:一終 端載體,其具有至少二個電性終端位置;以及至少一如上 所述之光電半導體晶片。該金屬層堆疊經由至少一接觸線 而與該至少二個電性終端位置之至少一個形成導電性連 接。 此處所述之光電組件另外與下述認知有關:此處之金 美 屬層堆疊特別適合用來達成導線接觸(導線連接)。在上述 Ο 之金屬層堆叠上可特別簡易且抗機械性地施加一接觸線。 經由此一接觸線可對該光電半導體晶片之η-側施加電流。 依據此處所述之光電組件之至少一實施形式,該金屬 層堆疊包括一遠離該半導體本體之覆蓋層,其中此覆蓋層 和該接觸線含有金或由金構成。即,該金屬層堆叠之覆蓋 層和該接觸線在本實施形式中是由相同的材料(較佳是金) 構成,其中該接觸線藉由該光電半導體晶片而導電性地與 _ 該終端載體之一終端位置相連接。就導電性和該接觸線可 簡易地固定至該金屬層堆疊之覆蓋面上而言,金是特別有 利的》 上述之光電半導體晶片以及光電組件以下將依據實施 例和所屬的圖式來詳述。 【實施方式】 各圖式和實施例中相同或作用相同的各組件分別設有 相同的參考符號。所示的各元件和各元件之間的比例未必 依比例繪出。反之,爲了清楚及/或較易理解之故各圖式的 -14- 201007997 —些元件已予放大地顯示出。 第1圖所示之光電半導體晶片之第一實施例中,該光 電半導體晶片1包括半導體本體2以及金屬層堆疊3,其施 加在該半導體本體2之輻射發出面2a上。該光電半導體晶 片目前是一種發光二極體晶片,其以薄膜形式的構造來形 成。 半導體本體以磷化物-化合物半導體爲主。 該金屬層堆疊3藉由一接觸層30而施加在該半導體本 ^ 體2之輻射發出面2a上。該接觸層30例如藉由物理氣相 沈積法而沈積在該半導體本體2之輻射發出面2a上。 該層堆疊3之各層以無電流方式或以電鍍方式依序施 加而成。該層堆疊3因此包括一由鈀構成的層31、一由鎳 構成的層32、一由磷化鎳構成的層33、一由銅及/或鋁及/ 或銀構成的層34以及一由金構成的層35。 含鈀之層31所具有的厚度較佳是介於至少100奈米且 最多500奈米之間,例如,介於100奈米和200奈米之間。 φ 含鎳之層32,33所具有的厚度dl較佳是介於至少0.25微 米且最多1〇.〇微米之間,其中此二層例如可具有相同的厚 度。含金之層35之厚度d2較佳是在30奈米至50奈米之 間。 該二層32和33是上述層堆叠之含鎳的第一層。即’ 此第一層目前是由二個部份層來形成,其中面向該半導體 本體2之層33例如由磷化鎳(NiP)構成,且遠離該半導體本 體之層32由鎳構成。 該層堆疊具有一種含金之層35,其形成上述之二個 -15- .201007997 層。第二層同時形成該層堆叠3之遠離該半導體本體2之 覆蓋層。 該層堆疊3之其它特徵是可簡易地製成、良好的可連 接性和含鎳之層32, 33之硬度。上述各層由半導體本體來 觀看時較佳是以圖中所示的順序施加而成且互相直接相 鄰。即,該層堆疊之各別的層直接相鄰且處於直接的接觸 中 〇 具有含磷之層33之層堆疊3就其與半導體本體相關的 & 黏合性和電性而言特別有利,該半導體本體以磷化物-化合 物半導體材料爲主。 此外,在輻射發出面2a上可配置多個接觸結構,例如, 接觸軌或接觸架,其導電性地與金屬層堆疊3相連接。該 些接觸結構可具有與金屬層堆疊相同的構造。此外,該些 接觸結構亦可包括不同的構造和其它材料。例如,各接觸 結構可包括一種銅層’其配置在該接觸層30上且以鎳來包 封。各接觸結構使經由該層堆疊3而注入的電流分佈在整 ❹ 個輻射發出面2a上。 請參閱第2圖,其顯示此處所述之光電半導體晶片之 第二實施例。與第1圖所示之光電半導體晶片不同,第2 圖之光電半導體晶片1包括半導體本體2,其以氮化物-化 合物半導體材料爲主。與第1圖不同,第2圖之層堆疊3 未包括含磷之層。此種層堆叠3就其與氮化物-化合物半導 體材料爲主之半導體本體2之黏合性和電性而言特別有 利。 在第1圖和第2圖所述的實施例中,該接觸層3〇都是 -16- .201007997 可選擇的(optional)。即,在此處所述之光電半導體晶片之 至少一些實施例中該層堆疊可直接施加在半導體本體2之 輻射發出面2a上。該層堆叠較佳是以電鍍方式及/或無電 流方式沈積在該半導體本體2上》 在上述二個實施例中,含金之第二層35所具有的厚度 d2較含鎳之第一層32,33者小很多。含鎳之層之厚度dl 因此至少是0.5微米。含金之層35之厚度d2可以是1〇〇 奈米或更小。 _ 請參閱第3圖,其顯示此處所述之光電組件之一實施 例之切面圖。本實施例中光電半導體晶片就和第1圖和第 2圖中一樣是施加在一終端載體5上,該終端載體5具有二 個電性終端位置51,52。此處之金屬層堆疊3不只可位於 該半導體本體2之輻射發出面2a上,且亦可位於半導體本 體2之遠離該輻射發出面2a之下側上。 配置在該輻射發出面2a上的金屬層堆疊3藉由一接觸 線4而與第二電性終端位置52導電性地相連接。反之,半 ^ 導體晶片以其下側施加在該終端載體5之第一終端位置51 上。 半導體本體2包括活性區21,其適合在對該半導體本 體2施加電流下用來產生電磁輻射。 本發明當然不限於依據各實施例中所作的描述。反 之,本發明包含每一新的特徵和各特徵的每一種組合’特 別是包含各申請專利範圍或不同實施例之各別特徵之每-種組合,當相關的特徵或相關的組合本身未明顯地顯示# 各申請專利範圍中或各實施例中時亦屬本發明。 -17- 201007997 本專利申請案主張德國專利申請案ίο 2008 035 254.3 之優先權,其已揭示的整個內容在此一倂作爲參考。 【圖式簡單說明】 第1圖和第2圖顯示此處所述之光電半導體晶片之第 一和第二實施例的切面圖。 第3圖顯示此處所述之光電組件之一實施例之切面圖。 【主要元件符號說明】
1 光 電 半 導 體晶片 2 半 導 體 本 體 2a 輻 射 發 出 面 2 1 活 性 區 3 金 屬 層 堆 疊 30 接 觸 層 31 接 觸 層 32 含 鎳 之 層 (第一層) 33 含 磷 化 鎳 之層(第一 層) 34 含 銅 之 層 35 含 金 之 層 (第二層, 覆蓋層) 4 接 una 觸 線 5 終 端 載 體 51 終 端 位 置 52 終 端 位 置 dl 第 — 層 的 厚度 d2 第 二 層 的 厚度 -18-

Claims (1)

  1. 201007997 七、申請專利範圍: 1. 一種光電半導體晶片(1),包括: -半導體本體(2),其以III/V·化合物半導體材料或π/νι_ 化合物-半導體材料爲主,以及 -可導電之金屬層堆疊(3),其配置在該半導體本體(2) 上,其中 -該金屬層堆疊(3)包括至少一含鎳之第一層(3 2,33),且 -該金屬層堆疊(3)包括至少一含金之第二層(35),其中該 第一層(32,33)配置在該半導體本體(2)和該第二層(35) _ 之間。 2. 如申請專利範圍第1項之光電半導體晶片,其中一第三 層(31)配置在該第一層(32,33)和該第二層(35)之間,該 第三層(31)含有鈀。 3. 如申請專利範圍第1或2項之光電半導體晶片,其中該 第一層(32,33)是由以下材料之至少一種所構成:鎳、磷 化鎳。 ® 4.如申請專利範圍第1至3項中任一項之光電半導體晶 片’其中該第二層(35)是該金屬層堆疊(3)之遠離該半導 體本體(2)之一覆蓋層。 5.如申請專利範圍第1至4項中任一項之光電半導體晶 片’其中該金屬層堆疊(3)可以導線來接觸及/或可焊接。 6.如申請專利範圍第1至5項中任一項之光電半導體晶 片’其中該第二層(3 5)較該第一層(3 2,33)還薄。 7.如申請專利範圍第1至6項中任一項之光電半導體晶 片’其中該半導體本體(2)和該金屬層堆叠(3〇)之間配置 -19- 201007997 一接觸層(30),該金屬層堆叠(3)直接與該接觸層(30)相鄰。 8. 如申請專利範圍第1至7項中任一項之光電半導體晶 片,其中該金屬層堆疊(3)之至少一層是以電鍍方式沈積 而成。 9. 如申請專利範圍第1至8項中任一項之光電半導體晶 片,其中該金屬層堆疊(3)之至少一層是以無電流方式沈 積而成。 10. 如申請專利範圍第1至9項中任一項之光電半導體晶 片,其中該金屬層堆疊(3)包含多個分別具有鈀(31)、鎳 (32)、磷化鎳(33)、銅及/或鋁及/或銀(34)、以及金(35) 之層,其中具有金之層(3 5)是該金屬層堆疊(3)之遠離該 半導體本體(2)之覆蓋層。 11. 如申請專利範圍第1至10項中任一項之光電半導體晶 片,其中該半導體本體(2)以磷化物-化合物半導體材料爲 主。 12. 如申請專利範圍第1至8項中任一項之光電半導體晶 片,其中該金屬層堆叠(3)包含多個分別具有鈀(31)、鎳 (32)、銅及/或鋁及/或銀(34)、以及金(35)之層,其中具 有金之層(35)是該金屬層堆疊(3)之遠離該半導體本體(2) 之覆蓋層。 13. 如申請專利範圍第1至12項中任一項之光電半導體晶 片,其中該半導體本體(2)以氮化物-化合物半導體材料爲 主。 14. 一種光電組件,包括: -終端載體(5),其具有至少二個電性終端位置(51,52), -20- 201007997 以及 -至少一如申請專利範圍第1至13項中任一項所述之光 電半導體晶片(1 ),其中 -該金屬層堆疊(3)藉由至少一接觸線(4)而與該至少二個 電性終端位置(51,52)之至少一個形成導電性的連接。 15.如申請專利範圍第14項之光電組件,其中該金屬層堆疊 (3)包括一遠離該半導體本體(2)之覆蓋層(35),此覆蓋層 (35)和該接觸線(4)含有金。
    -21 -
TW098124991A 2008-07-29 2009-07-24 Optoelectronic semiconductor chip and optoelectronic component TW201007997A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008035254A DE102008035254A1 (de) 2008-07-29 2008-07-29 Optoelektronischer Halbleiterchip und optoelektronisches Bauteil

Publications (1)

Publication Number Publication Date
TW201007997A true TW201007997A (en) 2010-02-16

Family

ID=41264147

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098124991A TW201007997A (en) 2008-07-29 2009-07-24 Optoelectronic semiconductor chip and optoelectronic component

Country Status (3)

Country Link
DE (1) DE102008035254A1 (zh)
TW (1) TW201007997A (zh)
WO (1) WO2010012267A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010032497A1 (de) 2010-07-28 2012-02-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
DE102010045390B4 (de) 2010-09-15 2025-07-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronisches Halbleiterbauteils
DE102012111245A1 (de) 2012-11-21 2014-05-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Anschlussbereichs eines optoelektronischen Halbleiterchips

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4268849A (en) * 1978-11-03 1981-05-19 National Semiconductor Corporation Raised bonding pad
EP2169733B1 (de) 1997-09-29 2017-07-19 OSRAM Opto Semiconductors GmbH Halbleiterlichtquelle
US20020017652A1 (en) 2000-08-08 2002-02-14 Stefan Illek Semiconductor chip for optoelectronics
US7002180B2 (en) * 2002-06-28 2006-02-21 Kopin Corporation Bonding pad for gallium nitride-based light-emitting device
DE102004047522B3 (de) * 2004-09-28 2006-04-06 Infineon Technologies Ag Halbleiterchip mit einer Metallbeschichtungsstruktur und Verfahren zur Herstellung desselben
JP4617902B2 (ja) * 2005-01-31 2011-01-26 信越半導体株式会社 発光素子及び発光素子の製造方法
KR100975711B1 (ko) * 2005-09-13 2010-08-12 쇼와 덴코 가부시키가이샤 질화물 반도체 발광 장치 및 그 제조 방법
KR100961034B1 (ko) * 2005-09-20 2010-06-01 쇼와 덴코 가부시키가이샤 질화물계 반도체 발광 소자 및 그 제조 방법
TWI320606B (en) * 2006-08-07 2010-02-11 Epistar Corp A method for making a light emitting diode by electroless plating

Also Published As

Publication number Publication date
WO2010012267A1 (de) 2010-02-04
DE102008035254A1 (de) 2010-02-11

Similar Documents

Publication Publication Date Title
US10411177B2 (en) Light emitting device
CN107112392B (zh) 光电子半导体器件及其制造方法
US11677046B2 (en) Electrode structure of light emitting device
TWI309892B (en) Contacting scheme for large and small area semiconductor light emitting flip chip devices
TW200401462A (en) Light-emitting diode device geometry
JP2021502699A (ja) 複数のダイオードを備えた光電子デバイスを製造する方法
TW200532936A (en) Light-emitting diode and method for manufacturing the same
KR101633164B1 (ko) 액세스가능한 전극을 구비하는 고체 상태 조명 디바이스 및 제조 방법
KR20120027318A (ko) 반사 구조를 갖는 반도체 발광 다이오드 및 그 제조 방법
TW200532949A (en) Light emitting device
TW200428914A (en) Semiconductor device and method for making same
TW201145611A (en) Luminous diode chip
TW201232815A (en) Method of manufacturing group-III nitride semiconductor light emitting element
CN103003941A (zh) 光电子器件
CN103026510A (zh) 发射辐射的半导体芯片和用于制造发射辐射的半导体芯片的方法
US9543479B2 (en) Method for producing an optoelectronic component and optoelectronic component produced in such a way
TW201007997A (en) Optoelectronic semiconductor chip and optoelectronic component
CN109768137A (zh) 垂直结构led芯片及其制备方法
US20140054635A1 (en) Carrier for an optoelectronic structure and optoelectronic semiconductor chip comprising such a carrier
US9276138B2 (en) Method for producing an optoelectronic semiconductor component, and optoelectronic semiconductor component
EP2383780A1 (en) Light emitting devices
KR101928328B1 (ko) 반도체 발광소자
JP2008193006A (ja) GaN系LEDチップ