201007466β \ty 28〇e6twf.<ioc/ii 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種主機板’且特別是有關於一種 能有效利用記憶體模組的主機板。 【先前技術】 個人電腦系統主要是由主機板、界面卡與週邊設備組 成’其中主機板可說是電腦系統的心臟。在主機板上，除 ❹ 了有中央處理器(central processing unit)、控制晶片組(cWp set)及可供安裝界面卡的插槽外’尚有數個可安裂記情體模 組(memory module)的記憶體插槽。一個記憶體模組是由數 個記憶體元件組成，而依照使用者的需求，主機板上可安 裝不同數量的記憶體模組。 圖1為習知主機板的部份元件示意圖。參照圖^，習 知主機板100包括記憶體插槽111〜116、介面控制器12〇 以及系統管理匯流排(system management bus) 130。在此， 記憶體插槽U1〜116用以置入記憶體模組(未繪示出）。此 外’記憶體插槽111〜116各具有3個連接端SA0〜SA2，且 如圖2所示的，連接端SA0〜SA2的邏輯準位與系統管理 匯流排130的存取位址相互對應。 例如，當連接端SA0〜SA2的邏輯準位為(〇〇〇)時，系 統管理匯流排130的存取位址為。因此，當介面控制 器120欲存取置入至記憶體插槽m之記憶體^組時二介 面控制器120將依循系統管理匯流排13〇的存取位址a此 而讀取到相應的資料’例如：串列存在檢測⑼灿p聰⑽ 201007466 v/ / v_/vv 28066twf. doc/n detect，SPD)資料。 值得注意的是，系統管理匯流排丨30的存取位址不可 重覆，因此在習知主機板1〇〇上的記憶體插槽1U〜U6， 其連接端SA0〜SA2的邏輯準位都並不相同。然而，市面 上有部分的s己憶體模組，其SPD只支援四種位址AOh、 A2h、A4h以及A6h。也就是說，記憶體插槽lu〜116的 連接端SA2必須電性連接至接地電壓，才能符合該些記憶 ❹ 體模組所支援的四種位址AOh、A2h、A4h以及A6h。因 此，當習知主機板100的記憶體插槽1U〜116同時都插入 超過四個以上s己憶體模組時，將導致系統管理匯流排 的存取位址重覆，而致使電腦系統無法正常開機。 為了避免上述問題的發生，現有的主機板會利用警示 燈號’來適時地告知使用者不可插上超過四條的這類型記 =體模組。然而此種作法將致使主機板最多只能插上四條 這類型的記紐模組’而無法完全湘其崎的記憶體插 槽。另一種作法則是如圖3所示，習知主機板3〇〇包括記 憶體插槽211〜216、介面控制器22〇、多工器23〇以及系 統管理匯流排241〜243。 參照圖2與圖3，習知主機板3〇〇將記憶體插槽 211〜216之連接端SA2〇〜SA22都維持在對應存取位址 AOh、A2h、A4h以及A6h的邏輯準位。其中，記憶體插 槽211與212之連接端SA2〇〜SA22的邏輯準位，分別等 同於5己憶體插槽215與216之連接端SA2G〜SA22的邏輯 進仿。 28066twf.doc/n 201007466 yjy / w
為了避免系統管理匯流排130的存 體插槽2U〜214電性連接至系辭理崎排242，而U 與216則電性連接至系统管理匯流排％。藉〜 此，“面控制器220欲透過系統管理匯流排241逐 取來自記憶體插槽211〜216的資料時，其將發送—控制訊 號S3i而致使多工器23G適時地將以管理匯流排241切 換至系統管理匯流排242或243。
換言之，習知主機板300主要是藉由額外增加的一多 工器，來達到完全利用記憶體插槽的目的。此時，習知主 機板300的硬體成本也將隨著多工器的增加而提升。 【發明内容】 本發明提出一種主機板，包括多個插槽組、一匯流排 以及一介面控制器。所述多個插槽組各自包括一第一記憶 體插槽與一第二記憶體插槽。其中，第一記憶體插槽具有 多個第一連接端。第二記憶體插槽具有多個第二連接端。 所述多個第二連接端之一第二輸入端與所述多個第一連接 端之一第一輸入端，分別接收不同準位的一第一電壓與一 第二電壓，使第一記憶體插槽與第二記憶體插槽形成不同 的兩個存取位址。 匯流排連接到所述多個插槽組内的第一記憶體插槽 與第二記憶體插槽。此外’介面控制器送出多個接腳控制 信號到對應的多個插槽組，以使所述多個插槽組的一使用 插槽組之第一記憶體插槽與第二記憶體插槽的兩個存取位 址’不同於其它插槽組内第一記憶體插槽與第二記憶體插 201007466 w 28066tw£doc/n =兩個，取位址。介面控制器再透過匯流排對使用插槽 組進仃一存取動作。 述ί主機板更包括—擴充插槽組。其中，擴充插槽 、、且〇括一第二記憶體插槽與一第四記憶體插槽，分別具有 第五輸入端與—第六輸入端’分別接收不同準位的該第 =壓與該第二電壓’使該第三記㈣插槽與第四記憶體 ，槽以形成不_兩個存取位址，且該第三記憶體插槽與 第四δ己憶體插槽不接受任一該接腳控制信號控制。 本發明再提出一種記憶體插槽的介面控制方法，適用 於包括多個插槽組、-匯流排與—介面控制器的主機板。 其中，所述多個插槽組各自包括電性連接至匯流排的一第 一記憶體插槽與-第二記憶體插槽。此外，第—記憶體插 槽具有夕個第一連接端，第二記憶體插槽具有多個第二 接端。 依據上述内容，所述記憶體插槽的介面控制方法包括 下列步驟。首先，透過所述多個第二連接端之一第二輸入 端與所述多個第一連接端之一第一輸入端，來分別接^不 同準位的一第一電壓與一第二電壓，以形成不同的兩個存 取位址。之後，透過介面控制器傳送多個接腳控制信號到 對應的多個插槽組，以使所述多個插槽組的一使用插槽組 之第一記憶體插槽與第二記憶體插槽的兩個存取位址，不 同於其它插槽組内第一記憶體插槽與第二記億體插槽的兩 個存取位址。最後，透過介面控制器對使用插槽組進行一 存取動作。 201007466 , w 28066twf.doc/n 本發明利用介面控制H需將使用插槽組之第一記憶 體插槽與第二記憶體插槽的兩個存取位址，不同於盆它插 槽組内第-記憶體插槽與第二記憶體插槽的兩個^取位 址，即可對使用插槽組進行存取動作。因此可以完全利用 主機板中的所有記憶體插槽，而不會有位址重複’無法讀 取情況，且還省去多工器而可兼顧到主機板的硬體成本。 為讓本發明之上述特徵和優點能更明顯易懂，下文特 ❹ 舉較佳實施例，並配合所附圖式，作詳細說明如下。 【實施方式】 圖4繪示為依據本發明一實施例之主機板的部份元件 示意圖。主機板400包括多個插槽組wojao—n、介面 控制器420以及一匯流排430。插槽組41〇_1〜410—N各自 包括一第一記憶體插槽411與一第二記憶體插槽412。其 中，第一記憶體插槽411與第二記憶體插槽412各自具有 多個連接端。為了說明方便起見，以下將以第一記憶體插 槽411與第二記憶體插槽412各自具有三個連接端為例來 ® 進行說明。 在本實施例中，第一記憶體插槽411具有3個連接端 TM1(1)〜TM1(3)’第二記憶體插槽412具有3個連接端 TM2⑴〜TM2(3)。換而言之，插槽組410—1〜410—N各自對 應6個連接端TM1(1)〜TM1(3)與TM2⑴〜TM2(3)。在整體 配置上，插槽組410_1〜410_N中的第一記憶體插槽411與 第二記憶體插槽412都電性連接至匯流排430。 由於目前市面上有部分記憶體模組規格，設定最高位 201007466 \jy 28066twf.doc/n 元接連接端連接到一第一電壓（即接地電壓〇V)，因此可由 圖4連接狀態與圖5表中看出該些記憶體插槽的連接端 TM1(3)與TM2(3)皆固定為〇 v (即接地）。此外，插槽組 410-1〜410—N中之第一記憶體插槽411的連接端丁⑷⑴ 與TM1(3)都電性連接至第一電壓（例如:〇v)。插槽組 410_1〜410_N中之第二記憶體插槽412的連接端ΤΜ2(1) 與ΤΜ2(3)分別電性連接至第二電壓(例如:+3v)與第一電 鲁 壓。再者’插槽組410-1所對應的連接端TM1(2)與TM2(2) 都電性連接至第二電壓。此外，本實施例所述之匯流排430 例如疋系統管理匯流排(system management bus)。 在此’假設本實施例所述的數位訊號包括第一邏輯準 位與第二邏輯準位’例如:邏輯〇與邏輯1，且第一邏輯準 位(邏輯〇)對應第一電壓(0V)，第二邏輯準位(邏輯υ對應 第二電壓(+3V)。以上述假設為前提下，在本實施例中，插 槽組410—1〜410—Ν所對應的連接端ΤΜι⑴與TM1⑶被維 H 持在相同的邏輯準位，而插槽組410_1〜410—N所對應的連 接端TM2(1)與TM2(3)則被維持在不同的邏輯準位。 換而言之，由於第一記憶體插槽411的連接端 與第二記憶體插槽412的連接端TM2(1)分別接收不同準 位的第一電壓與第二電壓，因此當第一記憶體插槽411與 第二記憶體插槽412的連接端ΤΜ1(2)與ΤΜ2(2)被維持在 相同的邏輯準位時’第一記憶體插槽411與第二記憶體插 槽412將可形成不同的兩個存取位址。 另一方面’介面控制器420具有多個接腳 28066twf.doc/n 201007466 PN(1)~PN(M)，以分別輸出多個接腳控制信號。其中，接 腳PN(1)電性連接至插槽組410—2中之第一記憶體插槽411 的連接端TM1 (2)以及第二記憶體插槽412的連接端 TM2(2)。相似地’接腳PN(2)電性連接至插槽組41〇_3中 之第一記憶體插槽411的連接端ΤΜ1(2)以及第二記憶體 插槽412的連接端ΤΜ2(2)。由於進一步考慮成本因素，可 以設§十少掉一接腳控制信號產生，因此如第4圖可設計一 ❹ 組插槽組410-1不透過接腳控制信號來控制，而具有固定 的兩個存取位址，介面控制器420會以插槽組41〇_1的第 一記憶體插槽411與第二記憶體插槽412之固定的兩個存 取位址為基準，並配合存取動作來產生接腳控制信號。 以此類推’介面控制器420的第j個接腳ΡΝ0電性連 接至第（j+Ι)個插槽組410J+1中的連接端TM1(2)與 TM2(2)，其中j為整數且卜此外，介面控制器 420也電性連接至匯流排43〇。此外，本實施例所述之介面 控制器420的接腳PNG)〜PN(M)例如是介面控制器420的 通用輸入/輸出埤·(General Purpose Input/Output Port) 〇 請繼續參照圖4，插槽叙41〇j〜41〇_&中的第一記憶 體插槽411與第二記憶體插槽412用以插入記憶體模組(未 繪示出）。而介面控制器42〇則是透過匯流排43〇,來存取 置入至第一圮憶體插槽411與第二記憶體插槽412之記憶 體模組的資料，例如：串列存在檢測(SpD)資料。其中，匯 流排43〇的存取位址取決於第一記憶體插槽411的連接端 TM1(1)〜TM1(3) ’或是第二記憶體插槽412的連接端 11 ^8066twf.doc/n 201007466 TM2(1)〜TM2(3)。 舉例來說，當介面控制器420透過匯流排430存取來 自第一記憶體插槽411的資料時，匯流排430的存取位址 取決於連接端ΤΜ1(1)〜ΤΜ1(3)的邏輯準位。相似地，當介 面控制器420透過匯流排430存取來自第二記憶體插槽 412的資料時，匯流排430的存取位址取決於連接端 ΤΜ2(1)〜ΤΜ2(3)的邏輯準位。 ❹ 值得注意的是，當介面控制器420透過匯流排430逐 一讀取來自插槽組410_1〜410_Ν的資料時’介面控制器 420會透過其接腳ρΝ⑴〜ΡΝ(Μ)發送接腳控制信號，以設 定插槽組410_2〜410_Ν所對應之連接端ΤΜ1(2)與ΤΜ2(2) 的邏輯準位。 舉例來說’當介面控制器420欲讀取來自插槽組4丨〇 j 的資料時’也就是插槽組410一 1為使用插槽組時，介面控 制器420會透過接腳PN(1)〜PN(M)所發送的接腳控制信 號’而將插槽組410_2〜410—N所對應之連接端ΤΜ1(2)與 ❿ ΤΜ2(2)设定為第一電畢(0V) ’也就是第一邏輯準位(邏輯 〇)。此時，在不被讀取之插槽組410_2〜410—Ν中的第一記 憶體插槽411 ’其連接端ΤΜ1(1)〜ΤΜ1(3)的邏輯準位都相 同。相似地’在不被讀取之插槽組410_2〜410—Ν中的第二 記憶體插槽412，其連接端ΤΜ2(1)〜ΤΜ2(3)的邏輯準位也 都相同。換而言之，不被讀取之插槽組410—2〜410一Ν中的 第一記憶體插槽411與第二記憶體插槽412將形成兩個存 取位址AOh與A2h。 12 201007466 顧—/η 此外’被讀取之插槽組410_1中的的第一記憶體插槽 411與弟二記憶體插槽412將形成兩個存取位址A4h與 A6h。此外，被讀取之插槽組410_1所形成的兩個存取位 址A4h與A6h’不同於不被讀取之插槽組41〇_2〜410_N中 第一記憶體插槽411與第二記憶體插槽412所形成的兩個 存取位址AOh與A2h。藉此’介面控制器420將可以透過 匯流排430選擇性地逐一或是擇一讀取來自插槽組4ΐ〇_ι 參 中第一記憶體插槽411與第二記憶體插槽412的資料。 另一方面，當介面控制器420欲讀取來自插槽組410J2 的資料時’也就是插槽組410_2為使用插槽組時，介面控 制器420會透過接腳PN(1)〜PN(M)所發送的接腳控制信 號’而將插槽組410_2所對應之連接端ΤΜ1(2)與TM2(2) 設定為第一電壓(0V)，也就是第一邏輯準位(邏輯〇)，並將 插槽組410—3〜410 Ν所對應之連接端ΤΜ1(2)與ΤΜ2(2)設 定為第二電壓(+3V)，也就是第二邏輯準位(邏輯1)。 此時’不被讀取之插槽組410_1與410一3〜410—Ν中的 ® 第一記憶體插槽4丨1與第二記憶體插槽412將形成兩個存 取位址A4h與A6h。此外，被讀取之插槽組41〇_2中的第 一記憶體插槽411與第二記憶體插槽412將形成兩個存取 位址AOh與A2h。因此，介面控制器420可以選擇性地逐 一或是擇一讀取來自插槽組41〇_2中第一記憶體插槽411 與弟二記憶體插槽412的資料。 總而言之，由於插槽組41〇_1〜4l〇_N所對應之連接端 ΤΜ1(1)、TM1(3)、TM2(1)與TM2(3)都分別維持在特定的 13 201007466 雇twfdoc/n 邏輯準位。因此，介面控制器420尸、需將被讀取與不被讀 =之插槽組中的連接端™1(2)與TM2(2)設定為不同的邏 輯準位，即可致使被讀取之插槽組所對應之連接端 TM1(1)〜TM1(3)與TM2(1)〜TM2(3)的邏輯準位互不重複。 此外，在設定插槽組41〇—所對應之連接端 TM1(2)與TM2(2)的過程中’本實施例是先將插槽組41〇—1 所對應之連接端TM1(2)與TM2(2)先維持在同一邏輯準位 ❹ （例如:邏輯丨），也就是先將插槽組410_1視為一擴充插槽 組。此時，插槽組410—1中的第一記憶體插槽411與第二 記憶體插槽412將形成固定的兩個存取位址A4h與A6h。 之後，介面控制器420再以插槽組41〇_1之固定的兩個存 取位址A4h與A6h為基準’並配合插槽組〜41〇 n 的存取動作來產生接腳控制信號。 藉此，介面控制器420將可藉由接腳控制信號來設定 插槽組410_2〜410—N所對應之連接端ΤΜ1(2)與TM2(2)， 進而致使被讀取之插槽組(使用插槽組)之第一記憶體插槽 ® 與第二記憶體插槽的兩個存取位址，不同於其它插槽組内 第一記憶體插槽與第二記憶體插槽的兩個存取位址。雖然 本實施例提供了 一種設定記憶體插槽之連接端TM1(2)與 TM2(2)的實施型態，但其並非用以限定本發明。 由於現有規格都是將插槽組410_1~410 N所對應之 連接端TM1(3)與TM2(3)都維持在相同的邏輯準位(例如： 邏輯0)。因此，本實施例可以在不增加硬體成本的情況下， 就可將SPD只支援四種位址AOh、A2h、A4h以及A6h的 201007466 ^8066twfdoc/n 多個記憶體模組分別置入插槽組WO-iMiO-N中。換而言 之，對於上述類型的記憶體模組而言，本實施例不僅可以 完全利用主機板400中的記憶體插槽，還可兼顧到主機 400的硬體成本。 從另個角度來看，上述實施例可歸納出一種記憶體 插槽的介面控制方法，請參照圖6，圖6緣示為根據:發 明一實施例之記憶體插槽的介面控制方法流程圖。在說明 ❿ 本實施例之前必須先明瞭，本實施例所述之記憶體插槽的 介面控制方法適用於包括多個插槽組、一匯流排與一介面 控制器的主機板。其中，這些插槽組各自包括電性連接至 匯流排的一第一記憶體插槽與一第二記憶體插槽。此外， 第一記憶體插槽具有多個第一連接端，第二記憶體插槽具 有多個第二連接端。 曰八 請繼續參照圖6，首先，於步驟S610，透過這些第二 連接私之一第二輸入端與這些第一連接端之一第一輸入 ❾端’來分別接收不同準位的一第一電壓與一第二電壓，以 形成不同的兩個存取位址。之後，於步驟S62〇，透過介面 控制器傳送多個接腳控制信號到對應的這些插槽組，以使 這些插槽組的一使用插槽組之第一記憶體插槽與第二記憶 體插槽的兩個存取位址，不同於其它插槽組内第—記憶& 插槽與第一記憶體插槽的兩個存取位址。最後，於步驟 S630，透過介面控制器對使用插槽組進行一存取動作。至 於本實施例所述之記憶體插槽的介面控制方法的其餘細節 請參照上述實施例的說明，在此不加累述。 15 201007466 z8066twfdoc/n 綜上所述’本發明是先將每一插槽組所對應的連接端 ΤΜ1(1)、ΤΜ1(3)、TM2⑴與ΤΜ2(3)維持在特定的邏輯準 位’之後再將被讀取與不被讀取之插槽組中的連接端 ΤΜ1(2)與ΤΜ2(2)透過介面控制器而設定成不同的邏輯準 位。藉此’被讀取之插槽組中的連接端與 ΤΜ2(1)〜ΤΜ2(3)的邏輯準位將相互不重複，繼而致使介面 控制器可以利用存取位址不重複的匯流排，來存取來自被 ❹ 讀取之插槽組的資料。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何所屬技術領域中具有通常知識者，在不 脫離本發明之精神和範圍内，當可作些許之更動與潤飾， 因此本發明之保護範圍當視後附之申請專利範圍所界定者 為準。 【圖式簡單說明】 圖1為習知主機板的部份元件示意圖。 圖2為用以說明圖1之連接端的邏輯準位與存取位址 的對照表。 ® 3為L主機板的方塊示意圖。 _圖4#會示為依據本發明一實施例之主機板的部份元件 示意圖。 圖5繪示為用以說明圖4實施例之連接端的邏輯準位 與存取位址的對照表。 圖6繪示為根據本發明一實施例之記憶體插槽的 控制方法流程圖。 16 201007466 鳥祕。c/n 【主要元件符號說明】 100、300:習知主機板 111〜116、211〜216 :記憶體插槽 120、220 :介面控制器 130、241〜243 :系統管理匯流排 ' SA20〜SA22 :記憶體插槽的連接端 230 :多工器 ❿ S31 :控制訊號 400 ·主機板 410一1〜410_N :插槽組 411 :第一記憶體插槽 412 :第二記憶體播槽 TM1(1)〜TM1(3):第—記憶體插槽的連接端 TM2⑴〜TM2(3):第二記憶體插槽的連接端 420 :介面控制器 430 :匯流排 ❹ 州⑴⑽㈤：介面控制器的接腳 S610〜S63G :用以說明圖6實施例的各步驟流程 17