TW201006020A - Resistive memory device and method of fabricating the same - Google Patents

Description

201006020 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體元件製造技術，尤其關於一 種諸如非揮性電阻式隨機存取記憶體（ReRAM)之利用電阻 . 變化的電阻式記憶元件以及其製造方法。 【先前技術】 近來，硏發者已硏發出下一代記憶元件，其可替代動 態隨機存取記憶體（DRAM)與快閃記憶體。 φ 該下一代記憶元件之一爲電阻式記憶元件，其具有電 阻層之特性的優點，其中該電阻層響應施加至該電阻層之 偏壓，藉由徹底改變電阻値而可於至少二種不同電阻狀態 之間作切換。 此電阻式記憶元件之結構與其切換機制將於下述槪要 說明。 電阻式記憶元件一般包括上電極、下電極，以及配置 於該上及下電極之間的電阻層。該電阻層包括二元氧化物 φ 或鈣鈦礦基材料。當對該等上及下電極施加一預定準位之 偏壓時，可在該電阻層中產生一氧空位絲極（oxygen vacancy filament)，或者先前產生的氧空位絲極可根據所施力卩之偏 壓而消失。該氧空位絲極係作用爲一電流路徑。當產生一 ' 氧空位絲極時，其意味著爲一具有低電阻的設定模式。當 消除一氧空位絲極時，其意味著爲一具有高電阻的重置 (reset)模式。 爲了降低此電阻性記憶元件之該重置電流（Ireset)， Baek與I.G.等人於2005年之IEEE之IEDM技術槪要的電 201006020 子元件會議，標題爲 “Multi-layer Cross-point Binary Oxide Resistive Memory (OxRR AM) for Post-NAND Storage Application”之文章中，建議以一栓形式來形成下電極，用 以降低該電阻層與該下電極之間的接觸面積，其藉由參照 • 的方式將其全文倂入於此。 然而，由於氧空位絲極係不規則產生，故該電阻式記 憶元件無法呈現均勻特性分布，諸如在設定/重置模式中之 電壓/電流分布。隨著使電阻式記憶元件小型化，此不均勻 . 特性分布會變得更差。 【發明内容】 依據實施例，電阻式記憶元件包括：基板；絕緣層， 配置於該基板上；第一電極栓，自該基板穿過該絕緣層， 具有一突出於該絕緣層之上部外的部分，以及在該突出的 部分之邊緣具有尖端；電阻層，配置於該絕緣層上且覆蓋 該第一電極栓；以及第二電極，配置於該電阻層上。 依據另一實施例，製造電阻式記憶元件之方法包括： ® 於一基板上形成一絕緣層；形成一第一電極栓，該第一電 極栓穿過該絕緣層且於其頂部表面上具有一碟形凹面；移 除該第一電極栓附近之該絕緣層之一部分，藉以突出該第 一電極栓之頂部；形成一覆蓋該第一電極栓之電阻層；以 及於該電阻層上形成一第二電極。 【實施方式】 在圖式中，爲了清晰起見，故特別誇大層與區域之尺 寸。亦請了解的是，當提到層（或薄膜）是在另一層或基板 201006020 上時，該層（或薄膜）可直接在該另一層或基板上，或者亦 得有多個中間層。再者’請了解的是，當提到層是在另一 層下方時，該層可直接在該另一層下，也得有一或多個中 間層。此外，亦請了解的是，當提到層是在二層之間時， 、該層可爲該等二層之間唯一的層，或者也得有一或多個中 間層。在所有圖式中，相同的元件符號代表相同元件。 第1A與1B圖分別爲依據實施例之電阻式記憶元件之 剖面圖及局部立體圖。特別地，第1A與1B圖係揭示一種 〇 利用一栓型下電極之電阻式記憶元件。 該電阻式記憶元件包括一絕緣層11，其形成於設有預 定下方結構之基板（未圖示）上方；下電極12，具有栓的形 式並穿過該絕緣層11，用以接觸該基板；電阻層13，形成 於該絕緣層11上方且覆蓋該下電極12;以及上電極14, 形成於該電阻層13上方。 特別地，該下電極12之一部分係突出於該絕緣層11 之上部外（參照第1A圖中之’A’），以及該突出之部分的邊 • 緣具有尖銳的尖端（參照第1A與1B圖中之’B’）。該下電極 12之中央部分爲凹陷的（參照第1A與1B圖中之’C’）且被該 等邊緣圍住。第1B圖爲立體圖，其顯示該下電極12之形 式。在此實施例中，該下電極12係以圓柱形來形成。 該絕緣層11可爲單層或者互相堆疊之多層結構。該絕 緣層11於某些實施例中係以氧化物層、氮化物層來形成、 或以氧化物層與氮化物層之堆疊來形成。此外，在某些實 施例中，該下電極12及/或該上電極14係以金屬層來形 成，以及該電阻層13包括二元氧化物，諸如MgO、ZnO、 201006020

Ti〇2、NiO、Si〇2、Nb2〇5、HfCh等’或鈣鈦礦基材料’諸如 PCMCKPrCaMnCh)以及 LCMO(LaCaMnCh)。 此後，將相較於第2圖中所示之習知電阻式記憶元件 來說明該電阻式記憶元件之操作。第2圖爲發明者所知曉 之電阻式記憶元件之剖面視圖。 在第2圖中，該習知之電阻式記憶元件包括一絕緣層 110; —下電極120，具有栓的形式並穿過該絕緣層110， 用以接觸一底層基板（未圖式）；電阻層13，形成於該絕緣 φ 層110上且覆蓋該下電極120;以及上電極140，於該電阻 層130上方。因此，該下電極120係被埋入該絕緣層110 中〇 在第2圖之該習知電阻式記憶元件之操作期間，於與 該下電極120接觸之該電阻層130的任何部位中可產生一 氧空位絲極（oxygen vacancy filament)(F2)。因此，該氧空位 絲極 （F2)係不規則形成，並且此現象導致該習知之電阻式 記憶元件的特性呈不均勻分配。 ❹ 然而，在第1A與1B之電阻式記憶元件中，由於電場 係被聚集在該下電極12突出於該絕緣層11之上部外的邊 緣上的尖端（參照’B’），故氧空位絲極（F1) —致地形成於該 電阻層13中設有該等尖端（B)的部分。因此，其可規則地 控制該氧空位絲極（F 1)的產生，結果，該電阻式記憶元件 的特性係呈均勻分配。 第3A至3F圖爲說明依據實施例而製造電阻式記憶元 件之方法之剖面視圖。 在第3A圖中，絕緣層21係形成在形成有預定下方結 201006020 構的基板（未圖式）上。在此實施例中，該絕緣層21具有第 一氧化物層21A、氮化物層21B以及第二氧化物層21C互 相堆疊的結構，但不排除其它的配置方式。例如，也可使 用一絕緣層結構，其中依序互相堆疊氮化物層/氧化物層/ 氮化物層，或者一包括二層具有不同的蝕刻選擇性之絕緣 層結構，或者由單一層組成之絕緣層。 在第3B圖中，一下電極區域（D)係藉由選擇性地蝕刻 該絕緣層21直到穿過該絕緣層21而使該基板露出來形成 φ 爲止。該下電極區域（D)於某些實施例中係以孔型方式來形 成。 在第3C圖中，一用於下電極之導電層2 2(例如，金屬 層）係以足以塡滿該下電極區域（D)的厚度形成於具有該下 電極區域（D)之該合成結構上方。在某些實施例中，該導電 層22包括諸如鎢（W)之金屬層。 在第3D圖中，回蝕刻該導電層22直到露出該第二氧 化物層21C，藉以形成一下電極22A。該回蝕刻靶係被適當 φ 控制，使得該下電極22A之中央部分相較於其邊緣爲凹陷 下沈的，同時使該下電極22A之頂部表面低於該第二氧化 物層21C之頂部表面。因此，形成碟形凹面（E)。於某些實 施例中之該回蝕刻製程係在SFJOWAr或Cl2/Ar之環境下’ 以數mT的壓力，及/或以具有大體上相同於該絕緣層21上 方之該導電層22的厚度之過蝕刻靶來執行。 在第3E圖中，移除該第二氧化物層。該第二氧化物層 可藉由一使用緩衝氧化物蝕刻劑（BOE)溶液或一 HF溶液之 濕式蝕刻製程而被輕易地移除。 201006020 因此，圖式中所揭示之製程，該下電極22 A具有碟形 凹面E之部分係突出於該氮化物層21B之上部，以及由於 該碟形凹面效應，該下電極22A之突出的部分的邊緣具有 尖銳的尖端（F)，同時該下電極22 A之中央部分具有凹陷下 沈的形狀（G)。 同時，當該絕緣層21具有該第一氧化物層21A、該 氮化物層21B以及該第二氧化物層21C互相堆疊的結構 時，執行第3E圖中所示之移除該第二氧化物層21C之製 φ 程，以輕易地使該下電極22A突出，但不排除其它的配置 方式。雖然沒有圖例於圖式中，但當該絕緣層具有氮化物 層/氧化物層/氮化物層依序互相堆疊的結構時，可藉由透過 一濕式蝕刻製程以磷酸移除該最上面的氮化物層，而使該 下電極22A突出。此外，當以氮化物層/氧化物層或氧化物 層/氮化物層之二層結構來形成該絕緣層時，該最上層可透 過一濕式蝕刻製程而被輕易地移除。當該絕緣層以一單層 (例如，一氧化物層或一氮化物層）來形成時，可標定該下 Φ 電極22A之突出高度透過乾式蝕刻製程來使該下電極22A。 在第3F圖中，一材料層（例如，二元氧化物層或鈣鈦 礦基材料層）係被使用爲一電阻層，以及於具有該下電極 22 A之該合成結構上形成一用於上電極之導電層。接著， 藉由圖案化該材料層以及用於一上電極之導電層，形成一 電阻層23以及一上電極24，以覆蓋該下電極22A。 雖然已說明例示實施例，但將爲所屬技術領域中之熟 悉該項技術者所顯而易見的是，在不脫離所揭示之精神與 範圍下可作成各種改變及修飾。 201006020 【圖式簡單說明】 第1 A圖爲依據實施例之電阻式記億元件之剖面視圖。 第1B圖爲描繪第1A圖中所示之電阻式記憶元件之下 電極12之形狀之立體圖。 第2圖爲習知電阻式記憶元件之剖面視圖。 第3A至3F圖爲說明依據實施例而製造電阻式記憶元 件之方法之剖面視圖。 【主要元件符號說明】 ❹ 11' 110 > 21

12 、 120 、 22A 13 、 130 、 23 14 ' 140 、 24 FI ' F2

A

B

C

〇 21A

21B 21C D 22 E F G 絕緣層 下電極 電阻層 上電極 氧空位絲極 下電極之一部分 尖端 下電極之中央部分 第一氧化物層 氮化物層 第二氧化物層 下電極區域 導電層 碟形凹面 尖銳尖端 凹陷下沈的形狀

Claims (1)

1. 201006020 七、申請專利範圍： 1 ·一種電阻性記憶元件，包含： 基板； 絕緣層，配置於該基板上； 第一電極栓，自該基板穿過該絕緣層，具有—突出於 該絕緣層之上部外的部分，以及在該突出的部分之邊緣 具有尖端； 電阻層，配置於該絕緣層上且覆蓋該第一電極栓；以 φ 及 第二電極，配置於該電阻層上。 2.如申請專利範圍第1項之電阻性記憶元件，其中該電阻 層包括二元氧化物或鈣鈦礦基材料。 3 ·如申請專利範圍第1項之電阻性記憶元件，其中氧空位 絲極（oxygen vacancy filament)係在操作中形成在該電阻 層中該等尖端響應施加在該第一電極检與該第二電極之 間之電壓而設置的部分。 φ 4.如申請專利範圍第1項之電阻性記憶元件，其中該第一 電極栓更具有被該等邊緣圍住之凹陷中央部（COnCavely sunken-in central portion) 〇 5 .如申請專利範圍第4項之電阻性記憶元件，其中該凹陷 中央部包含一碟形凹面。 6. 如申請專利範圍第4項之電阻性記憶元件，其中該凹陷 中央部之最低點等於或高於該絕緣層之頂部表面。 7. 如申請專利範圍第4項之電阻性記憶元件，其中該凹陷 中央部之最低點低於該絕緣層之頂部表面。 -10- 201006020 8. 如申請專利範圍第1項之電阻性記憶元件，其中該絕緣 層包含具有不同蝕刻選擇性之多層堆疊。 9. 如申請專利範圍第8項之電阻性記憶元件，其中該絕緣 層包含氧化物層與氮化物層之堆疊。 10. —種製造電阻式記憶元件之方法，該方法包含： 於一基板上形成一絕緣層； 形成一第一電極栓’該第一電極栓穿過該絕緣層且於 其頂部表面上具有一碟形凹面； 0 移除該第一電極栓附近之該絕緣層之一部分，藉以突 出該第一電極栓之頂部； 形成一覆蓋該第一電極栓之電阻層；以及 於該電阻層上形成一第二電極。 11. 如申請專利範圍第10項之方法，其中該第一電極栓之形 成包含： 形成第一電極栓區域，藉由選擇性地圖案化該絕緣層 使該基板露出； • 形成導電層於包括該第一電極栓區域之合成結構上； 以及 於該導電層上執行回蝕刻製程直到露出該絕緣層，且 於該導電層之頂部表面上形成該碟形凹面爲止。 12. 如申請專利範圍第10項之方法，其中 該絕緣層係以多層來形成；以及 執行該第一電極栓附近之該絕緣層之一部分的移除步 驟，以至少移除該等多層中之最上層。 13. 如申請專利範圍第12項之方法，其中該最上層以及與該 -11 - 201006020 最上層接觸之下層具有不同的蝕刻選擇性。 14. 如申請專利範圍第13項之方法，其中該最上層爲氧化物 層，以及與該最上層接觸之該下層爲氮化物層。 15. 如申請專利範圍第14項之方法，其中於該第一電極栓附 近之該絕緣層之該部分的移除步驟係使用緩衝氧化物蝕 刻劑（BOE)或HF溶液透過濕式蝕刻製程來執行。 16·如申請專利範圍第13項之方法，其中該最上層爲氮化物 層，以及與該最上層接觸之該下層爲氧化物層。 φ Π·如申請專利範圍第16項之方法，其中於該第一電極栓附 近之該絕緣層之該部分的移除步驟係使用磷酸溶液透過 濕式蝕刻製程來執行。 18. 如申請專利範圍第π項之方法，其中該回蝕刻製程係以 大體上設定與該絕緣層上之該導電層相同厚度之過蝕刻 靶來執行。 19. 如申請專利範圍第10項之方法，其中該電阻層包括二元 氧化物或鈣鈦礦基材料。 -12-