TW201005928A - Multi-stacked spin transfer torque magnetic random access memory and method of manufacturing the same - Google Patents

Description

201005928 九、發明說明： 相_關申諳銮的交互參照 本案的優先權係主張2008年7月25曰申請的韓國專 利申請案號10-2008-0072823 ’該申請案係以其整體被納入 作為參考。 【發明所屬之技術領域】 本發明大致係有關於一種自旋轉移力矩磁阻式隨機存 取記憶體（STT-MRAM)元件，並且更明確地說，本發明係有 ® 關於種包含分別形成在不同層中的相鄰的記憶胞的磁性 穿隧接面（MTJ)的多層堆疊STT_MRAM元件及其製造方法。 【先前技術】 動態隨機存取記憶體（DRAM)佔有最大的記憶體市 昜DRAM係包括成對的一個M〇s電晶體以及一個電容 益，其係作用為1個位元。dram是-種揮發性記憶體， 因為DRAM疋藉由儲存電荷在該電容器中來寫入資料，所 ❹以需要週期性的更新動作以免喪失資料。 舉個非揮發性記憶體的例子，NAND/NOR快閃記憶 M就像是硬碟’即使電源關斷也不會失去所儲存的信號。 尤其NAND快閃記憶體具有常見的記憶體中最高的集積 X ,此種决閃a己憶體是輕的，因為其可被做成小於硬碟、 實體的衝擊、具有快速的存取速度、並且具有小的功 率肖耗力疋，Nand快閃記憶體已經被用作為行動產品的

儲存媒體。然而，体M 决閃s己憶體具有比DRAM慢.的速度，而 且具有高的操作電壓β 201005928 記憶體的用途是各式各樣的，如上所述，DRAM及快 閃S己憶體分別適合於不同的產品，因為其具有不同的特 性。近來’已經有各種嘗試要發展出具有這兩種記憶體的 優點的記憶體。例如有相變RAM(pCRAM)、磁阻式 RAM(MRAM)、聚合物RAM(PoRAM)、以及電阻式 RAM(ReRAM)。 通些記憶體中，MRAM使用從磁性物質的極化變化所 產生的電阻性變化作為一個數位信號，其在具有較低容量 的產品的商業化上是一種成功的記憶體。再者，利用磁性 • 的MRAM即使是因為放射性的暴露也不會毁壞，此係使其 • 為最穩定的記憶體。 然而’包含一平行於一字線的數位線的習知MRAM係 利用當一電流同時流動在一位元線以及該數位線中所產生 的磁場的向量相加來寫入資料。換言之，該習知的MRAM 必須包含一位元線以及一額外的數位線。於是，記憶胞的 φ 尺寸變成是較大的，並且記憶胞的效率相較於其它記憶體 是劣化的。再者，當習知的MRAM選擇一個記憶胞來寫入 資料時，未被選擇的記憶胞係暴露在該磁場中，此係稱為 半選擇的（half-selection)現象。於是，反轉相鄰的記憶胞的 惱人現象會發生。 近來’一種STT-MRAM已經被開發出來，其並不需要 該數位線以促進小型化，並且避免由寫入模式中的半選擇 所產生的惱人現象。該STT-MRAM使用一種自旋轉移力矩 (spin transfer torque)現象。當具有一對齊的自旋方向的高 201005928 密度電流流過該鐵磁性磁鐵（ferromagnet)時，若一個鐵磁性 磁鐵的磁化方向與該電流的自旋方向不同，則鐵磁性磁鐵 的磁化方向係轉變成該電流的自旋方向。 圖1是描繪一般的STT-MRAM的電路圖。 STT-MRAM可包含連接在位元線BL0、BL1以及電源 線SL0至SL3之間的MTJ及電晶體。 當資料被讀取/寫入時，一個連接在電源線SL0至SL3 以及MTJ之間的電晶體係根據一透過字線WL0至WL3所 ® 施加的電壓而被導通，因而一電流流動在電源線SL0至SL3 以及位元線BL0、BL1之間。一虛擬（dummy)字線DWL係 被形成在字線WL0至WL3之間。該虛擬字線DWL可能會 根據形成源極/汲極的製程而不被形成。 連接在位元線BL以及電晶體的源極/没極區域之間的 MTJ係包含兩個磁性層以及一個在該些磁性層之間的穿隧 阻障。底部磁性層係包含一磁化方向是固定的固定（pinned) 鐵磁層。該頂端磁性層係包含一自由鐵磁層，其磁化方向 是根據施加至該MTJ的電流方向而改變的。 該MTJ寫入資料“0”或“1”，因為其電阻值是根據該電 流方向而變的。換言之，當一電流從電源線SL流向位元線 BL時，該自由鐵磁層的磁化方向被切換成平行於該固定鐵 磁層的磁化方向，因而資料“0”係被儲存。在另一方面，當 一電流從位元線BL流向電源線SL時，該自由鐵磁層的磁 化方向被切換成與該固定鐵電層的磁化方向為逆平行的， 因而資料“1”係被儲存。 201005928 儲存在該MTJ中的資料係藉由根據該MTJ的磁化狀態 感測一個在流過該MTJ的電流量上的差異來加以讀取。 圖2是描繪圖1的電路的橫截面圖。 閘極電極4係被形成在一個具有元件隔離膜（F〇x)2以 及主動區域3的矽基板1上。一個導降（landing)插塞接點5 係被形成在閘極電極4之間。 電源線接點6以及底部電極接點8係被形成在該導降 ❹插塞接點5之上。該電源線接點6係連接電源線7至該導 降插塞接點5。該底部電極接點8係連接該MTJ至該導降 插塞接點5。該MTJ係被形成在相同的表面上。 然而’當晶片尺寸變成較小時，一種磁場干擾現象係 發生在相鄰的MTJ之間。換言之，隨著MTJ之間的距離變 成較小的’自由鐵磁層的磁化方向係因為相同磁極的干擾 而被切換。 於是’在習知的STT-MRAM的記憶胞尺寸的縮減上有 所限制。 在MTJ中，熱穩定性係隨著MTJ的寬度及長度的比率 變得較大而增強。同樣的，當MTJ被形成在相同的表面上 時’在尺寸的增加上亦有所限制。 【發明内容】 本發明的各個實施例係針對於改善STT-MRAM的記憶 胞結構’以確保MTJ的熱穩定性以及最小化在相鄰的MTJ 之間的干擾，藉此改善該STT-MRAM的操作特性。 根據本發明的一個實施例，一種多層堆疊自旋轉移力 201005928 矩磁阻式隨機存取記憶體（STT-MRAM)元件可包含：一個第 一磁性穿隧接面（MTJ)，其係連接至一個第一記憶胞的一個 弟一源極/沒極區域；以及一個第二MTj，其係連接至一個 相鄰該第一記憶胞的第二記憶胞的一個第一源極/汲極區 域。該第一 MTJ以及第二MTJ係分別形成在不同的層中。 較佳的是’該多層堆疊STT-MRAM進一步可包含：一 第一電源線，其係連接至該第一記憶胞的一個第二源極/汲 極區域，以及一第二電源線，其係連接至該第二記憶胞的 一個第二源極/;及極區域。 在該多層堆疊STT-MRAM元件中，該第一電源線以及 第二電源線可以形成在相同的層中。 在該多層堆曼STT-MRAM元件中，該第一記憶胞以及 第一 §己憶胞可以分別形成在不同的主動區域中。 較佳的是，該多層堆疊STT-MRAM元件進一步可包含 一共同的電源線’其係連接至一個由該第一記憶胞以及第 二記憶胞所共用的第三源極/汲極區域。 在該多層堆疊STT-MRAM元件中，該第一 MTJ以及第 二MTJ可被形成以具有一個正方形或矩形的形狀。 在該多層堆疊STT-MRAM元件中，該第一 MTJ以及第 二MTJ分別可以具有一個1: 1至1: 5的寬度及長度的比 率0 在該多層堆疊STT-MRAM元件中，該第一 MTJ以及第 二MT J可被形成以具有一個圓形或橢圓形的形狀。 在該多層堆疊STT-MRAM元件中，該第一 MTJ以及第 201005928 一 MTJ分別可以具有—個1 : 1至1 : 5的主要軸及次要轴 的比率。 根據本發明的一個實施例，一種製造—個多層堆疊 STT-MRAM it件的方法可包含：在__個半導體基板上形成 一個第一閘極電極以及一個第二閘極電極；在該第一及第 閘極電極之上形成一第一電源線以及一第二電源線，該 第一電源線係連接至一個相鄰該第一閘極電極的第一源極/ 及極區域，並且該第一電源線係連接至一個相鄰該第二閘 極電極的第二源極/汲極區域；在該第一及第二電源線之上 形成一個第一 MTJ，該第一 MTj係連接至一個相鄰該第一 閘極電極的第三源極/汲極區域；以及在該第一 MTJ之上形 成一個第二MTJ，該第二MTJ係連接至一個相鄰該第二閘 極電極的第四源極/汲極區域。 較佳的是，該形成第一及第二電源線係包含··在該第 一及第二閘極電極之上形成一第一層間絕緣膜；選擇性地 姓刻該第一層間絕緣膜以形成第一及第二電源線接點，該 第一及第二電源線接點係分別連接至該第一源極/汲極區域 以及第二源極/汲極區域；以及在該第一層間絕緣膜、第一 電源線接點以及第二電源線接點之上形成及圖案化 (patterning)—金屬膜。 較佳的是，該形成一個第一 MTJ係包含：在該第一電 源線、第二電源線以及第一層間絕緣膜之上形成一第二層 間絕緣膜；選擇性地蝕刻該第二層間絕緣膜以及第一層間 絕緣膜以形成一個連接至該第三源極/汲極區域的第一底部 10 201005928 電極接點，在該第二層間絕緣膜以及第一底部電極接點之 上依序地形成一第一固定鐵磁層、一第一穿隧接面層以及 一第一自由鐵磁層；以及圖案化該第一固定鐵磁層、第一 穿隧接面層以及第一自由鐵磁層。

較佳的疋’該形成一個第二MTJ係包含：在該第一 MTJ 以及第二層間絕緣膜之上形成一第三層間絕緣膜；選擇性 地蝕刻該第二層間絕緣膜、第二層間絕緣膜以及第一層間 絕緣膜以形成一個連接至該第四源極/汲極區域的第二底部 電極接點；在該第三層間絕緣膜以及第二底部電極接點之 上依序地形成一第二固定鐵磁層，一第二穿隧接面層以及 一第二自由鐵磁層；以及圖案化該第二固定鐵磁層、第二 穿隧接面層以及第二自由鐵磁層。 根據本發明的一個實施例，一種製造一個多層堆疊 STT-MRAM元件的方法可包含：在—個半導鳢基板上形成 一個第一閘極電極以及一個第二閘極電極；在該第一及第 二閘極電極之上形成-共同的電源線，該共同的電源線係 連接至—個共同相鄰該第—及第二閘極電極的第-源極/汲 MTJ，該第 二源極/汲極 極區域；在該共同的電源線之上形成一個第一 一 MTJ係連接至一個相鄰該第一閘極電極的第 區域；以及在該第一 MTJ MTJ係連接至一個相鄰該 域。 之上形成一個第二MTJ，該第二 第二閘極電極的第三源極/汲極區 較佳的是，該形成一個共㈣電源線可包含：在該第 間極電極以及第二閘極電極之上形出 电蚀疋·上φ成一第一層間絕緣 201005928 膜；選擇性地蝕刻該第一層間絕緣膜以形成一個連接至該 第一源極/汲極區域的電源線接點；以及在該第一層間絕緣 膜以及電源線接點之上形成及圖案化一金屬膜。 較佳的是’該形成一個第一 MTJ可包含··在該共同的 電源線以及第一層間絕緣膜之上形成一第二層間絕緣膜； 選擇性地蚀刻該第二層間絕緣膜以及第一層間絕緣膜以形 成一個連接至該第二源極/ ；?及極區域的第一底部電極接點； 在該第二層間絕緣膜以及第一底部電極接點之上依序地形 ® 成一第一固定鐵磁層、一第一穿隧接面層以及一第一自由 鐵磁層；以及圖案化該第一固定鐵磁層'第一穿随接面層 以及第一自由鐵磁層。 較佳的是，該形成一個第二MTJ可包含：在該第一 MTJ 以及第二層間絕緣膜之上形成一第三層間絕緣膜；選擇性 地敍刻該第三層間絕緣膜、第二層間絕緣膜以及第一層間 絕緣膜以形成一個連接至該第三源極/汲極區域的第二底部 φ 電極接點；在該第三層間絕緣膜以及第二底部電極接點之 上依序地形成一第二固定鐵磁層、一第二穿隧接面層以及 一第二自由鐵磁層；以及圖案化該第二固定鐵磁層、第二 穿隧接面層以及第二自由鐵磁層。 【實施方式】 圖3是描繪根據本發明的一個實施例的STT-MRAM的 橫截面圖。閘極電極14係被形成在一個具有元件隔離膜12 以及主動區域13的矽基板11上。導降插塞接點15係被形 成在閘極電極14之間。電源線接點17係被形成在位於源 12 201005928 極/汲極區域的一側的導降插塞接點15之上，該源極/汲極 區域係形成在閘極電極14的兩側。底部電極接點2〇及22 係被形成在位於該源極/汲極區域的另一侧的導降插塞接點 15之上。一電源線is係被形成在該電源線接點17之上。 一個MTJ1以及MTJ2係分別被形成在該底部電極接點2〇 及22之上。該電源線丨8係被形成為筆直平行於閘極電極 14。每個MTJ1以及MTJ2係包含兩個磁性層以及一位在該 兩個磁性層之間的穿隧阻障。該底部磁性層係包含一磁化 方向是固定的固定鐵磁層◦該頂端磁性層係包含一磁化方 向是根據施加至MTJ的電流方向而改變的自由鐵磁層。 層間絕緣膜19以及21係分別被形成在該電源線18以 及MTJ1之間、以及在MTJ1與MTJ2之間。換言之，相鄰 的MTJ 1及MTJ2並未形成在相同的表面上，並且一層間絕 緣膜21係分別在不同的層上插設在該MTJ1以及MTJ2之 間。於是，在相鄰的MTj之間，自由鐵磁層彼此是不相鄰 的，藉此抑制MTJ之間的磁性干擾。MTJ的尺寸可被形成 為大於圖2的MTJ的尺寸。MTJ的寬度及長度的比率範圍 是從1 : 1至1 : 5。 一透過一個頂端電極接點（未顯示）連接的位元線（未顯 示）係被形成在該MTJ1及MTJ2之上。 圖4至8是描繪一種製造圖3的STT-MRAM的方法的 橫截面圖。 請參照圖4,界定主動區域13的元件隔離膜係藉由 一種淺溝槽隔離（STI)方法而被形成在矽基板u上。包含一 13 201005928 字線WL的閘極電極14係被形成在該元件隔離膜12以及主 動區域13之上。形成在元件隔離膜12中的字線WL是一虛 擬字線DWL。該閘極電極14可被形成以具有一個堆疊的結 構，其係包含一閘極氧化膜（未顯示）、一多晶矽層（未顯示） 以及一硬式光罩層（未顯示）。 雜質被離子植入到在閘極電極14之間露出的主動區域 13的矽基板中，以形成一個源極/汲極區域（未顯示）。 導降插塞多晶矽係被形成在該矽基板11以及閘極電極 ® 14之上，以填入閘極電極14之間的空間。該導降插塞多晶 矽被平坦化以形成該導降插塞接點i 5。 該閘極電極14、源極/汲極區域（未顯示）以及導降插塞 接點15係以相同於在習知的DRAM中形成的方式而被形 成。 請參照圖5，一第一層間絕緣膜丨6係被形成在該閘極 電極14以及導降插塞接點μ之上。該第一層間絕緣膜16 係被餘刻及平坦化。 φ 該第一層間絕緣膜16係選擇性地被蝕刻，直到源極/ 没極區域的導降插塞接點15露出為止，藉此獲得電源線接 點孔洞（未顯示）。在一導電膜被形成以填入該電源線接點孔 洞之後’該導電膜被平坦化直到第一層間絕緣膜16露出為 止’藉此獲得電源線接點17。 一金屬層（未顯示）係被形成在包含該電源線接點17的 第一層間絕緣膜16之上。該金屬層係利用一個界定電源線 18的光罩（未顯示）而被圖案化，藉此獲得電連接至電源線 14 201005928 接點17的電源線18。該電源線18係被形成為筆直平行於 一個閘極。 請參照圖6，一第二層間絕緣膜19係被形成在該電源 線18以及第一層間絕緣膜16之上。該第二層間絕緣膜19 係被蝕刻及平坦化。該第二層間絕緣膜19及第一層間絕緣 膜16係依序選擇性地被蝕刻以露出其中未形成電源線接點 17的源極/汲極區域的導降插塞接點15，藉此獲得第一底部 電極接點孔洞（未顯示）。該第一底部電極接點孔洞並未形成 參在所有的記憶胞中，而是形成在偶數或是奇數的閘極線中。 在一導電膜被形成以填入該第一底部電極接點孔洞之 後，該導電膜係被蝕刻直到第二層間絕緣膜19露出為止， 藉此獲得第一底部電極接點20 » 請參照圖7, 一磁化方向是固定的固定鐵磁層一個穿 隧阻障以及一磁化方向是根據電流方向而改變的自由鐵磁 層係依序地形成在該第一底部電極接點2〇以及第二層間絕 緣膜19之上，並且其係被圖案化以形成一個連接至第一底 _部電極接點20的MTJ1。 該MTJ1的寬度及長度的比率範圍是從】：^至！ ： 5， 因而該MTJ1可以具有一所要的自旋方向。例如，該題t 係被形成以具有在字線方向上1F的長度以及在位元線方向 上！至5F的長度，且反之亦，然。該Μτη可被形成以具有 一個正方形或矩㈣㈣、或是具有一㈤圓形或摘圓形的 形狀。當該MTJ1被形成以具有一個橢圓形的形狀時，該主 要軸及次要轴的比率範圍是從1: 1至1: 5。 15 201005928 在該MTJ1被形成之後，一第三層間絕緣膜21係被形 成在該第二層間絕緣膜1 9之上。該第三層間絕緣膜21係 被蝕刻及平坦化。 請參照圖8，該第三層間絕緣膜21、第二層間絕緣膜 19以及第一層間絕緣膜16係依序被蝕刻以露出其中未形成 電源線接點1 7的源極/汲極區域的導降插塞接點1 5 ’藉此 獲得第二底部電極接點孔洞（未顯示）。該第二底部電極接點 孔洞係與該第一底部電極接點孔洞交替被形成。例如，當 ❹ 第一底部電極接點孔洞被形成以和偶數的閘極線的導降插 塞接點連接時，該第二底部電極接點孔洞係被形成以和奇 數的閘極線的導降插塞接點連接。 在一導電膜被形成以填入該第二底部電極接點孔洞之 後’該導電臈係被蝕刻直到該第三層間絕緣膜2 i露出為 止，藉此獲得第二底部電極接點22。該第一底部電極接點 20以及第一底部電極接點22可包含從由w、Ru、Ta及Cu 所構成的群組選出一者。 Θ 一固定鐵磁層、一穿隧阻障以及一自由鐵磁層係依序 地形成在該第二底部電極接點22以及第三層間絕緣膜2又 之上，並且其係被圖案化以獲得連接至該第二底部電極接 點 22 的 MTJ2。 如同該ΜΤΠ ’ MTJ2係被形成以具有範圍從丨：1至1 : 5的寬度及長度的比率，並且具有一個矩形的形狀或是一個 橢圓形的形狀^ 一第四層間絕緣膜（未顯示）係被形成在該MTJ2以及第 16 201005928 三層間絕緣膜21之上。該第四層間絕緣膜係被蝕刻及平坦 化。該第四層間絕緣膜以及第三層間絕緣膜21係選擇性地 被蝕刻直到該ΜΤΠ及MTJ2的自由鐵磁層露出為止，藉此 獲得頂端電極接點孔洞（未顯示）。一導電層（未顯示）係被形 成以填入該頂端電極接點孔洞❶該導電層係被蝕刻直到該 第四層間絕緣膜露出為止，藉此獲得頂端電極接點（未顯 示）。一位元線（未顯示）係被形成在該頂端電極接點之上。 如上所述，相鄰的STT-MRAM記憶胞的MTJ並未形成 在相同的層上’而是分別在不同的層上，以避免MTJ之間 的干擾。在相同的STT-MRAM集積度之下，MTJ的尺寸可 以增加以確保熱穩定性。 儘管在該實施例中是舉例每個記憶胞有一個主動區域 形成在電晶體中，本發明並不限於每個記憶胞有一個主動 區域。 圖9是描緣根據本發明的另一實施例的STT-MRAM的 橫截面圖。 相較於圖3的STT-MRAM，圖9的STT-MRAM係包含 兩個記憶胞形成在一個主動區域中，因而兩個閘極電極共 用一電源線。 換言之，圖9的一個共同的源極電極SL係連接至由兩 個相鄰的閘極電極共用的一個源極/汲極區域。該些 MTJ(MTJ1、MTJ2)是一個一個（one by one)連接至未被該兩 個相鄰的閘極電極共用的源極/汲極區域。該些MTJ(MTJ1、 MTJ2)係分別被形成在不同的層上，即如同在圖3中所示者。 17 201005928 形成在具有一界定圖9中的主動區域的隔離膜的發基 板上的閘極電極可以用相同於形成習知的dram的閘極電 極的方式來加以形成。在圖9中形成在間極與源極電極儿 之間、在源極電極SL與MTJ1之間、以及在MTJ i與mtj2 之間的層間絕緣膜以及源極電極接點與底部電極接點亦可 以用相同於圖4至8中的方式來加以形成。 如上所述，在根據本發明的一個實施例的 中，相鄰的記憶胞的MTJ並未形成在相同的層上，而是分 ❿別在不同的層上，藉此防止相鄰的MTJ之間的干擾。再者， MTJ可被形成為較大的，藉此確保熱穩定性。 本發明以上的實施例是舉例性質而非限制性的。各種 的替代以及等同的實施例是可能的。本發明並不限於在此 所述的沉積、蝕刻拋光、以及圖案化步驟的類型。本發明 也不限於任何特定類型的半導體元件。例如，本發明可被 實施在動態隨機存取記憶體（DRAM)元件或是非揮發性記 憶體兀件中。其它的增加、刪去或修改在考慮到本發明的 揭露内容下都是明顯的，因而都欲落在所附的申請專利範 圍的範疇内。 【圖式簡單說明】 圖1是描緣一般的STT_MRAM的電路圖。 圖2是描緣圖1的電路的橫截面圖。 圖3是描繪根據本發明的一個實施例的stt_MRam的 橫截面圖。 圖4至8是描繪一種製造圖3的STT-MRAM的方法的 201005928 橫截面圖。 圖9是描繪根據本發明的另一實施例的STT-MRAM的 圖示。 【主要元件符號說明】 11 矽基板 12 元件隔離膜 13 主動區域 14 閘極電極 15 導降插塞接點 16 、 19 、 21 層間絕緣膜 17 電源線接點 18 電源線接點 20 ' 22 底部電極接點 MTJ 磁性穿隧接面 19

Claims (1)

1. 201005928 十、申請專利範面： ^一種多層堆疊自旋轉移力矩磁阻式隨機存取記憶體 (STT-MRAM)元件，其係包括： 一個第一磁性穿隧接面（MTJ)，其係連接至一個第一記 憶胞的—個第一源極/没極區域；以及 一個第二MTJ，其係連接至一個相鄰該第一記憶胞的 第二記憶胞的一個第一源極/汲極區域， 其中該第一 MTJ以及第二MTJ係分別形成在不同的層 ❹ 中。 2. 根據申請專利範圍第1項的多層堆疊STTMRAM元 件，其進一步包括： 一第一電源線，其係連接至該第一記憶胞的一個第二 源極/汲_極區域；以及 一第二電源線，其係連接至該第二記憶胞的一個第二 源極/ ί及極區域。 3. 根據申請專利範圍第2項的多層堆疊STT-MRAM元 件，其中該第一電源線以及第二電源線係形成在相同的層 中 〇 4. 根據申請專利範圍第1項的多層堆疊STT-MRAM元 件，其中該第一記憶胞以及第二記憶胞係分別形成在不同 的主動區域中。 5. 根據申請專利範圍第1項的多層堆疊STT-MRAM元 件，其進一步包括一共同的電源線，其係連接至一個由該 第一記憶胞以及第二記憶胞所共用的第三源極/汲極區域。 20 201005928 6. 根據申請專利範圍第1項的多層堆疊STT-MRAM元 件，其中該第一 MTJ以及第二MTJ的每一個都被形成以具 有一個正方形或矩形的形狀。 7. 根據申請專利範圍第6項的多層堆疊STT-MRAM元 件，其中該第一 MTJ以及第二MTJ的每一個都分別具有一 個1: 1至1: 5的寬度及長度的比率。 8. 根據申請專利範圍第1項的多層堆疊STT-MRAM元 件，其中該第一 MTJ以及第二MTJ的每一個都被形成以具 ® 有一個圓形或橢圓形的形狀。 9·根據申請專利範圍第8項的多層堆疊STT-MRAM元 件，其中該第一 MTJ以及第二MTJ的每一個都分別具有一 個1: 1至1: 5的主要轴及次要轴的比率。 10.種製造一個多層堆疊自旋轉移力矩磁阻式隨機存 取記憶體（STT-MRAM)元件的方法，該方法係包括： 在一個半導體基板上形成一個第一閘極電極以及一個 第一開極電極； ❹ 在該第一及第二閘極電極之上形成一第一電源線以及 一第二電源線，該第一電源線係連接至一個相鄰該第一閘 極電極的第一源極/汲極區域，該第二電源線係連接至一個 相鄰該第二閘極電極的第二源極/汲極區域； 在該第一及第二電源線之上形成一個第一磁性穿隧接 面（MTJ)，該第-⑽係連接至—個相鄰該第—閘極電極的 第三源極/汲極區域；以及 在該第一 MTJ之上形成一個第二MTJ，該第二mtj係 21 201005928 連接至-個相鄰該第二閘極電極的第四源極/汲極區域。 11_根據申請專利範圍第10項之方法，其中該形成第一 及第二電源線係包含： 在該第一及第二閘極電極之上形成一第一層間絕緣 膜； 選擇性地蝕刻該第一層間絕緣膜以形成第一及第二電 源線接點，該第一及第二電源線接點係分別連接至該第一 源極/汲極區域以及第二源極/汲極區域；以及 在該第一層間絕緣膜、第一電源線接點以及第二電源 線接點之上形成及圖案化一金屬膜。 12.根據申請專利範圍第“項之方法，其中該形成一個 第一 MTJ係包含·· 在該第一電源線、第二電源線以及第一層間絕緣膜之 上形成一第二層間絕緣膜； 選擇性地触刻該第二層間絕緣膜以及第一層間絕緣膜 以形成一個連接至該第三源極/汲極區域的第一底部電極接 在a亥第一層間絕緣膜以及第一底部電極接點之上依序 地形成一第一固定鐵磁層、一第一穿隧接面層以及一第一 自由鐵磁層；以及 圖案化該第一固定鐵磁層、第一穿隧接面層以及第一 自由鐵磁層。 13.根據申請專利範圍第12項之方法，其中該形成一個 第二MTJ係包含： 22 201005928 在該第一MTJ以及第二層間絕緣膜之上形成一第三層 間絕緣膜； 選擇性地蝕刻該第三層間絕緣膜、第二層間絕緣膜以 及第一層間絕緣膜以形成一個連接至該第四源極/汲極區域 的第二底部電極接點； 在該第三層間絕緣膜以及第二底部電極接點之上依序 地形成一第二固定鐵磁層、一第二穿隧接面層以及一第二 自由鐵磁層；以及 圖案化該第二固定鐵磁層、第二穿隧接面層以及第二 自由鐵磁層。 14. 一種製造一個多層堆疊自旋轉移力矩磁阻式隨機存 取記憶體（STT-MRAM)元件的方法，該方法係包括： 在一個半導體基板上形成一個第一閘極電極以及一個 第二閘極電極； 在該第一及第二閘極電極之上形成一共同的電源線， 該共同的電源線係連接至一個共同相鄰該第一及第二閘極 電極的第一源極/汲極區域； 在該共同的電源線之上形成一個第一磁性穿隧接面 (MTJ)’該第一 MTJ係連接至一個相鄰該第一閘極電極的第 二源極/汲極區域；以及 在該第一MTJ之上形成一個第二MTJ，該第二MTj係 連接至一個相鄰該第二閘極電極的第三源極/汲極區域。 15. 根據申請專利範圍帛14項之方法，其中該形成一共 同的電源線係包含： 23 201005928 在該第一閘極電極以及第二閘極電極之上形成一第一 層間絕緣膜； 選擇性地蝕刻該第一層間絕緣膜以形成一個連接至該 第一源極/汲·極區域的電源線接點，以及 在該第一層間絕緣膜以及電源線接點之上形成及圖案 化―金屬膜。 16. 根據申請專利範圍第15項之方法，其中該形成一個 第一 MTJ係包含： Φ 在該共同的電源線以及第一層間絕緣膜之上形成一第 上_層間絕緣膜； 選擇性地蝕刻該第二層間絕緣膜以及第一層間絕緣膜 以形成一個連接至該第二源極/汲極區域的第一底部電極接 點； 在該第二層間絕緣膜以及第一底部電極接點之上依序 地形成一第一固定鐵磁層、一第一穿隧接面層以及一第一 自由鐵磁層；以及 ® 圖案化該第一固定鐵磁層、第一穿随接面層以及第一 自由鐵磁層。 17. 根據申請專利範圍第16項之方法，其中該形成一個 第> MTJ係包含： 在該第一 MTJ以及第二層間絕緣膜之上形成一第三層 間絕緣膜； 選擇性地蚀刻該第三層間絕緣膜、第二層間絕緣膜以 及第一層間絕緣膜以形成一個連接至該第三源極/汲極區域 24 201005928 的第二底部電極接點； 在該第三層間絕緣膜以及第二底部電極接點之上依序 地形成一第二固定鐵磁層、一第二穿隧接面層以及一第二 自由鐵磁層；以及 圖案化該第二固定鐵磁層、第二穿隧接面層以及第二 自由鐵磁層。 Φ Η一、圈式： 如次頁。

   25