TW201005911A

TW201005911A - Semiconductor device packages with electromagnetic interference shielding and forming method thereof

Info

Publication number: TW201005911A
Application number: TW098118018A
Authority: TW
Inventors: Chain-Hau Hsu
Original assignee: Advanced Semiconductor Eng
Priority date: 2008-07-21
Filing date: 2009-06-01
Publication date: 2010-02-01
Also published as: US20100013064A1; US7829981B2; CN101635281B; TWI393237B; CN101635281A

Description

201005911

TW5393PA 六、發明說明：【發明所屬之技術領域】本發明是有關於一種半導體封裝件，且特別是有關於一種具有電磁干擾防護體（electromagnetic interference shielding, EMI shielding)的半導體封裝件。【先前技術】受到提升製程速度及尺寸縮小化的需求，半導體元件變得甚複雜。當製程速度的提昇及小尺寸的效益明顯增加時’半導體元件的特性也出現問題。特別是指，較南的工作時脈（cl〇ck speed)在訊號位準（signa 1 1 eve 1) 之間導致更頻繁的轉態（transition)，因而導致在高頻下或短波下的較南強度的電磁放射（electr〇magnetic emission)。電磁放射可以從半導體元件及鄰近的半導體元件開始輻射。假如鄰近的半導體元件的電磁放射的強度較高，此電磁放射係負面地影響半導體元件的運作，請參考與電磁干擾（electromagnetic interference, EMI)有關的資料。若整個電子系統内具有高密度分佈的半導體元件’則半導體元件之_電磁干擾更顯嚴重。一種降低EMI的方法是，將一組半導體封裝件内的半導體元件屏蔽（shield)起來。特別一提的是，由電子傳導殼體或蓋體與半導體封裝件以外部接地的方式來完成屏蔽。當來自於半導體封裝件㈣的電磁放射作用在殼體的内表面時’至少部份的電磁放射的可被電性短 201005911

TW5393PA 路（short)，以降低電磁放射的程度，避免電磁放射通過殼體而負面地影響鄰近的半導體元件的運作。相似地’當來自於鄰近的半導體元件的電磁放射作用在殼體的外表面時，一可降低半導體封裝件内半導體元件之電磁干擾的電性短路係發生。然而，可降低EMI的電性傳導殼體帶來許多缺點。特別是在習知技術中’殼體透過黏貼（adhesive)與半 φ導體封裝件的外部連接。不幸地，由於黏貼方式易受溫度、溼度及其它環境條件影響，使殼體容易剝離。此外，當連接殼體至半導體封裝件時，殼體的大小與外型及半導體封裝件的大小與外型只有在較精準的公差級數才能匹配。因此殼體與半導體封裝件的加工尺寸、外型及組口精度使得製造成本及工時增加。且，因為加工尺寸及外型的關係，不同的半導體封裝件的尺寸及外型，可能需要不同的殼體。如此’為了容納不同的半導體封裝參件’更增加了製造成本及工時。為了改善習知_ ’有必要提升半導體封裝件及相關方法的發展。【發明内容】本發明之-方面係關於具有電磁干擾防護體之半導體封裝件。在-實施例中’半導體封裝件包括一基板單兀、一接地元件（grounding element)、一半導體元件、一封裝體及一電磁干擾防護體。基板單元具有一上表面、-下表面及-鄰近基板單元之一周邊設置的側面。 5 201005911

TW5393PA 基板單元定義出一鄰近於基板單元之周邊設置的切除部。接地元件設置於切除部且且至少部分地延伸於基板單元的上表面與下表面之間。接地元件具有一連接面，其鄰近於基板單元之側面設置。半導體元件鄰近基板單元之上表面設置並電性連接基板單元。封裝體鄰近基板單元之上表面設置並覆蓋半導體元件及接地元件，以使接地元件之連接面暴露出來’以作為電性連接之用。封裝體具有數個外表面，外表面包括一側面，封裝體之侧面實質上與基板單元之侧面切齊。電磁干擾防護體鄰近封裝體之外表面設置並電性連接接地元件之連接面。其中，接地元件提供一電性路徑（electrical pathway) 以將電磁干擾防護體上的電磁放射放電至接地端。在另一實施例中，半導體封裝件包括一基板單元、一接地元件、一半導體元件、一封裝體及一電磁干擾防護體。基板單元具有相對之一第一表面與一第二表面。接地元件至少部分地延伸於第一表面與第二表面之間。接地元件對應至一接地柱（grounding p〇st)的餘留部分並具有一鄰近於基板單元之一周邊設置的連接面。半，體元件鄰近基板單元之第一表面設置並電性連接基板單元封裝體鄰近基板單元之第一表面設置並覆蓋半導體疋件及接地元件，以使接地元件之連接面暴露出來，以作為電性連接之用。封裝體具有數個外表面。電磁干擾防護體鄰近封裝體之外表面設置並電性連接接地元件之連接面。其中’接地元件提供1性路徑以將電磁干擾防護體上的電磁放射放電至接地端。 6 201005911

TW5393PA " 本發明之另一方面係關於一具有電磁干擾防護體之半導體封裝件的形成方法。在一實施例中，一方法包括以下步驟。提供一基板，基板具有一上表面、一下表面及數個開孔、開孔至少部分地延伸於上表面與下表面之間，電性連接一半導體元件至基板之上表面；設置一電 |·生傳導材料至開孔，以形成對應於開孔的數個接地柱； «又置封裝材料至基板之上表面，以形成一封裝結構 ❹ （raolded structure”封裝結構覆蓋接地柱及半導體元件形成數個切割槽（cuttingslit)，切割槽通過封裝 3及基板，割槽與基板切齊，以使（a)基板被切割成一基板早70、（b)封裝結構被切割成-鄰近於基板單元設置的封裝體’封裝體具有數個外表面以及(c)接地柱之餘留伤，應至鄰近於基板單元之一周邊設置的數個接地疋件每個接地元件具有一暴露出的連接面；形成-電磁干擾防護體’電磁干擾防護體鄰近於封裝體之外表面 • 及接地元件之連接面。為讓本判之上述内容能更賴H下文特舉較佳實施例’並配合所附圖式，作詳細說明如下：【實施方式】、、下的闞述係應用至依照本發明之一些實施例。以下係詳細說明該些闞述。㈣Γ處Γ用的單數型態，，—，，及，，該，，也意圖包括複 - I二非文中清楚指明不是。例如，若提及一接地 70^ 不也包含數個接地元件，除非文中清楚指明不 7 201005911

TW5393PA 是。此處所用的”組”表示一或多個元件的集合。例如，一組層結構可包含單層結構或多層結構。一組中的兀件可以是指該組的成員。一組中的元件可以相同或不同的。在一些例子中，一組中的元件可具有一或多個共同特徵。此處所用的”鄰近”表示接近或連接在一起。相鄰的元件可以互相分開或直接互相連接。在一些例子中，相鄰的元件可以指互相連接或彼此間係一體成槊的元件。此處所用的”内部”、”外部，’、，，在...上，，、” 往上地”、”在…之下”、”往下地”、”垂直”、” 側面”、”側面地”係表示數個元件之間的相關位置。例如，該些相關位置係依據圖示而定而非指製造或使用時，此些元件的特定方位。此處所用的連接”係表示一操作上的耦接 (co叩ling)或連結（linking)。連接的元件可指為直接互相連接或間接連接，間接連接例如透過另一元件作間接連接。此處所用的”實質上”係表示一相當重要的程度或範圍。當”實質上”發生一事件或狀況時’係指該事件或該狀況精確地發生或該事件或該狀況係以甚接近的程度發生。例如，此處所提及的製造過程中的典型公差等級。此處所用的”電性傳導（electrical 201005911 TW5393PA conductive) ” 及”導電性（士咖^^ conductivity)係表示傳輪電流的能力。電性傳導材料傳統上係彳日些微或甚至不會阻礙電流流動的材料。電導率（conductivity)的量測係以西門子/公尺（Sewrl) '單位:厂般而言，一電性傳導材料係指具有大於 1〇 S·111之電導率的材料，例如電導率至少約i〇5s*m-i 或至乂約10 S.m1的材料。材料的電導率可隨溫度改 ’❹變，除非有特別指明’不然材料的電導率係指室溫下的電導率。睛參照第1圖，其繪示依照本發明之一實施例之半導體封裝件的剖視圖。在本實施例中，半導體封裝件ι〇〇的側面實質上係平面並具有—實質上呈直角的方位以疋義出一實質上繞著半導體封裝件1〇〇之整個周邊延伸的側面輪廓（lateral pr〇file)e該呈直角的侧面輪廓可降低或縮小半導體封裝件1〇〇的接腳面積（f〇〇tprint ❹ area)，此有助於縮小整個半導體封裝件的尺寸。然而，半導體封裝件100的側面輪廓可以是多種外型，例如曲面、傾斜面、階梯面或粗糙結構（roughly textured)。如第1圖所示，半導體封裝件1〇〇包括一基板單元 102’其具有一上表面（Upper· surface) 104、一下表面 (lower surface) 106及鄰近於基板單元1〇2之侧邊設置的側面142及144。在本實施例中，侧面142及144實質上為平面並具有一實質上與上表面1〇4或下表面1〇6 呈直角的方位。在其它實施例中，侧面142及144的外型及方位也可以有不同變化。基板單元1〇2可透過多種 201005911

TW5393PA 方法完成並具有於上表面104與下表面106之間提供電性路徑（electrical pathway)的電性連接機制。電性連接機制例如是一組電性傳導層，其被包含在一組介電層（dielectric layer)内。電性傳導層可透過内部貫孔而互相連接，且其内可插入一由適當的樹脂所製成的基板中間層（core)。該適當的樹脂例如是由雙馬來亞醯胺（bismaleimide)及三氮雜笨（triazine)所組成的樹脂或由環氧樹脂（epoxy)及聚氧化丙烯 (polyphenylene oxide)所組成的樹脂。舉例來說，基板單元102可以包含一實質上板狀中間層（slab-shaped core)’其被設置於一組鄰近中間層（core)之上表面的電性傳導層與另一組鄰近中間層（core)之下表面的電性傳導層之間。對於某些實施態樣，基板單元1〇2的厚度’即基板單元102之上表面1〇4與下表面1〇6間的距離可介於約0. 3公釐（mm)至約3mm之間。例如，從約 1· 5mm至2· 5mm或從約1. 7mm至2· 3mm。雖然未緣示於第 1圖，一綠漆（solder mask)層可鄰近於基板單元1〇2 之上表面104與下表面106之一者或二者設置。在本實施例中，基板單元102具有一切除部 (cut-out portion) 116a及116b，其鄰近於基板單元 102之周邊（periphery)設置並延伸於基板單元1〇2之上表面104與下表面106之間。接地元件ii8a及U8b 分別設置於切除部116a與116b。值得一提的是，接地元件118a及118b實質上設置於基板單元1〇2的周邊並分別鄰近於側面142及144設置。接地元件U8a及i18b 201005911

TW5393PA

連接至基板單元1〇2内的電性連接機制以提供電性路徑以降低EMI。如第i圖所示，接地元件1183及118b實質上填滿由切除部116a與116b所定義出的凹穴而形成細長結構’細長結構即為後續的切割製程後所餘留下的接地柱。如第1圖所示，任一接地元件118&及118b包含一底端（lower end )及一頂端（upper end )，該底端實質上與基板單元102之下表面1〇6切齊或與基板單元1〇2 之下表面106共面。該頂端往上地延伸至超過基板單元 102之上表面1〇4。然而，在其它實施態樣中，接地元件 118a及118b的範圍亦可以是其它變化。接地το件U8a及U8b分別包含連接面（c〇nnecti〇n surface) S1及S2，其為面向半導體封裝件1〇〇之内部的側面且實質上暴露於基板單元1()2的周邊以作為電連接之用。如第i圖所不，連接面幻及沿實質上為平面並具有一實質上與上表面1〇4或下表面1〇6呈直角 ^方=在其匕實施態樣中連接面S1及S2可以是曲 =二階梯面或繼構。或者，連接面… L ί Γ4 面142及144切齊或實質上分別與側面 m 元件118a及_由金屬合金、具 -適當的電性料材料卿成散佈在有^合金的結構或另 118〇 « 11 η, 在某些實施例中，接地兀件118a及118b的高度m，從約至約2<7_n ·2職間例如而接地元件ma及118b的寬f .9咖至約2.5丽。見度Wl，即接地元件118a及 201005911

TW5393PA 118 b的侧向延伸部分係介於約〇. 〇 5 m m至約i 5 m m之間。例如，從約0. lmm至約〇. 7mm，或者，從約〇· 至約 0. 4mm任連接面S1及S2的面積可介於約〇 2mm2至約l〇wm2之間。例如，從約〇 9ww2至約4 ，或從約1. 3mm至約3. 3ww2。較大的連接面S1及兕的面積有助於挺升電性連接的可靠度及效率，以降低Emi。如第1圖所示，半導體封裝件1〇〇更包含半導體元件108a、108b及l〇8c，其鄰近基板單元1〇2的上表面 104設置，以及電性連接部11〇a、u〇b、n〇c、丨丨⑽及 110e，其鄰近基板單元i〇2的下表面i〇6設置。半導體 7〇件1088透過一組銲線（“1^)打線連接（恥1^_1)〇11(16(1) 至基板單元102,該組銲線由金（g〇id)或另一適當的電性傳導材料所製成。並且，料體树⑽5及1〇8c以表面接觸的方式固接至基板單元1〇2。在本實施例中，半導體元件108b及l〇8c可以是被動元件，例如是電組、電谷或電感時，而半導體元件l〇8a可以是一半導體晶片。電性連接部ll〇a、110b、110c、u〇d及n〇e^曰供半導體封裝件1〇0之輸出及輸入的電性連接。並且電性連接部110a、ll〇b、ll〇c、110(1及u〇e中至少一部份係透過基板單元102内的電性連接機制，電性連接至半導體元件l08a、108b& 108c。在本實施例中，電性連接部ll〇a、li〇b、ii〇c、11〇(1及11〇e中至少一者為接地電性連接部，且透過基板單元1〇2内的電性連接機制，電性連接至接地元件U8a及U8b。雖然第i圖繪示三個半導體元件，在其它實施態樣中，半導體元件的數量也 12 201005911

TW5393PA 可以是更多或更少。並且，半導體元件可以是主動元件、任何被動元件或主動元件及被動元件的組合◦在其它實施態樣中’電性連接部的數量也可以與第1圖不同。 •請繼續參照第1圖，半導體封裝件100更包括封裝體114 ’其鄰近基板單元102之上表面104設置並與基板單元102連接。封裴體114實質上覆蓋或密封接地元件 118&及118卜半導體元件108&、1081)及108(：及銲線112, 魯以供機械穩定性（mechanicai stabi 1 ity )及抗氧化、抗濕氣及對抗其它環境侵害的作用。封裝體114由封裝材料所製成且具有數個外表面，例如是侧面12〇及122，其鄰近於封裝體114的側面。在本實施例中，側面120 及122實質上為平面並具有一實質上與上表面ι〇4或下表面106呈直角的方位。侧面12〇及122亦可為曲面、傾斜面、階梯面或粗糙結構。此外，側面120及122實質上分別與連接面S1及S2切齊或分別與連接面S1及S2 ❸共面。特別一提的是，當側面120及122與連接面S1及 S2切齊時’例如是切除連接面S1及S2被封裝體114覆蓋的部份’可使連接面S1及S2暴露出來，以作為電性連接之用。另外，侧面12〇及122的外型及側面120及 122與連接面S1及S2的切齊方式也可以不同於第1圖。半導體封裝件100更包括一電磁干擾防護體124，其鄰近封裝體114的外表面、接地元件118a及118b的連接面SI、S2及基板單元1〇2的侧面142及144設置。電磁干擾防護體由電性傳導材料所製成且實質上環繞半導體封裝件1〇〇内的半導體元件1〇8a、1〇8b及1〇8c，以 13 201005911

TW5393PA 提供對EMI的防護作用^在本實施例中，電磁干擾防護體124包含一上方部（_打portion) 126及一側向部 (lateral porti〇n) 128，其實質上環繞著封裝體的整個外緣延伸並定義出半導體封裝件100的垂直輪廓。如第1圖所示，侧向部128從上方部126往下地沿著基板單元102的側面142及144延伸且侧向部128具有一底端，該底端實質上與基板單元1〇2之下表面1〇6 切齊或與基板單元102之下表面1〇6共面。然而，侧向部128的延伸範圍及其底端與下表面1〇6的切齊方式也可以是其它態樣。如第1圖所示，電磁干擾防護體透過連接面S1及 S2電性連接至接地元件118&及U8b。當電磁放射從半導體封裝件100的内部衝擊電磁干擾防護體124時，至少部份的電磁放射可透過接地元件1183及U8b有效地放電至接地端’以降低通過電磁干擾防護體124之電磁放射的強度及降低對鄰近之半導體元件的影響程度。相似地，當來自於鄰近之半導體元件的電磁放射衝擊到電磁干擾防護體124時，一相似的接地放電效果係發生，以降低對半導體元件l〇8a、108b及108c產生的電磁干擾。在操作的過程中，半導體封裝件1〇〇可設置於一電路板（Printed circuit board, PCB)且透過電性連接部 110a、ll〇b、110c、110d 及 110e 與 PCB 電性連接。如前述’電性連接部ll〇a、110b、110c、110d及li〇e 中至少一者為接地電性連接部，該接地電性連接部電性連接至電路板之接地電壓。電磁放射透過電磁干擾防護 201005911

TW5393PA 體124放電至接地端，該電磁放射係經過一包括接地元件118a、接地元件118b及基板單元102之電性連接機制及接地電性連接部的電性路徑。由於接地元件118&及 118b的底端實質上與基板單元1〇2之下表面ι〇6切齊並電性連接至PCB的接地電壓，透過此電性路經，可將電磁放射放電至接地端。在本實施例中，電磁干擾防護體124為一全覆蓋 ❹ （conformal)防護體為一組塗佈體、層結構或薄膜的形式’此有助於電磁干擾防護體124在不需要使用黏结方式的情況下，鄰近或直接形成於半導體封裝件1〇〇的外部’以增進可靠度及抗氧化、抗濕氣及對抗其它環境侵害的作用。此外，由於電磁干擾防護體丨24的全覆蓋 (conformal)特性，使相似的電磁干擾防護體及相似的製造過程可輕易地應用至不同尺寸及外型的半導體封裝件，以使在容納不同之半導體封裝件時可降低製造成本 ❹及時間。在其它實施例中，電磁干擾防護體124的厚度可介於約1微米（/洲）至約500/^之間，例如是從約 1/洲至約200//W、從約i///w至約i〇〇//w、從約1〇⑼至约100/^、從約至約50//W或從約i^/讲至約。相較於習知的例子，厚度如此薄的電磁干擾防護體124使半導體封裝件整體尺寸縮小，此為本實施例的優點之一。如第2圖所示，其繪示第1圖中半導體封裝件1〇() 之部份放大示意圖。特別一提的是’第2圖繪示鄰近封裝體114設置的電磁干擾防護體124之一實施態樣。 15 201005911

TW5393PA 如第2圖所示，電磁干擾防護體124為多層結構且包含一内層結構200及一外層結構2〇2。内層結構2〇〇鄰近封裝體114設置的内層結構200,而外層結構2〇2鄰近 ❹ 内層結構200設置且暴露於半導體封襞件1〇〇之外部。一般而言，内層結構200與外層結構2〇2中的每一者可由金屬、金屬合金、具有金屬的金相或一散佈有金屬合金的結構或其它適當的電性傳導材料所製成。舉例來說，内唐結構200與外層結構2〇2中的每一者可由銘、銅、鉻、錫、金、銀、鎳、不銹鋼或上述材料之組合所製成。内層結構200與外層結構202可由相同的電性傳導材料或相異的電性傳導材料所製成。舉例來說，内層結構200與外層結構202可皆由金屬，例如是錄所製成。在其它實施例中，内層結構200與外層結構202可各別由相異的電性傳導材料所製成，以提供互補的功能。舉

例來說，内層結構200可由一具有高電性傳導率的金> 例如是銘、銅、金或賴製成，以提供電磁放射防護能，在此情況下，外層結構2〇2可由一低電性傳導率金屬，例如是錄所製成’以保護内層結構2GG免於受氧化、濕氣及其它環境因子㈣害。此外，也可同時提供保護功能及電磁放射防雙層的結構。匕實施態樣中亦可為多於或少: 第3圖緣示依照本發明另一實施例 3〇〇之示意圖。半導逋封裝件綱採用相 = 圖的半議如_細手段，在此便何資述 16 201005911

TW5393PA 如第3圖所示’半導體封裝件300包含接地元件3〇2a 及302b其为別设置於基板單元1〇2之切除部η仏及 116b。接地元件302a&3〇2b實質上填滿由切除部u6a 及116b所疋義出的凹穴而形成接地用的柱狀外型，且接地元件302a及302b中的每一者具有一底端，該底端實質上與基板單元1〇2的下表面1〇6切齊或與基板單元1〇2 的下表面106共面。在本實施例中，接地元件3〇23及3〇2b 參中的每一者亦具有一頂端，該頂端實質上與基板單元1〇2 的上表面104切齊或與基板單元丨〇2的上表面1〇4共面。然而，在其它實施例中，接地元件302a及302b的範圍也可以是其它變化。在一實施例中，接地元件3〇2&及3〇2b 的高度H2可實質上與基板單元1〇2的厚度相匹配，例如從約1.5〇1111至約2.5醜或約1.7111„1至約2.311»11。接地元件 302a及302b的寬度W2可介於約〇. 〇5顧至約1. 5mm之間’例如是從約〇 lmm至約〇. 7職或從約〇· lmm至約 φ 〇· 4随。連接面S1’及S2’的面積可介於約〇· 1/WW2至約 9猜？之間。例如’從約〇 8ww2至3.8細，或從約 1.2/w/w2至3ww2。較大的連接面si，及S2，的面積有助於提升電性連接的可靠度及效率，以降低EMI。如第3圖所示’半導體封裝件3〇〇亦包含一半導髖元件304,半導體元件3〇4為一半導體晶片真鄰近基板單元102的上表面1〇4設置。在本實施例中，半導體元件 304為一結合至基板單元ι〇2之上表面ι〇4的覆晶式晶片 (flip chip)。例如，半導體元件go#可·透過一組錫錯凸塊（solder bump)結合至基板單元1〇2 ^或者，半導 17 201005911

TW5393PA 體元件304也可透過另一技術手段，例如是透過打線結合（wire-bonding)技術與基板單元1〇2結合。第4A至4F圖繪示依照本發明之一實施例之半導體封裝件之形成方法示意圖。以下的形成方法係以第i圖的半導體封裝件100為例作說明。然而，形成方法亦可應用於其它半導體封裝件，例如是第3圖之半導體封裝件 300。如第4A圖所示之基板4〇〇，其包含基板單元ι〇2及開孔402a及402b，開孔402a及402b鄰近基板單元1〇2 的周邊設置。如第4A圖所示，開孔402a及402b為延伸於基板400之上表面414與基板400之下表面416之間的通道（channel)或孔洞（hole)。然而，在其它實施態樣中’開孔402a及402b亦可為其它變化。在本實施例中’開孔402a及402b為圓柱形通道，其具有鄰近於上表面414及下表面416中實質上呈圓形的開口。開孔 402a及402b也可以是多種形狀種類中的任何一種。該多種形狀種類例如是其它種類的圓柱形（cylindrical shape)以及非圓柱型（non-cylindri cal shape)。該其它種類的圓柱形例如是糖圓柱形（elliptic cylindrical shape)、正方柱形（square cylindrical shape)及矩形柱形（rectangular cylindrical shape)，該非圓柱型例如是錐形（cone)、漏斗形（funnei)及其它漸縮外形（tapered shape)。開孔402a及402b的側面輪廓可以是曲面或其它外形。在一實施例中，開孔402a及402b 的高度H3可實質上與基板單元1〇2的厚度相匹配，高度 201005911

TW5393PA H3可’丨於約〇· 3丽至約3賴之間’例如是從約1 5mm至約2· 5mm或從約1. 7mm至約2· 3mm。開孔402a及402b的寬度W3可實質上與基板單元1〇2的厚度相匹配，寬度W3 可介於約0. 3mm至約3mm之間’例如是從約〇. 5mm至約 1. 5mm或從約〇· 7mm至約1. 3mm。若開孔402a及402b的剖面是不均勻的，寬度W3可與沿直角方向上延伸的侧面長度的平均值相對應。開孔402a及402b可由任何方法 φ 製成’例如是化學餘刻（chemical etching)、雷射鐵孔或機械加工。為了提升生產量，基板400包含多個基板單元，在一適當的製程方法中，包含多個基板單元的基板4〇〇仍可快速地被製造。第5A圖及第5B圖緣示依照本發明之基板400的上視圖。第5A圖繪示基板400呈帶形 (strip-type)的示意圖。在多個基板單元，其中包含有基板單元102，可呈直線地連續被排列。第5B圖繪示 φ 基板400呈陣列形（array-type )的示意圖。多個基板單元沿著二維方向排列。在本實施例中，四個開孔鄰近每個基板單元的周邊設置。開孔402a及402b與開孔500c 及500d各別地鄰近基板單元102中的轉角設置。然而，在其它實施例中，開孔在基板單元上的數目及其位置也可以有其它不同的變化。在第5A圖及第5B圖中，基準標記（fiducial mark) 502a及502b鄰近基板400的周邊設置，以利製造過程中的定位。值得一提的是，基準標記有利於切割製程（singulation)中的定位。請回到第4A圖，半導體元件108a、108b及108c鄰 19 201005911

TW5393PA 近基板400的上表面414設置並電性連接至基板單元 102 °特別一提’半導體元件108a係以打線方式與基板單兀電性連接，而半導體元件108b及l〇8c以表面接觸的方式固接至基板單元102。如第4B圖所示，基板400與半導體元件108a、108b 及108c被倒置’且一電性傳導材料404設置於開孔402a 及402b。電性傳導材料4〇4可包含金屬、金屬合金、具有金屬的金相、一散饰有金屬合金的結構或另一適當的電性傳導材料所形成。舉例來說，電性傳導材料404可包含一錫球（solder)，其由多種易熔金屬合金中任一種所製成’該多種易熔金屬合金的熔點係介於約90。(：至約 45〇 C之間’例如是錫銀銅合金（tin_siiver_c〇pper alloy)、含叙合金（bismuth-containing alloy)及含錄合金（antimony-containing alloy)。在另一實施例中，電性傳導材料404可包含電性傳導黏結劑 (electrically conductive adhesive)，其由多種具有電性傳導填充劑的樹脂中任一種所製成。適當的樹脂包含環氧樹脂（epoxy-based resin)及梦氧樹脂 (silicone-based resin)，而適當的電性傳導填充劑包含銀填充劑及碳填充劑。在本實施例中’網板印刷（screen printing)技術可用來塗佈電性傳導材料404。一供應器（dispenser) 406設置於一包含開孔410a及410b的模板（stenci 1) 408之一側。模板408之開孔410a及410b實值上對齊基板400的開孔402a及402b’以使電性傳導材料404選擇 20 201005911

TW5393PA 性地被塗佈於開孔402a及402b。雖然第4B圖繪示一個供應器’然亦可設置有多個供應器，以增加生產量。電性傳導材料404 —塗佈後，電性傳導材料4〇4隨即回銲（reflow)’例如將溫度升高至接近或高於電性傳導材料404的熔點。如此，透過毛細現象的作用 (capillary effect)，電性傳導材料4〇4往下流進開孔 402a及402b，如第4B圖所示。一旦電性傳導材料4〇4 ❹充份地流進開孔402a及402b後，可將溫度降低至低於電性傳導材料404的熔點，以使電性傳導材料4〇4硬化或固化。請參照第4C圖，固化的電性傳導材料4〇4形成接地柱412a及412b ’其實質上填滿由開孔4〇2a及4〇2b所定義的凹穴而形成細長結構。開孔402a及4〇2b中每一者之一端實質上與基板400之下表面416切齊或與基板4〇〇之下表面416共面’開孔402a及402b中每一者之另一 φ 端往下地延伸至超過基板400的上表面414。然而，在其它實施例中，接地柱412a及412b亦可為其它變化。在一實施例中’接地柱412a及412b的高度H4可介於約 0· 5mm至約3. 2mm之間。例如，從約1 · 7mm至約2. 7mm或從約1· 9mm至約2· 5mm。接地柱412a及412b的寬度W4 可介於約0. 3腿至約3mm之間。例如，從約〇. 5mm至約 1. 5mm，或從約〇· 7mm至約1· 3mm。在其它實施例，例如於第3圖之半導體封裝件3〇〇中，接地柱412a及412b 的高度H4可介於約〇· 3mm至約3mm之間，例如，從約1 · 5丽至約2. 5mm或約1·7_至約2. 3mm。而接地枉412a及412b 21 201005911

TW5393PA 的寬度W4可介於約0. 3mm至約3匪之間。例如，從約0. 5mm 至約1. 5mm或從約0. 7mm至約1. 3mm。若接地柱412a及 412b具有不均勻剖面，寬度W4可與沿著直角方向上的側面長度的平均值相對應。如第4D圖所示，第4D圖的基板400與半導體元件 108a、108b及108c被倒置回原本的直立方位。封裝材料 418設置於基板400的上表面414，以實質上覆蓋或密封接地柱412a及412b、半導體元件108a、108b及108c以及銲線112。封裝材料418可包括例如一酚醛清漆樹脂 (Novolac Resin)、一環氧樹脂（epoxy-based resin)、一石夕氧樹脂（silicone-based resin)或其它適當的封裝材料。該其它適當的填充劑可包含例如是粉狀二氧化碎（Si〇2)。封裝材料418可應用於多種封裝技術，例如壓縮成形（compression molding)、射出成形（injecti〇n molding)及轉移成形（transfer molding)中的任一種。一旦封裝材料418設置於基板400後，可將溫度降低至低於封裝材料418的熔點，以使封裝材料418硬化或固化而形成一封裝結構430。如第4E圖所示’基板400與封裝結構430被倒置’ 接著鄰近於一黏膠膜（tape) 420設置’黏膠膜420可為一單側或雙側具有黏性的黏膠膜。接下來，從基板4〇〇的下表面416切割基板400 (呈倒置方位（inverted orientation)的姿態）。如此的切割方式稱為”背面 (back-side) ”切割。如第4E圖所示，背面切割由一切割鋸（saw) 422執行，以形成切割槽42乜及424b。 22 201005911

TW5393PA 特別一提的是’切割槽424a及424b往下地延伸並完全貫穿基板400、封裝結構430 (呈倒置方位的姿態）及部份的黏膠膜420’以將基板400及封裝結構430切割成數個包含基板單元102及封裝體114的分離單元。因為基板400及封裝結構430在任何位置都能於一次的切割中切割出子單元。故，背面切割屬於全穿切割（full-cut singulation)而非多道切割（muitipie singulation)，鲁多道切割例如是半穿切割（ha 1 f-cut singulation)。採用全穿切割可提升生產量，以降低切割的次數及相關的工時。此外’透過提升基板400的使用率，製造成本得以降低，且透過降低因切割鋸的問題所造成的不良率，整體的生產率得以提升。如第4E圖所示，在背面切割方式中’黏膠膜420設置於基板單元1〇2及封裝體114及相鄰的基板單元及封裝體。如第4E圖所示’切割鋸422侧向地設置且實質上對 • 齊每個設置於對應之開孔的接地柱，以形成切割槽，切割槽將接地柱分割成二個接地元件且將開孔分割成二個切除部。如此’接地元件118a及n8b係形成並分別對應至切除部116a及116b。接地元件118a及118b分別包含連接面S1及S2，連接面S1及S2暴露於基板單元102 的周邊環繞部位。在切割基板單元1〇2之周邊的過程中，切割鋸422的對準情況如第5A圖及第5B圖所示，切割鑛422係沿著對應至切割槽的虛線進行切割。當形成切割槽時，基準標記提供切割鋸422在基板400上一適當的對準，該基準標記例如是基準標記5〇2a及502b。在一 23 201005911

TW5393PA 實施例中’切割槽424a及424b (有時被稱為一全穿切寬度（full-cut width)或全穿切通道（full-cut sawing street)中每一者的寬度ci可介於約100声ί至約600 之間’例如是從約2〇〇芦w至約400/^或從約250/^w至約350//w。然而，在其它實施例中，寬度C1也可以是其它變化。例如，寬度C1也可與接地柱412a及412b的寬度W4相關，如C1<W4。請參照第4F圖，第4F圖的基板單元102與封裝體 114倒置回原本的直立方位且鄰近一載體426設置。電磁干擾防護體124鄰近暴露的表面設置，該暴露的表面包含封裝體114的外表面、接地元件118a及118b的連接面S1及S2及基板單元102的側面142及144,以形成半導體封裝件100。電磁干擾防護體124的製成可採用多種塗佈技術中任一種完成。例如，透過化學蒸鑛（Chemical Vapor Deposition，CVD)、無電鑛（electroless plating)、電鍵、印刷（printing)、嗔佈（spraying)、藏鍍或真空沉積（vacuum deposition)，以形成一組層結構或薄膜。舉例來說，電磁干擾防護體124可包含一透過無電鍍法製成的鎳金屬單層結構，其厚度至少約，例如從約至約50/^或從約5/^至約 10/^。若電磁干擾防護體124為多層結構，不同的層結構的形成可採用相同的技術或相異技術完成。舉例來說，可透過無電鍍技術形成一材質為銅的内層結構’及可透過無電鍍技術或電鍍技術形成一材質為錄的外層結構。在另一實施例中，透過濺鍍或無電鍍技術形成一材 201005911

TW5393PA 質為銅的内層結構（作為基底用途）及透過濺鍍技術形成一材質為不銹鋼、鎳或銅的外層結構（作為抗氧化用途）。該内層結構的厚度至少約1 ^，例如從約1 /洲至約50/^w或從約1芦„至約。該外層結構的厚度不大於約1鄉’例如從約〇〇1⑼至約1⑼或從約〇〇1 ^ 至約0. 1/洲。在這些實施例中，被電磁干擾防護體124 塗佈的表面可先進行預處理，以增進外層結構及内層結 φ構的成形性°該預處理包含表面粗糙化（surface roughening)及形成種子層（see(| iayer)。該表面粗糙化可採用如化學蝕刻（chemical etching)或機械磨損 (mechanical abrasion)的技術形成，而該種子層可採用例如是無電鍍技術形成。第6圖綠示依照本發明一實施例之半導體封裝件的形成方法示意圖。以下的形成方法係以第1圖的半導體封裝件100為例作說明《然而，形成方法亦可應用於其 • 匕半導體封裝件，例如是第3圖之半導體封裝件3〇〇。此外，形成方法中與第4A圖至第4F圖相似的技術手段，在此不再資述。如第6圖所示，一基板600與封裝結構6〇2鄰近一黏膠膜604設置。黏膠膜6〇4可為一單侧或雙側具有黏性的黏膠膜。接下來，從封裝結構6〇2的上表面6〇6切割封裝結構602 (呈直立方位（upright 〇rientati〇n) 的姿態）。如此的切割方式稱為，，正面（fr〇nt side)，，切割。如第6圖所示’正面切割由一切割鋸6〇8執行，以形成切割槽610a及610b。切割槽61〇a及61〇b往下地 25 201005911

TW5393PA 延伸並完全貫穿封裝結構6〇2 (呈直立方位的姿態）、基板600及部份的黏膠膜6〇4，以將基板6〇〇及封裝結構 602切割成數個包含基板單元1〇2及封裝體114的分離單元。因為基板600及封裝結構602在任何位置都能在一次的切割中切割出子單元，故，正面切割為全穿切割而非多道切割’多道切割例如是半穿切割。接地元件118a 及118b因此而形成並分別包含連接面si及S2，其暴露於基板單元102的周邊環繞部位。在正面切割方式中，黏膠膜604設置於基板單元102及封裝體114及相鄰的 ® 基板單元及封裝體。由於基板單元及封裝體呈直立方位，故電磁干擾防護體的形成可與鄰近黏膠膜604設置的元件一並完成，而不需倒置或轉移到另一載體。因此，第6圖所示之正面切割更有助於節省製造成本及工時。綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍内，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附 β 之申請專利範圍所界定者為準。【圖式簡單說明】第1圖緣不依照本發明之一實施例之半導體封裝件的剖視圖。第2圖緣示第1圖中半導體封裝件之部份放大示意圖。第3圖緣示依照本發明另—實施例之半導體封裝件 26 201005911

TW5393PA 之示意圖。第4A至4F圖繪示依照本發明之一實施例之半導體封裝件之形成方法示意圖。第5A圖及第5B圖繪示依照本發明之基板的上視圖。第6圖繪示依照本發明一實施例之半導體封裝件的形成方法示意圖。【主要元件符號說明】 100、300 :半導體封裝件 102 :基板單元 104、414、606 :上表面 106、416 :下表面 108a、108b、108c、304 :半導體元件 110a、110b、110c、110d、110e :電性連接部 112 :銲線 114 :封裝體 116a、116b :切除部 118a、118b、302a、302b :接地元件 120、122、142、144 :側面 124 :電磁干擾防護體 126 :上方部 128 :侧向部 200 :内層結構 202 :外層結構 400、600 :基板 27 201005911 ' ’

TW5393PA 402a、402b、410a、410b、500c、500d :開孔 404 :電性傳導材料 406 :供應器 408 :模板 412a、412b :接地柱 418 :封裝材料 420、604 :黏膠膜 422、608 :切割鋸 _ 424a、424b :切割槽 426 :載體 430、602 :封裝結構 502a、502b :基準標記 ΙΠ、H2、H3、H4 :高度 S卜SI’、S2、S2，：連接面 1Π、W2、W3、W4 :寬度 28

Claims

201005911 TW5393PA 七、申請專利範圍： 1· 一種半導體封裝件，包括：一基板早元’具有一上表面、一下表面及一鄰近於該基板單元之一周邊（periphery)設置的侧面，該基板單元定義出一鄰近於該基板單元之該周邊設置的切除部；一接地元件（grounding element)，設置於該切除 ❹部（cut-out portion)且至少部分地延伸於該基板單元之該上表面與該下表面之間，該接地元件具有一連接面 (connection surface)，鄰近於該基板單元之該側面設置；一半導體元件’鄰近該基板單元之該上表面設置並電性連接該基板單元；一封裝體’鄰近該基板單元之該上表面設置並覆蓋該半導體元件及該接地元件，以使該接地元件之該連接 ®面暴露出來，以作為電性連接之用，而該封裝體具有複數個外表面，該些外表面包含一侧面，該封裝體之該侧面實質上與該基板單元之該侧面切齊；以及一電磁干擾防護體（electromagnetic interference shield)鄰近該封裝體之該些外表面設置並電性連接該接地元件之該連接面；其中，該接地元件提供一電性路徑（electrical Pathway)以將該電磁干擾防護體上的電磁放射 (electromagnetic emission)放電至接地端。 29 201005911 TW5393PA 2·如申請專利範圍第丨項所 :r元件之該連接峨上與該基板單元之二: 與該基板單元之該上表面呈直角的方位。實質上二圍第1項所述之半導體封裝件，其 ^ 件之一尚度係介於〇. 5公釐（mm)至3 、之間^該接地元件之—寬度係介於U5_至l 5_•之= 5·如申請專利範圍第i項所述之半導體曰中該電磁干擾防護體包括至少-側向部（lateral，、 portion)’該侧向部沿著該基板單元之該側面延伸。 6·如申請專利範圍帛5項所述之半導想封裝中該側向部實質上與該基板單元之該下表面切齊。其 7· —種半導體封裝件，包括： =基板單具有相對之—第—表面與-第二表面；一接地元件，至少部分地延伸於該第一表面與該第二表面之間，該接地元件對應至一接地柱（_ding post)的餘留部分並具有—鄰近於該基板單元之設置的連接面；硬一半導體元件，鄰近該基板單元之該第一表面設並電性連接該基板單元；一封裝體，鄰近該基板單元之該第一表面設置並覆蓋該半導趙元件及該接転件，以使該接地元件之該連接面暴露出來，以作為電性連接之用，該封裝體具有複 201005911 TW5393PA 數個外表面；以及一電磁干擾防護體，鄰近該封裝體之該些外表面設置並電性連接該接地元件之該連接面；其中，該接地元件提供一電性路徑以將該電磁干擾防護體上的電磁放射放電至接地端。 8.如申請專利範圍第7項所述之半導體封裝件，其中該半導體封裝件之一側面輪廓（lateral pr〇file)實 ❹質上為平面並具有一實質上與該基板單元之該第一表面呈直角的方位。 9·如申請專利範圍第7項所述之半導體封裝件，其中該接地元件包括一錫球（s〇lder)與一電性傳導黏結、劑（electrically conductive adhesive)中至少一者。 10·如申請專利範圍第7項所述之半導體封裝件，其中該連接面之一面積係介於〇 2WW2至1〇w/w2之間。 11·如申請專利範圍第7項所述之半導體封裝件， •其中該基板單元定義出一切除部，該切除部鄰近該基板軍7L之該周邊設置，且該接地元件設置於該切除部。 12. 如申請專利範圍第7項所述之半導體封裝件，其中該基板單元更具有一側面，該側面延伸於該第面與該第二表面之間，該接地元件之該連接面實質上該基板單元之該側面切齊。、 13. 如申請專利範圍第12項所述之半導體封之該些外表面包含一側面，該封裝體實質上與該基板單元之該側面切齊。 14·如申請專利範圍第7項所述之半導體封褒件， 31 201005911 TW5393PA 其中該電磁干擾防護體為一全覆蓋（c〇nf〇rmal)防護體，該全覆蓋防護體由銘、銅、鉻、錫、金、銀、不錄鋼及鎳中至少一者所製成。 15.如申凊專利範圍第7項所述之半導體封裝件，其中該電針擾防護體包括―第—層結構及—鄰近該第 -層結構設置之第二層結構’該第一層結構及該第二層結構包括不同的電性傳導材料。 ❹ 16· -種半導體封裝件之形成方法，包括：提供-基板，該基板具有—上表面、一下表面及複數個開孔、該些開孔至少部分地延伸於該上表面與該下表面之間；電性連接-半導體元件至該基板之該上表面；塗佈（apply) -電性傳導材料至該些開孔以形成對應於該些開孔的複數個接地柱； ❹ 塗佈一封裝材料至該基板之該上表面，以形成一封裝結構（molded structure)，該封裝結構覆蓋該些接地柱及該半導體元件；形成複數個切割槽（Cuttingslit)，該些切割槽通過該封裝結構及該基板，該些切割槽與該基板切齊，以使（a)該基板被切割成一基板單元、（b)該封裝結構被切割成一鄰近該基板單元設置的封裝體，該封裴^具有複數個外表面以及（c)該些接地柱之餘留部份對應至鄰近該基板單元之一周邊設置的複數個接地元件各該些接地元件具有一暴露的連接面；以及形成一電磁干擾防護體，該電磁干擾防護體係鄰近 32 201005911 TW5393PA 於該封裝體之該些外表面及該些接地元件之該些連接面。 17. 如申請專利範圍第16項所述之形成方法，其中該些開孔中至少一者之一高度係介於0. 3mm至3mm之間，且該些開孔中至少一者之一寬度係介於0.3mm至3mm 之間。 18. 如申請專利範圍第16項所述之形成方法，其中於塗佈該電性傳導材料之該步驟中包括：塗佈至少一錫球及一電性傳導黏結劑中至少一者至該些開孔。 19. 如申請專利範圍第16項所述之形成方法，更包括：固設該基板之該下表面至一黏膠膜（tape); 其中，於形成該些切割槽之該步驟中，該些切割槽部分地通過該黏膠膜。 φ 20.如申請專利範圍第16項所述之形成方法，更包括：固接該封裝結構之一上表面至一黏膠膜；其中，於形成該些切割槽之該步驟中，該些切割槽部分地通過該黏膠膜。 33