TW201005902A - Method of fabricating printed circuit board having semiconductor components embedded therein - Google Patents

Description

201005902 凡、贫"月說明： 【發明所屬之技術領域】 尤指一種嵌埋 本發明係關於一種半導體裝置之製法 半導體元件之電路板之製法。 【先前技術】 U +導體封裝技術的演進，除了傳統打線式（心 boning)及覆晶式（Flip chip)半導體封裝技術以外，為 朝南積集度、多附加功能方向發展，目前半導體裝置 (Semiconductor device)已開發出不同的 今半導體封裝技術中’已發展出—種在；基： (packaging substrate)中嵌埋並電性整合具積體電路之 半導體晶片之封裝技術及結構，由於該半導體晶片嵌埋在 封農基板中，俾能降低封裝高度，且能縮短電:連=的電 流傳導路徑，以降低電性阻抗而能提高電訊傳導效率，故 此該封裝技術遂逐漸成為一種封裝的主流。 請參閱第1A至1D圖，係為習知嵌埋半導體晶片之封 ©裝基板之製法示意圖，其中第1A，圖係為第u圖之上視 圖。 如第1A及1A，圖所示，首先提供—第一承載板n， 該第一承載板11具有相對之第一表面lla及第二表面 lib’並於該第一承載板11形成至少—貫穿該第一表面 11a及第二表面lib之矩形開口 ι10，同時提供一第二承 載板12 ’並將5亥第一承載板12接合於該第一承載板11 之第二表面11 b上’以封住該矩形開口丨丨〇之一側。 110883 5 201005902 划乐1B圖所示，接著提供一半導體晶月i3，該半 體晶片13具有相對之作用面13a及非作用面13b，於該 ‘作用面13a上具有複數電極墊131，且藉由一黏著層w ，•將該半導體晶片13之非作用自13b固定於該矩形開口 110中的第二承載板12上。 如第1C圖所示，然後於該第一承載板 2公作用w3a上以熱塵方式形成—介電層15導=

亦填人該矩形—11G與半導體晶片13 間隙中。 j J 16，：：」D八圖所示’最後於該介電層15上形成線路層 "電層15中形成該導電盲孔161，以電性連 接該半導體晶片13之電極墊131及線路層16。 須預^門：半：體晶片13與矩形開口 110的邊緣之間必 生斜電層15進行熱科，因為壓力或產 中=等因素’易使該半導體晶片13於該矩形開口 110 e(如第lc圖所示），而此偏 =二…對位⑽ 該電極墊^層16之導電盲孔161無法有效電性連接至 之外SI矩二開口 U°的口徑約略大於該半導體晶片13 易因半導體晶片13置人於該矩形開口 11G中時， 損。〜+導體晶片13碰撞該矩形一 11〇邊緣而發生毀 因此’鑒於上述之問題，如何避免習知技術中該半導 110883 6 201005902 顧：日-日乃罝放於矩形開口易發4 i生亚撞而毁損，以及將介電； 以㈣形成在該半導體晶片及第一承載板上時’容易= 斜導體W偏移，使該導電盲孔電性連接該 / 極塾之對位蓋生偏差，甚至因偏移過大而無法電= 接㈣極塾’造成產品報廢’降低製程良率，實已成為Ϊ w亟欲解決的課題。 為目 【發明内容】 • 鑑於前述習知技術之缺失，本發明之主要目的私+ 供一種嵌埋半導體元件之#拉& 4 、本在提 ❹體曰…= 製法，能確保後續半導 體Β曰片易置放並固定於其中之電路板結構。 本發明之另一目的係提供一種嵌埋半導體元件之泰 路板之製法，能提昇後續線路製程良率。 电 為達上述目的’本發明提供一種故埋半導體元件 路板之製法，包括：提供一承載板，係具有至少一 口區；於該承載板上之狀開口區的周圍形成複數貫穿: 通孔；沖壓去除該預定開口區’以形成矩形開口；將 ®體晶片置於該矩形開口中’該半導體晶片具有作用面及與 之相對應之非作用面，於該作用面上具有複數電極塾；於 該半導體晶片與矩形開口之間的間隙中填入有材 料，以將該半導體晶片固定於該矩形開口中；於該半導麟 晶片、固定材料及承載板上形成第一介電層，且於气第: 介電層中形成複數介電層開孔，以對應露出各該電^塾. 以及於該第-介電層上形成第一線路層，且於各該介電屏 開孔中對應形成第一導電盲孔，以對應電性連接各該半& 110883 7 201005902 ^, ^ 肢日日Π <電極塾0 依上述之嵌埋半導體元件之電路板之製法，該承載板 ^係為絕緣板、金屬板或已完成前段線路製程之線路板。 ‘·—又依上述之製法’該些通孔係形成於該預定開口區之 角洛；或該些通孔係形成於該預定開口區的四個邊緣上之 ··個別邊緣中心點；該通孔係以機械鑽孔、雷射鑽孔或沖塵 形成。 _ 依上所述，該第一線路層之製法，係包括：於該第一 ❿广電層、介電層開孔之孔壁、及電極墊上形成導電°層；於 该導電層上形成阻層，於該阻層中形成複數開口區 「電：，且部份之開口區對應各該介電層開孔; ^亥些一區中形成該第—線路層，且於各該介電層開孔 中對應形成該第一導電盲孔。 又依上所述，該矩形開口中容置有半導體晶片，係將 f承載板接置於-離型膜上，再將該半導體晶片接置於該 承載板之矩形開口中之離型膜上 ^ ^ ”第-線路層上形成增層結構，該增層結構=二電層 :―介電層、形成於該第二介電層上之第二線路層、及複 數形成於該第二介電層中並電 線路層之第二遙雪玄了丨 綠路層及第二 一導電盲孔，且於該增層結構最外層之 路層具有複數電性接觸墊，於該 一、- 且於該防烊芦中> 構上形成防輝層， 万斗層中浴成複數防焊層開孔，以對應 性接觸墊；復包括移除該離型膜。 〜 本發明嵌埋半導體元件之電路板之製法，係於該承載 J]0883 8 201005902 :…開口區中周圍先形成複數貫穿之通孔，再以沖壓 • ii ^ ^ 匕而於D亥承載板中形成環設有複數 〉幵口，於後續製程中，以利於將半導體晶片置 /、、二矩形開口巾，並能將固定材料由該通孔中填入，以引 μ亚充填於料導體晶#與轉開口之間的間隙中，俾使 該半導體晶片輕易置放且固定於該矩形開口中，以避免後 續製程造成該半導體晶片產生偏移，導致後續形成之第一 ❹ 線路層電性連接至半導體晶片電性連接不良之缺失。 【實施方式；] 以下之實施例係進一步詳細說明本發明之觀點，但並 非以任何觀點限制本發明之範疇。 [第一實施例] 第2Α至2D圖，係為本發明所揭露一種嵌埋半導體元 件之電路板之製法之第一實施例相關示意圖。 如第2Α圖所示，首先，提供一具有至少一預定開口 區21a之承載板21，該承載板21係為絕緣板、金屬板或 ©已完成前段線路製程之線路板。 如第2B圖所示，於該承載板21之預定開口區21& 的邊緣及角落處以機械鑽孔、雷射鑽孔或沖壓形成複數貫 穿之通孔211。 如第2C至2C”圖所示，沖壓去除該預定開口區21&， 以形成矩形開口 212，如第2C圖所示；或該些通孔211 係形成於5玄預定開口區21 a之角落’經沖壓製程後，使令 些通孔211位於該矩形開口 212之角落，如第2C，圖所示； 110883 9 201005902 队咏兰逍孔211係形成於該預定開口區21a的四個邊缘上 之個別邊緣中心點，於沖壓製程後，使該些通孔2ι丨位於 ‘該矩形開口 212之四個邊緣上，如第2C”圖所示·’之後以 * 第2C圖所示之結構作說明。 請麥閱第3A至3G圖，係於該承載板中接置半導體曰曰 :並於該承載板及半導體晶片上形成介電層及線路層： 製法。 . 如第3A圖所示，將該具有矩形開口 212之承載板以 ❿接置於-離型膜221，再將半導體晶片23接置於該承載 板21之矩形開口 212中之離型膜。上，以將該半 片23容置於該矩形開口 212中，該半導體晶片23且有: 用面他及與之相對應之非作用面23b，於該作/面咖 上具有複數電極塾231;接著，於該半導體晶片23與矩 形開口 212之間的間隙中填入有固定材料24,以將該半 導體晶片23固定於該矩形開口 21” ；由於該矩形開口 犯之角落或預定開口區21a的四個邊緣上之通孔;】;， 孔211以將該固定材料24填人該半導趙晶 片23產生偏移。門的間隙中，以避免該半導體晶 如第3Β圖所示，於該半導體晶片^之 固定材料24及承載板21上來占黎 第一介…二Γ形成4-介電層25,且於該 弟|電層25中形成複數介電層開孔 各該電極墊231。 乂对應路出 如第3C圖所示，於該第一介電層25、介電層開孔250 Π0883 10 201005902 、及電極塾231上形成導電層26，於 士:f阻層27 ’於該阻層27中形成複數開口區二曰，以 …备“份之導電層26,且部份之開 -電層開孔250。 ⑶對應各忒介 € 如第3D圖所示，於該些開口區27〇中形成第 層28’且於該介電層開孔2 ^ '以斟痛予r ^成弟—導電盲孔281， 對應笔性連接各該半導體晶片23之電極墊23卜 如=3E圖所示，移除該阻層27及其所覆蓋之導μ 籲26,以露出該第一線路層烈及第一介電層μ。 e 如第3F圖所示，於該第一介電層25及第一線路層 形成增層結構29’該増層結構29係包括至少一 介電層291、形成於該第二介電層29 : 咖、及複數形成於該第 =第一線路層 線路…第二線路I2 :層 水吩嘈之第一導電盲孔293，且於 =層結構別最外層之第二線路層292具有複數電性接 Ο惶思294 ’於柄層結構29上形成防焊層3G，且於該防 ❹：層3"形成複數防焊層開孔·，以對應露出 性接觸墊294。 电 曰如第3G圖所示’移除該離型膜22，以露出該半導體 晶片23之非作用面23b及承載板21。 本發明嵌埋半導體元件之電路板之製法，係於該承载 板之預定開口區中部份特定位置先形成複數貫穿之通 孔再以冲壓製程移除該預定開口區，而於該承載板中形 成環設有複數通孔之矩形開口，之後將該半導體晶片固定 110883 11 201005902 w成祀少開口中，使該固定材料能由該通孔中填入，並充 填於”亥半導體晶片與矩形開口之間的間隙中，俾使該半導 -體晶片輕易置放且固定於該矩形開口中，以避免後續製程 造成該半導體晶片產生偏移，導致後續形成之第一線路層 電性連接至半導體晶片電性連接不良之缺失。 上述實施例僅例示性說明本發明之原理及其功效，而 非用於限制本發明。任何熟習此項技藝之人士均可在不違 .^本發明之精神及料下，對上述實施例進行修飾與改 ❹變。因此’本發明之權利保護範圍，應如後述之申請專利 範圍所列。 【圖式簡單說明】 第1Α至1D圖係為習知嵌埋半導體晶片之封裝基板的 第1Α圖係為第1Α圖之上視示意圖； 第2A至2C圖係為本發明嵌埋半導體元件之電路板之 製法的承載板形成矩形開口的上視示意圖； © 第2C’圖係為第2C圖之另一實施上視示意圖； 第2C”圖係為第2C圖之再一實施上視示意圖；以及 第3A至3G圖係為本發明嵌埋半導體元件之 製法的剖視示意圖。 板之 【主要元件符號說明】 11 第一承載板 110、212 矩形開口 11a 第一表面 110883 12 201005902 12 13、23 第二表面 第二承載板 半導體晶片 - 131、 231 電極塑* 0 13a、 23a 作用面 13b、 23b 非作用面 - 14 黏著層 - 15 介電層 φ 16 線路層 161 導電盲孔 21 承載板 211 通孔 21a 預定開口區 22 離型膜 23 半導體晶片 24 固定材料 25 第一介電層 250 介電層開孔 26 導電層 27 阻層 270 開口區 28 第一線路層 281 第一導電盲孔 29 增層結構 201005902 L· Ό 1 292 .293 • 294 ’30 300 e 第二介電層 第二線路層 第二導電盲孔 電性接觸墊 防焊層 防焊層開孔 偏移

14 110883

Claims (1)

1. 0201005902卞、T請專利範圍： 1. 一種嵌埋半導體元件 提供一承載板， 於該承載板上之預定開 穿之通孔； 之電路板之製法，包括·· 係具有至少一預定開口區 口區的周圍形成複數貫 沖壓去除該預定開口區，以形成矩形開口； 將半導體晶片置於該矩形開口中，該半導體曰 具有作用面及與之相對應之非作用面，於該作用：上 具有複數電極整； 於該半導體晶片與矩形開口之間的間隙中填入 有固疋材料，以將該半導體晶片固定於該矩形開口 中； 於該半導體晶片、固定材料及承載板上形成第一 介電層’且於該第一介電層中形成複數介電層開孔， 以對應露出各該電極墊；以及 於”亥第一介電層上形成第一線路層，且於各該介 ❿ t層開孔中對應形成第一導電盲孔，以對應電性連接 各該半導體晶片之電極墊。 2. 如申請專利範圍第1項之嵌埋半導體元件之電路板之 製法，其中，該承載板係為絕緣板、金屬板或已完成 前段線路製程之線路板。 3. 如申請專利範圍第1項之嵌埋半導體元件之電路板之 ‘法其中，§亥些通孔係形成於該預定開口區之角落。 4. 如申請專利範圍第1項之嵌埋半導體元件之電路板之 15 110883 201005902 聚 >£，其中，、 、 该通孔係形成於該預定 5. 邊緣上之個別邊緣中心點。 、&開口^的四個 制土月專利範圍第1項之嵌埋半導體元件之電路板之 製法，其中，兮、a 1干炙电路板之 形成。 <孔係以機械鑽孔、雷射鑽孔或沖麼 6. 1申明專利乾圍第i項之嵌埋半導體元件之電路板 衣法’其中’該第一線路層之製法，係包括： 於該第_介兩恩 ._ „ ’ 瘳 上形成導電層 介電層開孔之孔壁、及電極塾 口區於上形成阻層，於該阻層中形成複數開 1〜 之導電層，且部份之開卩區對庫各 该介電層開孔； 匕灯應备 7, 項之嵌二元件之電路板之 參 中 形開口中容置有半導體晶片，係將 该承載板接置於-離型膜上，再將該半導體晶片 於該承載板之矩形開口中之離型膜上。 如申請專利範圍第7項之嵌埋车逡辦-从 製法，復包括於該第一介電声及第2件之電路板之 層結構。 以層以—線路層上形成增 如申請專利範圍第8項之钱埋半導體元件之電路板之 製法，其：，該增層結構係包括至少一第二介電層、 形成於”亥第一；，电層上之第二線路層、及複㈣ 110883 16 201005902 該第二介電層中並電性連接第一線路 層之第二導電畜π J塔層及弟二線路 - 路層且且於該增層結構最外層之第二線 .八有奴數電性接觸墊。 ' 10.如申請專利範®窜η ，冑法，復包括=項之歲埋半導體元件之電路板之 焊層中形構上形成防焊層，且於該防 觸餐。 防卜層開孔，以對應露出各該電性接 申請專利範圍第9項之嵌埋半導體元 ® t法’復包括移除該離型膜。 包路板之

   110883 17