TW201005871A - Method of forming integrated circuit structure - Google Patents

Description

201005871 九、發明說明 【發明所屬之技術領域】 本發明大致上是有關於積體電路，且特別是有關於淺溝 * 渠隔離（Shallow Trench Is〇iati〇n; STI)區之結構與製造方 .法。 【先前技術】

現代的積體電路係形成在半導體基材的表面上，其中半 導體基材大多I是石夕基材。藉由形成在各自之半導體基材的 表面的隔離結構，數個半導體元件互相隔離。這些隔離結構 包含場氧化物和淺溝渠隔離區。 通常利用區域性矽氧化技術（L〇cal Oh— 〇f

SiH_; LOCOS)來形成場氧化物。—般的製程包括在石夕基 材上毯覆性地形成罩幕層，接著圖案化罩幕層，以曝露下方 石夕基材的暴露部分。接著，在含氧環境下進行熱氧化，以氧 化矽基材之曝露部份。接著，移除罩幕層。 隨著積體電路尺寸的縮小，越來越多利用淺溝渠隔離區 來作為隔離結構。第】圖與第2圖係繪示淺溝渠隔離區的製 作過程的中間階段。首先，利用例如蚀刻方式形成開口於石夕 基材中。將氧化物12填入開口内，直到氧化物12的上 表面南於石夕基材1G的上表面’其中氧化物Η較佳是氧化 石夕。開口具有—深寬比’其中深寬比等於深度m對寬度 w!的比值。當積體電路之尺寸持續縮小，深寬比也持續二 大。對於4〇nm及其以下的技術而言，深寬比將會更大 時會遠大Η·0。對於32nm技術而言，深宽比可大於1〇。 5 201005871 寬比的增加造成一些問題。請參照第1圖，在填充開 :時’高的深寬比將負面地導致孔洞14的生成，其中此孔 二，係在填充氧化物丨2的上區過早封閉的結果。經過化學 •機械研磨（Chemical Mechanical p〇lish ; CMp)移除過量的氧 •化物12之後’淺溝渠隔離區16留在開口中，如第2圖所示β 經過化學機械研磨之後，报可能曝露出孔洞ΐ4。在後續的 製程步驟中’可將導電材料，例如多晶矽，填充至開口中， 而造成橋接，甚至在某些情況下造成積體電路的短路。 • 傳」统上’常利用高密度電漿（High-Density Plasma; HDP) 化子Λ相此積或高深寬比製程（High

Proc:」HARP)等兩種方法中的一種方法來形成氧化物 ⑴高密度電漿可以填総寬比低於約6 ()的間隙而不產生 孔洞。咼深寬比製程可以填充深寬比低於約7〇的間隙而不 產生孔洞。然而’當深寬比接近7 〇時，雖然沒有形成孔洞， 但利用高深寬比製程所形成之淺溝渠隔離^ 16的中央部分 通常係薄弱的。這些薄弱的部分可能受到化學機械研磨製程 拳或氧化物濕式浸泡的損害，而在化學機械研磨製程或氧化物 濕式浸泡後造成-些孔洞。當深寬比進—步增加至大於7 〇 時’雖然採肖了高深寬比製程，但孔洞開始出現。因此，現 存之填隙技術只可以填充深寬比低於7〇的空隙，而不會產 生孔洞。因此，需要新的填隙技術。 曰 【發明内容】 ,因此’本發明之一目的就是在提供一種積體電路結構之 製造方法，其可在不產生孔洞下，形成具有大深寬比的淺溝 6 201005871 渠隔離區。 ::本發明之一方面’提供—種積體電路結 法’包括n半㈣㈣，半導體基材包含_ =方 形成一開口由上表面延伸到半導體基材中；利用 ’ 充-前驅物至開口中；對前驅物進行蒸汽固化，以形：：： 材枓’於蒸汽固化後’對介電材料進行化學機械研磨.二及 於化學機械研磨後，對介詩料進行蒸汽退火。 根^^發明之另_方面，提供—種積體電路結構之製造 m提供-半導體基材’此半導體基# 形成一開口由上表面延伸丰 衣面’ 乙伸至半導體基材中；利用旋轉塗佈填 充-第-介電材料至開口中；在第—溫度的情況下，對第二 介^材料進行蒸汽固化，以形成—第二介電材料；於蒸汽固 研磨之後，在低於第一溫度的；機=’以及於化學機械 材料進行蒸汽退火。第—溫度情況下，對第二介電 有利地，藉由應用本發明的實施例，可在不產生孔洞 ❹ 下’形成具有大深寬比，例如深寬比大於1()或甚至更大的 淺溝渠隔離區。 【實施方式】 所提供之較佳實施例的製造與應用將詳細討論如下。 然而，應該了解的一點是’本發明提供許多可應用的創新概 念，這些創新概念可在各種转宗北 分m将疋月景中加以體現。所討論之 特定實施例僅係用以舉例邙日日制、* Λ + ^ a率例說明製造與應用本發明之特定方 式，並非用以限制本發明之範圍。 7 201005871 _本發明提供一種淺溝渠隔離區之創新製程方法。在此圖 不出在製作本發明之—較佳實施例中的中間階段。本發明内 =有的各種視圖與示範實施射，相同參照號碼用以標 - 同元件。 ， =第3圖’提供半導體基材20。在較佳實施例中， + V體基材2G包切。然而，其他常用的材料，例如碳、 鍺鎵石申、氮、鋼、及/或磷等等，亦可包含在半某 材20内。半導體基材2〇 土 _ ^ j田早糸或複合材料所組成，並且 參可為塊狀基材或是絕緣層上有半導體 (SemiConduCtor-0n_Insulat〇r ; s〇I)基材。 " 、襯塾層22與罩幕層24形成在半導體基材20上，其中 襯塾層22丨非必需的。襯墊層22較佳係利如z匕 程所形成之一薄膜，其中此薄膜至少包含氧化石夕Hi 罝二罩幕層24時的姑刻終止層。在較佳實施 罩幕曰24為利用例如低壓化學氣相沉積（Lpc㈣所 參將在其他實施例*，罩幕層24的形成係利用 化、… 增益化學氣相沉積(PECVD)或電聚陽極氮 化㈣製程㈣’罩幕層24作為硬 光阻26於罩幕層24上，接著圖案化光阻26,以在光阻26 中形成開口 28。 仕元阻26 請參照第4圖’經由開口 28银刻罩幕層^與概塾層 22’以暴露出下方的半導體其姑 ^ 曰 丰導…才20 導體基材2〇。接者，敍刻暴露出之 .丰導體基材20，而形成溝渠32。接著，移除光阻％ •來，較佳係進行清洗，以移除半導體基材別之原生氧化物。 8 201005871 :利用稀釋敗化氫⑽)來進行清洗。在-示範實施例中，溝 渠32的深度D2介於約21〇〇 A與約25〇〇人之間，而寬度 ’ "於、420 A與約480 A之間。然而，熟習此技藝者將 了解到整份說明書所載之尺寸僅係用以舉例說明，可改變這 * 些尺寸，以使其符合不同尺寸的積體電路。 如第5圖所示，接著形成襯氧化物34於溝渠32中。在 ；'實施例中，襯氧化物34可為熱氧化物，且此熱氧化物之 厚f介於約20入到500人之間。在其他實施例中，利 ❹ 原位黑汽生成（In'Sltu Steam Generation ; ISSG)方式形成 襯氧化物34。可替代性地利用可形成共形叫氧化 層之沉積技術，例如選區化學氣相沉積法（Sdective心⑸ CTO ’ SACVD)、高深寬比製程等冑，來形成襯氧化物％。 襯氧化物34的形成振繞溝渠32的角落，而可降低電場，因 此可改善所形成之積體電路的性能。 形成襯氧化物34後，溝渠32的殘留部分有寬度％3盘 深度D3,其中寬度W3係在相同的準位如半導體基材20的 φ上表面。深度D3對寬度W3的比值稱為溝渠32的深寬比。 由於襯氧化物34的小厚度，此深寬比接近於第4圖中之溝 2 32的深寬比。在一示範實施例中’溝渠32的深寬比大於 '、7.0。在其他示範實施例中，深寬比可大於約u，或者 甚至大於約 1 〇，雖缺深_官會·;^ &丄 雄，'、、冰覓比亦可為由低於約7 〇 10範圍内的任何值。 、… 請參照第6圖，利用介電材料36填充溝渠32。介電材 料36係利用旋轉塗佈方式所形成，因此介電材料3“系一旋 •轉塗佈介電（Spin-On Dielectric ; _)材料。在一示範實施 9 201005871 例t ’介電材料3 6至少自括 在後蜻+嫌由入 風聚矽氫烷（_(SiH2NH)n-)。 在後續步驟中，介電材料將轉 ； :稱為別驅物。全氫聚嫩係液體型式， 氫 * 烷係液體可填滿瀵準品泣士 風聚夕氮 甯…： 有孔洞形成，縱使溝渠32的深 。=:。。介電材料36至少包括覆蓋在罩幕…的： :: 1及在溝渠32中的部分36”部分％的 _，厚/τ?:續的製程’因此需加以控制。在-實施例 旱又"於約1 0〇nm與約9〇〇nm之間。 •氧的=體進行蒸汽固化。在一實施例中，使用包含氫和 ^的體’且於升高的溫度τ進行蒸汽固化。亦可 汽用來固化介電形成水蒸汽_)，蒸 穩定的材料。在此二中 電封料36轉換成為固態且 氮卜且二, 電材料36至少包括全氣聚石夕 "U几固化將全氫聚矽氮烷轉換成氧化 _ 的化學反應方程式可表示為： 種不靶 -(SiH2NH)- + 2H2〇 -> si〇2 + Nh3 + 2H2 ⑴ •第經過蒸汽固化之後材料的結構圖示於 值侍主思的一點是，此反應產生氧化矽、氨血 氫呈氣態，因此只留下氧切。第8圖係綠示::過 ' 之後所產生的結構，其中介電材料40為基汽$ 所產生的材料。 …π固化 除了轉換和固化介電材料36外，蒸汽固化步驟亦 、致山化與改善所生成之氧化石夕的機械特性的功能。在蒸产 ♦化期間，較佳係對介電材料40覆蓋在罩幕層24之上表^ •的部分4〇1實質完全地緻密化。在一實施例中，緻密化的程 10 201005871 度可利用難刻率比值（Wet Eiehing μ㈣。；w 加以量測，其係量測相 ;，、、、乳化矽的濕蝕刻率，一濕蝕刻 可夕快韻刻一介雷枯粗,在,丨at €材科（例如乳化矽）。舉例而言 * 材料）濕钱刻率比值為2县：^ 人& , ”' 私此電材料的蝕刻係熱氧化矽 - 的兩倍快。在受到竇皙士 又〗貫霣&全地緻密化時，介電材料部分4〇 =刻率比值例如小於約2。在另一方面，部分4〇2(特別 疋P刀402的底。p )較佳係只受到部分地緻密化，且部分 ㈣姓刻率比值可大於約2，且更佳係大於約$。可以了解 ❹的是，介電材料4〇的性質可由頂端朝底部逐漸地改變，因 =分402的上部亦可具有低濕㈣率比值’此低濕姓刻率 比值接近於部分4Gl的㈣刻率比值。達成此結果之示範製 程條件例如包括溫度大於約崎，更佳為大於約HO。 二二及退火的時間約2至3小時。蒸汽固化之氯與氧的組 δ刀、對王邛製耘氣體的壓力的比值較佳係大於約〇. 5。 接著，進行化學機械研磨，以移除介電材料部分401， 2形成如第9圖所示之結構。罩幕層24可作為化學機械研 參磨的終止層。介電材料40之餘留部分形成淺溝渠隔離區 42。在上述之蒸汽固化步驟中，部分4〇1的機械性質已獲得 改善，因此可進行化學機械研磨而不傷害罩幕 渠隔離區42。 # 於化學機械研磨步驟後，對第9圖所示之結構進行蒸汽 退火。較佳的是’蒸汽退火導致了淺溝渠隔離區42之性質 的增：。換句話說，蒸汽退火導致淺溝渠隔離區42的緻密、。 ♦進行蒸汽退火時可利用與蒸汽固化步驟相似的製程氣體盘 ’載乳’其中製程氣體包括形成蒸汽的氫和氧，以及載氣，例 11 201005871 士氮氣應/主忍的一點$，蒸汽退火亦造成半導體基材 的逆氧化’特別是溝渠32(請參照第5圖）中之半導體基材 2,0的側'部分。此外’氧化的程度會受到溫度、蒸汽的分 f及/或条汽退火的時間的影響。希望蒸汽退火造成淺溝 渠隔離區42的實質拿超：秘 ^ I負几整緻岔化，且半導體基材20所產生之 逆氧化越不嚴重趙好。 趣好為了達到這樣的效果，蒸汽退火的溫 度較佳係低於蒸汽固化的溫度。此外，在蒸汽退火中氣與氧 的、’且口刀壓低於瘵汽固化中氫與氧的組合分壓。在一示範實 施例卜蒸汽退火的溫度約6啊，且蒸汽退火之氫與氧的 組合分壓對上所有製程氣體之壓力的比值小於約鄕。換 :說在洛,飞退火中氫與氧的分壓可小於蒸汽固化之各分 士 # J 60% q n退火的時間可為約2到3個小時。實驗 ::頁不出’皿度的控制對於有效緻密化淺溝渠隔離區U p二：重要的：且可盡可能地減少逆氧化作用。實驗的結果 :f，右蒸汽退火的溫度由、約60CTC上升到約700°C， 則受到氧化之半導雜美# & s & 土材的厚度加倍。因此，蒸汽退火之溫 Φ 度的精心控制是相當重要。 於蒸汽退火之後，可；隹彡-# ^ , ^ T進仃乾式退火，其中退火的溫度可 約1050 C至約U00〇C。在乾々、g ρ 士 a 长^式退火中，並未導入蒸汽。 如第10圖所示’接著移除罩幕層24與襯墊層22。單 層24 ^係由氮切所組成，可藉由利用熱魏⑻p㈧ 广洗製程來加以移除’而若襯墊層⑽由氧切所 '、且成，可利用稀釋之氟化氫來知 是，.& 虱求加以移除。值得注意的一點 〜溝渠隔離區42已經過祕吩儿 將 、過緻狁化，因此襯墊層22的移除 曰導致淺溝渠隔離區42的顯著部分遭到移除。如前段 12 201005871 所述，襯墊層22為非必需的，因此在替代實施例中可不形 成。 在如第1〇圖繪示之所產生的結構中’相較於未經過蒗 * 汽退火之淺溝渠隔離材料，淺溝渠隔離區42具有改善的性 .f。性質的改㈣降低之濕比值反應出，其巾此濕蚀 率比值可小於約2。實驗已顯示出，淺溝渠隔離區々a的 濕1虫刻率比值可低於約U0,此濕餘刻率比值可嫂美利用 高深寬製程所形成之氧切的錢刻率比值（約125)。反 ❹觀^'八進订祭A固化（沒有進行蒸汽退火），濕姓刻率比值 可能達到6或7。濕蝕刻率比值高達6或7的情況下，在常 用於後續積體電路製程中的濕式浸泡製程中，例如金氧半 (:電晶體之閉極形成前的預先清洗，會損失淺溝渠隔離 +厚度’而使所產生的淺溝渠隔離區不堪使用。 :發明的實施例具有幾個有利特徵。兩階段製程(在化 =研磨之前的蒸汽固化與化學機械研磨之後的蒸汽退 =利於增進淺溝渠隔離區42的性質，而不會造成半導體 • 之過度氧化。反觀，若利用蒸汽固化來完全緻密化 灰溝渠隔離區42(部分40 喑夂 退火，主道…， π參照第8圖），但不藉助蒸汽 +導體基材20的顯著部分將受 離區之間之主動區的尺寸合不㈣到减1淺溝渠隔 r r ^ 寸θ不利地受到縮減。藉由利用兩階 奴崧 >飞固化/退火製程，可利 用來進行淺溝渠隔難之㈣ 疋，μ / 技術可 間隙的填充，因此淺溝渠隔離區的 衣寬比可大於約10而無孔洞形成。. 雖然本發明及其優點Ρ -% 3 . ^ 子描述如上，然應該了解到的 .....心在不偏離后附中請專利範圍所以之本發明的精神 13 201005871 與範圍下’當可在此進行各種改變、取代以及修正。此外， 本申清案之範圍並非用以將本發明之範圍限制在說明書所 描述之製程、機械、製造、物質成分、手段、方法以及步领 的特定貫施例中。任何在此技術領域中具有通常知識者，將 - 可輕易從本發明之揭露中了解到，現存或日後所發展出之可 與上述之對應的實施例執行實質相同之功能、或達到實質相 同之結果的製程、機械、製造、物質成分、手段、方法或步 驟，可依據本發明來加以應用。因此，所附之申請專利範圍 ❹係用以將這類製程、機械'製造、物質成分、手段、方法或 步驟含括在其範圍内。 [圖式簡單說明】 為了更完全了解本發明及其優H结合所附圖式而參 照以下之描述，其中： 第1圖與第2圖係纷示—種傳統淺溝渠隔離的製程剖面 圖。 第3圖至第10圖传綠+ _插& _ m 係緣不種歲溝渠隔離實施例在製作 過程中之中間階段的剖面圖。 【主要元件符號說明】 1 〇 :碎基材 14 :孑匕洞 2〇 :半導體基材 24 :罩幕層 28 :開口 12 :氣化物 16 :淺溝渠隔離區 22 :概墊層 26 :光阻 32 :溝渠 14 201005871 3 4 :襯氧化物 3 6 :介電材料 36t :部分 3 62 :部分 40 ·介電材料 4(h :部分 402 :部分 4 2 .淺溝渠隔離區 D1 :深度 D2 :深度 D3 :深度 T :厚度 W1 :寬度 W2 :寬度 W3 :寬度 鲁 15

Claims (1)

1. 201005871 十、申請專利範圍 1. 一種積體電路結構之製造方法，至少包括： 提供一半導體基材，其中該半導體基材至少勺· 表面； G括一上 形成一開口從該上表面延伸至該半導體基材中. 利用方疋轉塗佈方式填充一前驅物至該開口中· 對該如驅物進行一蒸汽固化，以形成一介電材料 Ο 於該蒸汽固化後，對該介電材料進行一化， 于嗎械研 蒸汽退 於該化學機械研磨之後，對該介電材料進行— 火。 2 ·如申請專利範圍第1項所述之積體電路結構之製 造方法，其中該蒸汽固化係在一第一溫度中進行，且該蒸 汽退火係在低於該第一溫度的一第二溫度中進行。 3.如申請專利範圍第2項所述之積體電路結構之製 造方法，其中該第一溫度高於1〇〇〇。〇，且該第二溫度低 於 700〇C 〇 4.如申請專利範圍第1項所述之積體電路結構之製 造方法’其中進行該蒸汽固化與該蒸汽退火時係利用氫氣 與氧氣。 16 201005871 5 ·如申請專利範圍第4項所述之積體電路結構之擎 造方法，其中該蒸汽固化具有一第一氫與氧組合分壓，該 蒸汽退火具有一第二氫與氧組合分壓，其中該第—氣與氧 組合分壓大於該第二氫與氧組合分壓。 路結構之製 磨前，位於 第—濕蝕刻 第二部分的

   6 ·如申請專利範圍第1項所述之積體電 造方法，其中於該蒸汽固化後與該化學機械研 該開口中的該介電材料的一第一部分具有一 率比值大於位在該開口上方的該介電材料的 —第二濕蝕刻率比值。 、.如甲請專利範圍第6項所述之積體電路結構之製 造方法’其中於該蒸汽退火後，該介電材料的該第一部分 具有一濕蝕刻率比值低於2。 刀 8·如申請專利範圍第丨項所述之積體電路結構之势 鲁造方法’其中該前驅物至少包括全氫聚矽氮烷。 又 9· 一種積體電路結構之製造方法，至少包括： 面提供-半導體基材’該半導體基材至少包括—上表 形成—開口從該上表面延伸至該半導體基材中； 化 以形成—第二介電材料； =二旋轉塗佈方式填充一第一介電材料至開口中; 在一第—溫度令對該第-介電材料進行一蒸汽固 17 201005871 於遠条况固化後，對該第二介電材料進行一化學機械 研磨；以及 於4化學機械研磨後，在一第二溫度中對該第二介電 3 材料進仃一蒸汽退火，其中該第二溫度低於該第一溫度。 « I 0 如申凊專利範圍第9項所述之積體電路結構之製 造方=，其中進行該蒸汽固化與該蒸汽退火時利用複數個 製程氣體，該些製程氣體至少包括氫氣與氧氣。 ❹ II ·如申請專利範圍第9項所述之積體電路結構之製 造方法，其中該第一溫度高於i〇〇〇°c，且該第二溫度低 於 700°c。 ,12·如申請專利範圍第11項所述之積體電路結構之 製造方法’其中該第—溫度高於1000°C，且該第二溫度 低於600°c。 13.如申請專利範圍第9項所述之積體電路結構之製 造方法，其中該蒸汽固化具有一第一氫與氧組合分壓，該 蒸汽退火具有一第二氫與氧組合分壓，及其中該第二氫與 氧組合分壓低於該第一氫與氧組合分壓。 、 * / π川心〜w肢电格、话稱之裂 造方法，其t於該蒸汽固化後與該化學機械研磨前，位在 該開口中之該第二介電材料的一第一部分具有一第一濕 18 201005871 姓刻率比值大於位在該開口上方的該第二介電材料的— 第二部分的一第二濕姓刻率比值。 15·如申請專利範圍第14項所述之積體電路結構之 * 製造方法，其中於該蒸汽固化後與該化學機械研磨前，該 第一濕蝕刻率比值大於2。 1 6 ·如申請專利範圍第1 4項所述之積體電路結構之 _ 製ie方法’其中於該条退火後’該第一濕姓刻率比值低 於2。 1 7_如申請專利範圍第9項所述之積體電路結構之製 造方法，其中該第一介電材料包含全氫聚矽氮烧。 ❹ 19