[go: up one dir, main page]

TW201005875A - Methods of providing electrical isolation and semiconductor structures including same - Google Patents

Methods of providing electrical isolation and semiconductor structures including same Download PDF

Info

Publication number
TW201005875A
TW201005875A TW098118236A TW98118236A TW201005875A TW 201005875 A TW201005875 A TW 201005875A TW 098118236 A TW098118236 A TW 098118236A TW 98118236 A TW98118236 A TW 98118236A TW 201005875 A TW201005875 A TW 201005875A
Authority
TW
Taiwan
Prior art keywords
trenches
substrate
oxide
gate
fins
Prior art date
Application number
TW098118236A
Other languages
English (en)
Other versions
TWI396252B (zh
Inventor
Brent D Gilgen
Paul Grisham
Werner Juengling
Richard H Lane
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201005875A publication Critical patent/TW201005875A/zh
Application granted granted Critical
Publication of TWI396252B publication Critical patent/TWI396252B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6215—Fin field-effect transistors [FinFET] having multiple independently-addressable gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs

Landscapes

  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Description

201005875 六、發明說明： 【發明所屬之技術領域】 本發明之實施例係關於製造半導體結構。具體言之’本 發明之實施例係關於製造展現改良之電性隔離之半導體結 構的方法及具有該方法的半導體結構。
本申請案主張「METHODS OF PROVIDING ELECTRICAL ISOLATION AND SEMICONDUCTOR STRUCTURES INCLUDING SAME」的2008年6月2曰申請之美國專利申請案序號第 12/1 3 1,608號之申請日期的權利。 【先前技術】 積體電路（「1C」）設計者需要藉由減小個別特徵之大小 且藉由減小半導體基板上之鄰近特徵之間的間隔距離來增 大1C内之特徵的整合程度或密度。特徵大小之持續減小對 用以形成該等特徵之技術（諸如，光微影）提出更大需求。 此增大整合之趨勢亦伴有特徵尺寸之相應減小，此使得特 徵之電性隔離成為製造半導體結構或半導體裝置時的重要 方面。 該趨勢具有製造諸如動態隨機存取記憶體（「DRAM」） 記憶體裝置之記憶體裝置中的特定相關性。諸如DRAM單 元之典型記憶體單元包含一電晶體及一諸如電容器之記憶 體儲存結構。半導體裝置通常包含大量DRAM單元。隨著 DRAM陣歹，J中之個別記憶體單元之尺寸縮小，鄰近或相鄰 閘極變為緊靠在〆起，且對分離DRAM單元之諸如電晶體 的作用區之有效篡可靠隔離製程的需要引人注目地增大。 140691.doc 201005875 用於產生記憶體單元及具有次微米尺寸之其他裝置的已知 襄&製耘已變為日益低效的。一隔離dram單元之電晶體 的方法係在时趙單元之鄰近作用區之間形成渠溝隔離 區。渠溝隔離區通常包含形成於基板内且由諸如二氧化石夕 ^叫」）之絕緣材料填充的渠溝或m溝隔離區通 系开v成於相鄰電晶體之間、然而，隨著特徵大小繼續減 小，電晶體之電操作變得更困難。對此困難之一起作用之 因素被稱為所謂的電晶體通道之寬度歸S於微型化而變為 過小的「知通道效應」，該「短通道效應」導致電晶體即
使在臨限電邀f「V ^ X _ L t」）尚未她加至閘極的情況下仍啟動。
提供隔離之另—方、、木k 4 # a W 万法為適虽地摻雜記憶體裝置。秋 決於記憶«置之結構，有效摻雜可為昂t的或 可能的。 ，已經開發以藉由在同一水平空間中形成較寬通道來克服 習知電晶體之短通道效應的電晶體之一實例為凹入之存取
U 裝^「RAD」）電晶體。RAD電晶體之一實例包含部分形 成於半導體基板中之渠溝内的電晶體開極（字線卜通道區 沿渠溝之整個表面形成’其在不增大電晶體所要求之橫向 空間的情況下有效地提供較寬通道。 記憶體裝置結構及形成記憶料置結狀枝亦在頒予 之美國專利第7,請，⑻號及頒予Juengling之美國 專利申請公開案第2006/00464〇7號中描述，該等案中之每 一者讓與給其受讓人且該等案中之每一者的揭示内容全文 以引用的方式併入本文中。記憶體裝置結構包含—包圍複 140691.doc 201005875 ㈣源極/祕區的間極線晶格。閘極線材__心 曰曰格’且源極m極區形成具有藉由間極線晶格之 此隔開之重複區的陣列。記憶體裝置結構藉由： 併入至DRAM陣列中：在源極/汲 二而 ,, ^ τ < 些的上方形成 數位線並與該等源極/汲極區電性 L 連接及形成與源極/汲 極區中之一些電性連接的複 及 包含-基板，-對具有彻材=，體裝置結構 另千V體材枓之所謂的「基座 柱」或「鰭狀物」，定位於其庙夕柯二 又 介電材料… 的問極線材料及間極 電料基座中之—者對應於用以電性連接至數位缘之 源極/汲極區，且另一基座對應於用以電性連接至電容器 的源極/沒極區。基座之間的閑極線材料充當電晶體穿置 之電晶體閉極’“極連接與基 & /'n ^ r- T心者相關聯的源 極區與同另-基座相關聯的源極/沒極區。 在製造在美國專利第7，_，⑽號及美國專利申請公開安 第2006/0046407號中描述之纪 壯 開木 程用以在其“ h之仏體裝置結構期間，蝕刻製 口卜在：大I:成若干開D。開極線材料隨後沈積於開 、试尺寸處’蝕刻製程能夠形成具有實質上 垂直之側壁的開σ。然 貝貝上 ^ , θ _ 思者特被尺寸減小，蝕刻製程 中;有實質上垂直之側壁的開口。實情為，如圖〗 中所不’隨著特徵尺 口 7 〇98 1〇,σ. R 寸、，π減小，描述於美國專利第 ㈣^在其美國專利申請公開案第2〇咖卿號中之 =1: 6中形成具有傾斜側壁4的基座或韓狀物 實質上垂直之敍刻不再為可能的，所以在 料小尺寸之特徵時，鰭狀物2之傾斜側壁4藉由形 140691.doc 201005875 成具有傾斜側壁之開口而引起。當閘極線材料8等形地沈 積於此等開口中以形成閘極時，所沈穑夕q 了 π π積之閘極線材料8亦 具有傾斜側壁，此減小隔離並在閘極之間引起短路。具有 僅僅5。至6。之傾斜側壁的鰭狀物2可引起隔離及短路問 題。
因此，在此項技術中需要開發用於記憶體裝置結構中的 產生半導體結構之製造製程’該等半導體結構類似於在美 國專利第7,098^05號及美國專利申請公開案第2〇〇6'/ 0046407號中描述之彼等半導體結構但展現改良之隔離及 經減少或消除之短路問題。 【發明内容】 儘管本說明書以特別指出且清楚地主張被視為本發明者 之申請專利範圍結束，但本發明之優點在結合隨附圖式研 讀時可自本發明之以下描述更易於確定。 如同形成展現特徵之間的改良之隔離的半導體結構之方 法-般，揭示此等半導體結構。在—實施例中，使用間隔 材料結合具有實質上垂直之側壁的鰭狀物來達成隔離。在 另一實施例中，在半導體結構之製造中所利用的不同材料 之钮刻特性用以增大有效閘極長度（「Lef_e」）及場閉氧 化物在又一實粑例中，v形渠溝形成於半導體結構中以 增大Leffective及場閘氧化物。形成於半導體結構中之特徵 可包含(但不限於)隔離區、閑極或三維電晶體。該等特徵 具有自大約20奈米至大約6〇奈米的大小。 【實施方式】 140691.doc 201005875 特定細節(諸如，材料類型、錄學性 二而条件），以提供對本發明之實施例的詳盡描述。 二之：般熟習此項技術者將理解，可在不使用此等特定 施下實踐本發明之實施例。實際上，本發明之實 J另夕「工業中所使用之習知製造技術及蝕刻技術來實 知。另外，下文提供之描述並不形成用於製造半導體裝置 之凡整製程流程，且下文描述之半導體結構並不形成办敕 丰導體裝置。下文僅詳細描述理解本發明之實施例所= 的彼等製程動作及結構。自半導體結構形成完整半導體; 置之額外動作可藉由習知製造技術來執行。此外，本文； 所包含之說明並未按比例緣製，且並不意謂係任何特定半 導體結構或半導體裝置的實際視圖。實情為，說明僅為用 以描述本發明的理想化表示。另外，在說明之 件可保留同一數字指定。 /、j之疋 本文中所描述之方法可用以形成待用於記憶體裝置中的 4·導體結構’諸如RAD、FinFET、較形阳、 不不、、— 維電晶體以及其他三維結構，此等結構具有在以下^咅: 中的效用：諸偷錢之靜態記憶體，呈dram、_-料輸出（EDO)記憶體、擴展資料輸出動態隨 己^ (「—^、同步動態隨機存取記= ;「SDRAM」）、雙資料速率同步動態隨機存取記憶體 (DDRSDRAM」卜同步鍵接動態隨機存取記憶體 (「SLDRAM」）、視訊隨機存取記憶體（「w·)
Ws動態隨機存取記憶體（「咖趨」）形式之動態記 140691.doc 201005875 憶體，快閃記億體，或 類型裝置。此外1等的任何其他記憶體 的其他應用中。併有=可用於需要改良之閘極隔離 有此4…構之半導體裝置可 情況下用於無線裝置、 广的 贫士 + 衣置布局來說明本文令描述之方法，"亥 專方法可用以形成具有其他布局的dram裝置。I亥 上=實施例中，間隔材料結合上覆於基板之材料的實質 士士 用以在基板中或上形成自對準特徵。如 文所使用’術語r自對準」意謂且包含使 以形成其他特徵係基於之初始圖案。因而，形成於半= ::二多個:徵在不利用額外遮蔽及光微影動作之情況 下經對準。為了形成且古 _ 屬（參見圖8)，如圖2令所干^隔離的半導體結構 次圖所不，禝數種材 ::2上且經圖案化。如本文中所使用，術語「基= 白知石夕基板或具有一層半導體材料的其他主體基板。如本 文中所使用，術語「主體基板」不僅包切晶圓，而且包 含絕緣體切（「烏）基板如藍寶石切（「s〇s」）基板 及玻璃上石夕（「SOG」）基板、基底半導體基座卜 S__d_ foundation)上的石夕蟲晶層及其他半導體或 先電子材料如石夕鍺、鍺、石申化鎵、氮化鎵或碟化銦。舉非 限制性實例而言’基板1G2可為諸如多^夕之㊉。基板⑽ 可由-或多種合適植入物隨著沈積（亦即，經就地推雜）或 在後績製程動作期間進行摻雜來進行導電換雜。舉非限制 性實例而言’基板H)2可為經本徵摻雜之單晶石夕晶圓。 140691.doc 201005875 可藉由任何合適沈積技術於基板102上形成根據本發明 之實施例之結構的材料，該等沈積技術包含（但不限於）旋 塗、毯覆式塗布、化學氣相沈積（Γ CVD」）、原子層沈積 (ALD」）、電漿增強ALD或物理氣相沈積（「p VD」）。 或者，可使材料生長。取決於待形成於基板丨〇2上之特定 材料的本質，可藉由一般熟習此項技術者來選擇用於沈積 或生長材料之技術。儘管材料可形成於基板1〇2上作為若 干層，但亦可以其他組態形成材料。 . 氧化物材料104可視情況沈積於基板1〇2上。氧化物材料 104可為諸如正矽酸四乙酯（「TE〇s」）、二氧化矽 (「Si〇2」）之矽氧化物或高密度電漿（「HDp」）氧化物。 氧化物材料1〇4可熱生長於基板1〇2上。舉非限制性實例而 言，氧化物材料1〇4可具有大約33 A之厚度。舉非限制性 實例而言，氧化物材料104為以〇2，且熱生長於基板 上。儘管在圖2至圓7中說明氧化物材料1〇4，但氧化物材 料104之存在為可選的。若存在，則氧化物材料1〇4可提供 應力消除。 氮化物材料106可沈積於氧化物材料104上。氮化物材料 106可為能夠以高溫沈積之任何氮化物，該氮化物包含（但 不限於）氮化矽（「以川4」）。舉非限制性實例而言，氮化 物材料106可以大約15〇入之厚度來沈積。將氮化物材料 106形成於氧化物材料1〇4上而非基板1〇2上可使得氮化物 材料1G6能夠易於移除。由於將氮化物材料1G6形成於基板 102上可使仔電作用界面電荷形成，所以將氮化物材料 140691.doc 10 201005875 形成於氧化物材料104上可減少此等電荷的形成。氧化物 支柱材料108可沈積於氮化物材料106上。氧化物支柱材料 7可為先前所描述之用作氧化物材編的秒氧化物材料 之一者。因而，可由相同或不同材料形成氧化物材料 104及氧化物支柱材料108。舉非限制性實例而言，氧化物 支柱材料108為卿氧化物。㈣終止材料110可形成於氧 化物支柱材料108上。㈣終止材料11〇可以自大約i 至大約聰A之厚度來沈積。在較大厚度處，諸如在大於 大約500 A之厚度處，飯刻終止材料11()可在上覆材料之化 學機械平坦化（「CMP」）期間充當有效蝕刻終止物。蝕刻 終止材料110可為氮化物材料，諸如上文描述之用作氮^ 物材料H)6之材料中的一者。因而’可由相同或不同材料 形成氮化物材料106及蝕刻終止材料11〇。多晶矽材料ip 可沈積於蝕刻終止材料〗"上方。舉非限制性實例而言， 多晶石夕材料112可以大約2000 A之厚度來沈積。
U 硬遮罩材料114可沈積於多晶矽材料112上方。硬遮罩材 料Π4可為含有碳之材料、介電抗反射塗層（「darc」）或 底部抗反射塗層（「B ARC」）材料。舉非限制性實例而 言’硬遮罩材料114可為透明碳（「tc」）、非晶碳 (「AC」）、TEOS、多晶矽（polycrystalIine siHc〇n)(「多晶 矽（polysilicon)」）、Si3N4、氮氧化矽（si〇3N4)、碳化矽 (SiC)、Si〇2或其組合。舉非限制性實例而言，硬遮罩材料 114可以大約2000 A之厚度來沈積。可藉由習知技術於基 板102上形成氧化物材料104 '氮化物材料丨〇6、氧化物支 140691.doc • 11 - 201005875 柱材料108'蝕刻終止材料11〇、 材料u4。 乡曰曰石績料m及硬遮罩 ^由^光«技術使綠㈣（未^)沈積於硬遮 罩材料】〗4上方、經圖荦化廿&旦〃 …… 如此項技術中已知， 為了產生展示於圖2中之圓宰，且右 具有相應圖案之主光罩（未 ，：)產生且用以使光阻材料圖案化。由於光阻材料及 光微影技術在此項技術中為已知的，所以 細論述選擇、沈積、圖案化及顯 中並“ 电,,, 〜尤丨且材科以產生所要圖 案。光阻材料中之圖案可包含具有 ^ 間及線。空間及線之寬度可為 '、目4之寬度的空 影技術印刷的最小特徵大小(「F:)用:：成圖案之光微 以大於F之特徵大小來印刷 _ ’空間及線可 約66奈米。如此項技嫩知，= „ , J糟由钮刻下伏材料來Μ 印光阻材料中之圖案至下伏㈣巾。 末轉 材料114、多晶矽材# ° 專Ρ至硬遮罩 柱材料⑽中，==刻終止材料110、氧化物支 形成第一tll6刀轉印至氮化物材料_中，從而 第一渠溝116可具有為F的特徵大小。 圖案可使用諸如習知乾式飯刻製程、 或其組合的習知餘刻製 二二、”程 而：生:口Γ刻化學處理可―材料，從 中所使用 垂直之惻壁117的第-渠和6。如本文 術浯「實質上垂直之側壁 於垂直小於士 & W 土」思明且包含具有對 二壁，，氧化物支柱材料 ’、〇、多日日矽材料112及硬遮罩材料丨14 140691.doc 201005875 :蝕，製知之後保留的若干部分可具有實質上垂直之側 。單一乾式蝕刻化學處理可用以將圖 阻材料之㈣t，«個乾式㈣化學處料用:獨立地 :丨下伏於光阻材料之材料中的每一者。適用於蝕刻此等 材料之㈣化學處理在此項技術中為已知的，I因此並未 在本文中4細描述。如此項技術中已知，可移除上覆於此 等材料之光阻材料的若干剩餘部分。 如圖3中所示，間隔材料119可等形地沈積至第一準溝 ⑴1舉非_性實例而言’間隔材料μ可為多晶石夕或 諸如Si3N4之氮化物。間隔材料119可以f/4之厚度來等形地 。積k而使第一渠溝j j 6之寬度自F變窄至。舉非限 制性實例而言’間隔材料119可以自大約刚人至大約· A之厚度(諸如，以大約150 A之厚度)來沈積。在圖3中說 明變窄之第一渠溝116,。舉非限制性實例而言，若第一渠 溝116具有大約66奈米之寬度，則變窄之第一渠溝之寬 度在以16·5奈米之厚度沈積間隔材料119之後減小至大約 33奈米。間隔材料119之等形沈積可維持第一渠溝1丨6，的實 質上垂直之側壁117,。 如圖4中所不，變窄之第一渠溝116,之深度可延伸通過氮 化物材料106及氧化物材料1〇4且至基板1〇2中，從而形成 第一渠溝Π6，，。變窄之第一渠溝116，之深度可使用各向同 性蝕刻劑來延伸。舉非限制性實例而言’可藉由乾式蝕刻 氮化物材料106、氧化物材料1〇4及基板1〇2來形成第一渠 溝116"。在蝕刻期間可維持第一渠溝116"之實質上垂直的 140691.doc -13- 201005875 侧壁117'因而’第一渠溝116"在基板1〇2中之若干部分 亦可具有實質上垂直的側壁。除㈣此等材料之外，各向 同性㈣劑亦可㈣間隔材料119之料水平部分及:晶 矽材枓U2的至少一部分。多晶矽材料112及間隔材料⑴ 可經㈣實質上等同於氮化物材料1〇6、氧化物材料ι〇4及 基板102經餘刻之量的量。在钮刻製程期間，間隔材料119 可鄰近於多晶石夕材料112、麵刻終止材料㈣、氧化物支柱 材料1 08及氮化物材料1 06而保留。 /非限制性貧例而言’乾式蝕刻劑可為電漿蝕刻，諸如 含^f4之電漿、含有啊之電漿、含有c邮之電浆或 其混^物。第—渠溝116'，之深度可為大約2_ A。最終形 成於第-渠溝116"中之特徵可包含(但不限於)隔離區、閘 極或三維電晶體。舉非限制性實例而言，隔離氧化物區 132形成於第一渠溝116,,中（參見圖”。因而，第一渠溝 116在本文中亦稱為隔離渠溝。隔離氧化物區132在半導 體結構mA中隔離單元與其他單元或列與其他列。如下文 所描述，基板1〇2在触刻製程之後保留的在多晶石夕材料 112、蝕刻終止材料110、氧化物支柱材料⑽、氮化物材 料106及氧化物材料104之部分之下的若干部分可對應於半 導體結構1 34A的鰭狀物1 3〇(參見圖8)。 如由圖4中之虛線所示’用以產生第_渠溝丨1 之乾式 餘刻可底切基板1G2的若干部分。儘管為了簡單性而並未 在後續圖式中說明底切’但底切可存在。如下文更詳細論 述，基板102之此底切可在後續處理期間合意地防止在第 140691.doc -14- 201005875 一渠溝Π6，，（隔離渠溝）與第二渠溝122，（凹入之存取裝置或 RAD」朱溝）之間形成矽條。如本文中所使用，術語 rad渠溝」意謂且包含基板1〇2中之最終將形成字線的 開口。第二渠溝122,展示於圖7中。為了進一步增大間隔材 料119與基板1〇2之間的氧化差異，間隔材料ιΐ9可由n型或 Ρ型雜質來摻雜。 如圖5中所示，襯墊丨丨8可在將填充材料沈積於第一渠溝 116中之如沈積於第一渠溝丨丨6，，中。襯墊η 8可由氧化物 或氮化物形成，且可藉由習知技術來沈積。舉非限制性實 例而言，由諸如TEOS之氧化物形成襯墊118。襯墊118可 與第一渠溝116"之側壁接觸。如圖6中所示，可由填充材 料120來填充第一渠溝丨丨6,,。填充材料1可為介電材料， 諸如旋塗式介f質（「s〇D」）、二氧切、τ則或腑氧 化物可藉由習知技術（諸如，藉由填充材料1 2 〇之毯覆式 沈積）來填充第一渠溝116"。除填充第一渠溝116•，之外， I電材料可形成於間隔材料119及多晶石夕材料112上方。如 此員技術中已知，填充材料12〇可經增大密度並由諸如硼 之雜質來摻雜，從而形成淺渠溝隔離（「STI」）區（其對應 於展示於圖8中的隔離氧化物區13 2)。摻雜可在上文描述 之蝕刻動作期間在額外處理動作中或在上文描述之蝕刻動 作之後進行的額外處理動作令進行。摻雜可使用任何合適 払滩製私來進行，該等摻雜製程包含（但不限於）離子植入 或擴政。舉非限制性實例而言，襯墊118為氮化物材料， 且填充材料120為Si〇2。 14069I.doc -15- 201005875 填充材料120可（諸如）藉由化學機械研磨（「CMp」）來平 坦化，以移除填充材料12〇之在襯墊丨丨8及間隔材料丨19上 方延伸的若干部分。因而，襯墊丨丨8及間隔材料n9之上表 面可經暴露。間隔材料119可藉由濕❹刻或乾式触刻來 移除，從而暴露氮化物材料1〇6、氧化物支柱材料1〇8、蝕 刻終止材料110及多晶秒材料112的橫向表面。移除間隔材 料119產生間隔材料119先前所位於的間隙或空隙。舉非限 制性實例而言，若間隔材料119由多晶碎形成，則可使用 四甲基銨氫氧化物（TMAH)之溶液來蝕刻間隔材料119。或 者，若間隔材料119由氮化物形成，則間隔材料U9可使用 乾式蝕刻化學處理來移除。在間隔材料U9之移除期間， 氮化物材料1〇6、氧化物支柱材料1〇8及襯墊118充當蝕刻 終止物。然而，填充材料120在第一渠溝116,,中之若干部 分可凹入，使得襯墊118之若干部分在填充材料丨2〇之上表 面上方延伸。間隔材料119之移除提供一能夠用以使基板 中之特徵的臨界尺寸（「CD」）移位的渠溝（第—渠溝 藉由移除間隔材料119所產生之間隙可藉由使材料之 圍間隙的經暴露表面經受蝕刻劑來擴大。可（諸如）藉由 用濕式蝕刻劑來蝕刻上覆於氧化物支柱材料1〇8之多曰晶 材料112及蝕刻終止材料11〇。如圖6中所示，濕式蝕刻 亦可橫向蝕刻氧化物支柱材料108及氮化物材料1〇6之若 部分，從而產生第二渠溝122及氧化物支柱124。第二 122可形成於氧化物支柱材料1〇8中，且至少部分形成^ 140691.doc -16- 201005875 化物材料1 〇 6中。圖6說明ρ ;隹l i 況月已進仃上文描述之多個製程動作 之後的所得結構。為了清楚，多晶石夕材料ιΐ2、飯刻终止 材料m、氧化物支柱材料108及氮化物材料ι〇6之先前位 置藉由圍繞氧化物支fel24A的虛線來指示。襯塾ιΐ8及氮 化物材料106可防止濕式姓刻劑移除第-渠溝116”中之填 充材料120且防止移除基板1G2的若干部分。舉非限制性實 例而言，濕式餘刻劑可為氣化氣（册）。儘管單一渴式 劑:用以移除多晶石夕材料112及#刻終止材料110並横㈣ 刻氣化物支柱材料1G8 ’但多種㈣劑可用以獨立地移除 此等材料。或者，相對於姓刻終止材料110對於氧化物支 柱材料108及氮化物材料⑽為選擇性的濕式钮刻劑可引入 至藉由移除間隔材料119所產生的間隙中。如由圍繞氧化 物支柱124B之虛線所指示，濕絲刻劑可底切氧化物支柱 材料108及氮化物材料⑽而㈣終止材料m保持實質上 完整。在移除㈣終止材料11〇之後，第二渠溝122及氧化 物支柱m可係實質上如圖时所示。或者，乾式姓刻劑可 用以擴大藉由移除間隔材料丨丨9所產生的間隙。 儘管移除多晶石夕材料112、钱刻終止材料110以及氧化物 支柱材料⑽及氮化物材料1〇6之若干部分可如先前所描述 而進灯’但可涵蓋额外處理動作以產生第二渠溝122及氧 化物支柱124。用以形成氧化物支柱124之#刻條件可產生 氧化物支柱124的實質上垂直之側壁125。第二渠溝122及 氧化物支柱124中之每一者可具有F/2的寬度。第二渠溝 122之寬度可對應於最終形成於基板ι〇2中之閉極的寬 140691.doc 201005875 度（參見圖8)。氧化物支柱124之寬度可對應於最終形成於 基板102中之鰭狀物130的寬度（參見圖8)。 如圖7中所不，氧化物支柱丨24可用作延伸第二渠溝丨22 之珠度的硬遮罩，從而在基板丨〇2中形成第二渠溝丨22，。部 分由閘極材料128填充之第二渠溝122ι在圖6令及在圖7中使 用虛線來展示。由於氧化物支柱！24具有實質上垂直之側 壁125，所以基板1〇2中之第二渠溝122，的側壁亦可為實質 上垂直的。另外，基板102在氧化物支柱124之下的對應於 最終形成於基板102中之鰭狀物13〇的剩餘部分（參見圖8)可 具有實質上垂直之側壁。可藉由乾式蝕刻氧化物材料1〇6 及氮化物材料1〇4以及基板102之若干經暴露部分來形成第 二渠溝122’。在此蝕刻期間’填充材料12〇、襯墊ιΐ8及氧 化物支柱124可經蝕刻實質上等同於氧化物材料1〇6、氮化 物材料104及基板102經蝕刻之量的量。因而，填充材料 120及襯墊11 8之上表面可與氧化物支柱之剩餘部分的 j表面實質上共平面。第二渠溝1221可具有大約12〇〇人之 涑度。第二渠溝122'可對應於定位於鰭狀物130之兩側上的 RAD渠溝。形成於第二渠溝122，中之特徵可包含（但不限 於)隔離區、閘極或三維電晶體。舉非限制性實例而言， 閘極129形成於第二渠溝122，中(參見圖”。可沿第二渠溝 122,之側壁及底部水平表面形成閘氧化物叫諸如⑽ο。 I由諸如氮化鈦之閘極材料128來填充第二渠溝122，。可 (諸如）藉由CMP或其他習知技術來移除上覆於襯塾ιΐ8、埴 充材料120及氧化物支柱124,的閉極材料128之若干部分： 140691.doc -18- 201005875 另外’可移除保留於第二渠溝122，中的閘極材料ι28之一部 分’從而在閘氧化物I26之上表面之下使閘極材料128凹 入。舉非限制性實例而言，可使閘極材料128在閘氧化物 126之上表面之下凹入大約15〇 A。儘管可如上文所描述進 行沈積閘極材料128、藉由CMP移除閘極材料128之若干部 分及使閘極材料128的若干部分凹入，但可涵蓋各種其他 處理動作以產生展示於圖7中的結構。 p 可移除在基板1〇2上方保留之氧化物支柱124,、氮化物 材料106及氧化物材料104，且氮化物材料（未圖示）可沈積 於閘極材料128上方以防止氧化，從而產生如圖8中所示的 半導體結構134A。可藉由習知技術來移除氧化物支柱 124·、氮化物材料1〇6及氧化物材料1〇4以形成展示於圖8中 的半導體基板134A。半導體結構134A可包含至少一閘極 129、至少一鰭狀物130及至少一隔離氧化物區132。半導 體結構134A可經受如此項技術中已知之進一步處理以產生 y 冑如DRAM的所要記憶體裝置。由於記憶體裝置之形成在 此項技術中為已知的，所以進一步處理並未在本文中詳細 描述。如此項技術t已知，基板102之包含鰭狀物13〇之若 -干部分的若干部分可由（若干）適當摻雜劑植入以產生通道 及源極/汲極區。基板102可使用諸如離子植入或擴散之任 何合適摻雜製程來摻雜。如此項技術_已知，基板1〇2可 於上文所描述之處理動作的一或多個階段來摻雜。舉非限 制性實例而言，可藉由習知技術形成基板1〇2之擴散區以 提供與鰭狀物130之經摻雜區的電性連接。由於植入技術 140691.doc •19· 201005875 在此項技術中為已知的，所以基板102之摻雜並未在本文 中詳細描述。 舉非限制性實例而言，半導體結構134八可用於諸如雙側 FmFET之具有兩個閘極129的記憶體裝置中。閘極129可控 制存取電晶體，該等存取電晶體藉由隔離氧化物區⑴與 相鄰存取電晶體隔離。閘極129之間的金屬/金屬隔離係藉 由隔離氧化物區132來提供，而至隔離氧化物區132中之硼 植入可提供閘極129之間的電主體隔離。鰭狀物13〇形成電 晶體之若干部分。由於縛狀物13〇具有實質上垂直之側 壁’所以在閘極材料128沈積於第二渠溝122，中以形成閉極 129時，閘極129經隔離且鄰近閘極129之間的短路實質上 咸ν或4除類似於上文所描述之方法的方法亦可用於額 外應用中。舉非限制性實例而言，半$體結構η#可在產 生雙垂直電晶體或—電容器4f2dram單元時使用。 、藉由利用上文所描述之製程來形成半導體結構mA而達 成眾夕^，。藉由結合多晶石夕材料】12及氧化物支柱材料 108之貫質上垂直之姓刻利用間隔材料Μ，形成於基板 ^中之特徵可經自對準且具有實質上相等的寬度。舉例 〜2定奮狀物13〇之4壬一側上的閘極129可具有實質上 ^見又由於知"彳玫經自對準，所以半導體結構134Α可 彡㈣㈣成’此節省成本及額外光微影動 本文中所描述之製程亦向在該製程期間形成之半導體 結構提供額外藉$ # ^ 心性’此係因為鰭狀物13 0具有為F的寬 度。對比而言，莊丄各u 田由在美國專利第7,〇98，1〇5號及美國專利 140691.doc -20- 201005875 申請公開案第2006/0046407中描述之製程所產生的鰭狀物 具有為％ F之寬度，且因此在結構上可為較不穩定的。另 外，閘極材料128可以較大厚度沈積於閘極129中，此係因 為並未利用側壁保護。此外，特定鰭狀物13〇之任一側上 之閘極129可經有效隔離。另外，用以在上覆於基板1〇2之 材料中开> 成圖案的主光罩可與在於美國專利第7,〇98，1〇5號 及美國專利申請公開案第2006/0046407中描述之製程中所 使用的主光罩相同。因而，新的主光罩無需經製造以進行 上文所描述的製程。 上文提及之製程的一額外優點為，該製程可藉由增大第 一渠溝116"與第二渠溝122'之間的重疊來防止在第—渠溝 116"(隔離渠溝）與第二渠溝122’(RAD渠溝）之間的條形成。 如先前所描述，藉由底切基板1〇2(在圖4中藉由虛線所展 示），第一渠溝116，，及第二渠溝122'可在後續處理期間重 疊’從而防止在渠溝116||、122,之間形成矽條。因而，當 第一渠溝Π6’'（隔離渠溝）與第二渠溝122'(RAD渠溝）分別由 填充材料120與閘極材料128填充時，如圖9中所示，各別 渠溝中之填充材料12〇及閘極材料丨28的至少一部分重疊。 在另一實施例中’半導體結構134B(參見圖18)之閘極 129之間的改良之實體隔離係藉由以下操作來達成：延伸 Leffective，及增大場閘氧化物使得％可增大高於操作電壓。 閘極129之間的隔離可在不利用第二光微影或遮蔽動作的 情況下達成，此提供大量成本節省。另外，可形成自對準 特徵。為了形成半導體結構134B(參見圖18)，如圖1〇中所 I40691.doc .21 201005875 說明，可提供具有上覆於基板102之上表面的硬遮罩材料 114之基板1〇2。硬遮罩材料114可為諸如813川之氮化物， 且可藉由習知技術沈積於基板102上。可藉由習知技術於 基板1 02上方形成硬遮罩材料114。可藉由習知光微影技術 使光阻材料（未圖示）沈積於硬遮罩材料114上方、經圖案化 並顯影。如在此項技術中已知，為了在展示於圖u中之基 板1〇2中產生圖案，具有相應圖案之主光罩（未圖示）可經產 生且用以使光阻材料圖案化。由於光阻材料及光微影技術 在此項技術中為已知的，所以在本文中並未詳細論述選 擇、沈積、圖案化及顯影光阻材料以產生該圖案。光阻材 料中之圖案可轉印至硬遮罩材料114及基板1〇2，從而在基 板1 02中產生具有相等寬度的線及空間的圖案。舉非限制 性實例而言，線可具有為F^^F/2的寬度。圖案之線可在基 板102中形成鰭狀物13〇。鰭狀物13〇可具有硬遮罩材料丨14 之在鰭狀物130上方保留的若干部分。鰭狀物13〇可使用諸 如基於溴化氲（「HBr」）之化學處理的習知乾式蝕刻化學 處理來產生。 如圖12中所示，犧牲材料17〇可等形地沈積於鰭狀物 上方。在沈積犧牲材料170之前，犧牲氧化物材料174可視 情況等形地沈積於鰭狀物13〇上方。若存在，則犧牲氧化 物材料1 74可在基板丨〇2與犧牲材料} 7〇之間提供改良之界 面。可藉由ALD或其他等形沈積技術來沈積犧牲材料 17〇。用作犧牲材料170之材料可基於犧牲材料17〇相對於 其他經暴露材料（諸如，經暴露之氧化物材料）之蝕刻特性 14069I.doc •22· 201005875 =刻特性來選擇。犧牲材料170相對於其他經暴露材料 美二可她姓刻的。如本文令所使用，當材料展現大於 二:至同一敍刻化學處理之另—材料之领刻速率至少大約 t之兹刻速率時，材料係「可選擇性㈣的」。理想地， 此材枓具有大於暴露至同一餘刻化學處理之另一材料之餘 刻速率至少大約10倍的餘刻速率。犧牲材料⑺可為具有 所要則選擇率之低成本、低品質材料。如本文令所使 用，術語「低品質」意謂且包含具有雜質的合適材料。犧 牲材料17〇可包含有助於其相對於其他經暴露材料之㈣ 選擇率的奴雜質。由於疆扭 貝田瓦犧牲材#170並不存在於半導體結 構13化中’所以此等雜質於犧牲材料170中之存在對包含 半導體結構134B之半導體裝置的操作為無害的。犧牲材料 no可為具有低沈積溫度的低密度氧化物。犧牲材料17〇之 沈積溫度可自大約5〇°C至大約！5(TC變動，諸如大約75t。 舉非限制性實例而言，犧牲材料17〇為_2，且藉由⑽ 來沈積。藉由控制沈積技術及犧牲材料17〇之沈積溫度， 具有所要钱刻選擇率之犧牲材料17〇可形成於轉狀物13〇上 方。所沈積犧牲材料170之低沈積溫度及低密度以及犧牲 材料1 7 G t之雜質的存在使犧牲材料丨7 G與其他經暴露氧化 物材料相比忐夠以較快速率移除。沈積犧牲材料1之厚 度可近似等於最終形成於半導體結構134B(參見圖18)中之 閘極129的X度。舉非限制性實例而言，犧牲材料m藉由 ALD以為F/2之厚度沈積於鰭狀物13〇上方。 犧牲材料170可保護鰭狀物13〇之侧壁，提供自對準，且 140691.doc -23- 201005875 在基板102之後續蝕刻期間充當硬遞罩。如圖i3中所說 明，犧牲材料no可用作硬遮罩以在基板1()2中#刻第__渠 溝116(或隔離渠溝）。第一渠溝116可形成於鄰近籍狀物13〇 之間，從而分離縛狀物130。為了形成第—渠溝Μ，可使 用諸如Η B r / C12電漿餘刻或碳氣化合物電聚㈣的習知乾 式電漿姓刻來！虫刻犧牲材料17〇、犧牲氧化物材料Μ(若 存在）及基板102。或者，可使用習知乾式電㈣刻獨立於 基板1〇2來蝕刻犧牲材料170及犧牲氧化物材料174(若存 在）。第一渠溝U6之深度可取決於待形成於第一渠溝ιΐ6 中之特徵且取決於用於實體隔離形成於基板⑻上之間極 129(參見圖18)的要求。如此項技術中已知，第一渠溝ία 之深度可藉由一般熟習此項技術者來選擇，且可藉由適當 ㈣姓刻條件來達成。如圖13中所示，儘管乾式電㈣刻 可移除基板102及犧牲材料170之若干部分，但犧牲材料 170之若干垂直部分可保留於鰭狀物13〇的側壁上。如下文 所描述，犧牲材料17〇可在後續處理期間經移除以形 二渠溝122。 ^ 如圖Μ中所示，可由填充材料12〇來填充第—渠溝lb。 填2材料120亦可在鰭狀物130上方延伸。填充材料12〇可 :八有不同於犧牲材料1 7 0的|虫刻特性之介電材料。因 而，可相對於填充材料120經選擇性蝕刻犧牲材料i 7〇。填 充材料120可為包含（但不限於）TE〇s之高品 古〜、 仆物从L 阿岔度氧 化物材料。如本文中所使用，術語「高品質 實質 」明且包含 、、無雜質的材料。舉非限制性實例而言，填充材料 140691.doc •24- 201005875 120可為藉由Applied Producer之高縱橫比製程（「HARP」） 沈積之 TEOS ’ TEOS 可購自 Applied Materials(Santa Clara, CA)。氧化物材料可以高於犧牲材料17〇之溫度來沈積。 如圖1 5中所示，填充材料120可（諸如）藉由CMP來平坦 化以暴露硬遮罩材料11 4的上表面1 76。除移除填充材料 120之若干部分之外’平坦化亦可移除犧牲材料ι7〇上覆於 硬遮罩材料114的若干部分。如圖16中所示，在鰭狀物13 〇 之側壁上保留之犧牲材料170及犧牲氧化物材料174(若存 在）可經選擇性移除，從而鄰近於鰭狀物丨30而形成第二渠 溝122(或RAD渠溝）。犧牲材料170可使用相對於填充材料 120及硬遮罩材料114對於犧牲材料17〇為選擇性的乾式蝕 刻化學處理或濕式蝕刻化學處理來移除。因而，第一渠溝 Π6中之填充材料12〇可保持實質上完整。蝕刻化學處理可 具有為大於大約20:1(諸如，大於大約1〇〇:1)之犧牲材料 170相對於填充材料12〇的選擇率。舉非限制性實例而言， HF之稀釋溶液可用以選擇性移除犧牲材料丨7〇。然而，亦 可使用具有所要選擇率之其他習知敍刻化學處理。藉由利 用犧牲材料170與填充材料12〇之間的蝕刻特性之差異，填 充材料⑽可保留於第—渠溝116中，而犧牲材料i7㈣移 除。 A / I n\ 小 • n 丁Vi 1 厶 u 王 | 於 第一木溝122中’且於閘氧化物126上方沈積閘極材料 128。如圖18"斤示，可移除在填充材料12〇之頂部表面上 方延伸的閘極材料128之—部分，從而產生具有閘極129及 14069I.doc -25- 201005875 隔離氧化物區132的半導體結構ι34Β。可藉由習知技術（諸 如，藉由CMP)來移除閘極材料128之該部分以暴露硬遮罩 材料114的頂部表面。可使用習知濕式蝕刻或乾式蝕刻製 程使閘極材料128進一步凹入至所要深度。可藉由隔離氧 化物區132使所得閘極129彼此有效隔離。如上文所描述而 形成之閘極129的Leffectlve可比習知閘極之長大約4 或大約5倍。半導體結構Π4Β可經受額外處理以產生所要 έ己憶體裝置。此處理在此項技術中為已知的，且因此並未 在本文中詳細描述。舉非限制性實例而言，半導體結構 1 3 4Β可用於鑲嵌製程中。鑲嵌製程在此項技術中為已知 的，且因此並未在本文令詳細論述。在後續處理期間，可 移除在鰭狀物130上方保留之硬遮罩材料114，在此時半導 體結構134Β可實質上等同於半導體結構ι34Α。 在又一實施例中，可藉由在基板102中形成ν形渠溝 184(參見圖19)來達成由半導體結構134D(參見圖21)之閘極 材料128形成之閘極（未圖示）之間的改良之實體隔離。因 而閘極之Leffective及場閘氧化物可增大。可在不利用第 二光微影或遮蔽動作的情況下達成閘極之間的隔離，此提 供對於製程的大量成本節省。另外，亦可形成自對準特 徵。在此實施例中，如先前在圖1〇至圖12中所描述並說 明，鰭狀物130可形成於基板1〇2中，且犧牲氧化物材料 174(若存在）及犧牲材料17〇等形地沈積於鰭狀物13〇上方。 如圖19中所說明’犧牲材料n〇可用作硬遮罩以在基板1〇2 中形成V形渠溝184。V形渠溝184可具有實質上傾斜之側 140691.doc -26- 201005875
對比而。，上文所描述且展示於圖13中之第—渠溝 ^可具有實質上垂直的側壁。可藉由使用諸如胸❿電 漿钱刻或碳說化合物電槳餘刻的習知乾式電㈣虫刻來敍刻 犧牲材料17G、犧牲氧化物材料m(若存在）及基板⑽而形 成V形渠溝184。或者，可使用習知乾式電漿蝕刻獨立於基 板⑽來餘刻犧牲材料17〇及犧牲氧化物材料174(若存在）。 儘管在圖！9中展示保留於趙狀物13〇上方之犧牲材料⑺為 具有圓f，但犧牲材料17G之角可如先前所提及而為方 形。可藉由控制如在此項技術已知之勒刻條件（如钮刻化 學j理、流動、溫度壓力、偏壓或基板1〇2的定向）來產生 所口月V形」之V形渠溝184。V形渠溝184之深度可取決於 待形成於V形渠溝184中之特徵且取決於用於實體隔離由閉 極材料128形成之閘極的要|。如此項技術中已知，V形渠 溝184之所要深度可藉由一般熟習此項技術者來選擇，且 可藉由適當調整姓刻條件來達成。 在形成V形渠溝184之後，如圖2〇中所示，可移除犧牲材 料17〇及犧牲氧化物材料174(若存在），從而暴料狀物13〇 的側壁。可藉由f知技術來移除此等材料，諸如藉由使用 相對於基板102及硬遮罩材料i 14對於犧牲材料m為選擇 性的乾式蝕刻化學處理或濕式蝕刻化學處理來移除此等材 料。可隨後（諸如）由閘氧化物126來填充V形渠溝184，從 而形成半導體結構134C。儘管閘氧化物126可實質上填充 V形渠溝184，但鰭狀物13〇之間的空間丨78可保持實質上無 閘氧化物126。如圖21中所示，閘極材料128可接著等形地 140691.doc -27· 201005875 沈積於錯狀物13 〇上太。雜a 料128上方- 卜犧牲材料18〇可形成於閘極材 :“仗而形成半導體結構咖由間氧化物126來 3 S形渠溝184，所以閉極材料128可形成於錯狀物 ==不形成於v„_。藉由在沈積間極材 ™成之間極可在後續二溝184，肇材料 在後凟處理之後彼此有效隔離。產生閘 極:處理動作的剩餘部分可如美國專利第7,〇98,⑻號及美 國利申睛公開案第20〇6/〇〇464〇7號中所描述來進行。如 上文所描述而形成之閘極的Le⑽ive可比習知閘極之 Leffe(：tive長大約4或大約5倍。 儘：本發明可能易受各種修改以及替代形式及實施，但 牟貝例而°在圖式中展示特定實施例且在本文中已詳細 描返了該等特定實施例。然而，應理解，本發明並不限於 所揭示之特定實施例。實情為，本發明涵蓋屬於本發明之 如由以下附加申請專利範圍及其法律等效物所界定之範疇 的所有修改、等效物及替代。 【圖式簡單說明】 圖1為—習知記憶體裝置結構之橫截面圖； 圖2至圖9為本發明之半導體結構之實施例在各種製造階 •fee期間的橫截面圖； 圖10至圖18為本發明之半導體結構之實施例在各種製造 階段期間的橫截面圖；及 圖19至圖21為本發明之半導體結構之實施例在各種製造 階段期間的橫截面圖。 14069l.doc -28- 201005875 【主要元件符號說明】 2 基座/鰭狀物 4 傾斜側壁 6 基板 8 閘極線材料 102 基板 104 氧化物材料 106 氮化物材料 108 氧化物支柱材料 110 1虫刻終止材料 112 多晶梦材料 114 硬遮罩材料 116 第一渠溝 116' 變窄之第一渠溝 116" 第一渠溝 117 側壁 117' 側壁 117" 侧壁 118 襯墊 119 間隔材料 120 填充材料 122 第二渠溝 122' 第二渠溝 124 氧化物支柱 140691.doc - 29 - 201005875 124' 氧化物支柱 124A 氧化物支柱 124B 氧化物支柱 125 側壁 126 閘氧化物 128 閘極材料 129 閘極 130 鰭狀物 132 隔離氧化物區 134A 半導體結構/半導體基板 134B 半導體結構 134C 半導體結構 134D 半導體結構 170 犧牲材料 174 犧牲氧化物材料 176 上表面 178 空間 180 額外犧牲材料 184 V形渠溝 F 最小特徵大小 140691.doc -30-

Claims (1)

  1. 201005875 七、申請專利範圍： 1. 一種在一半導體結構中隔離閘極之方法，該方法包括： ，二由上復於—基板之複數種材料形成複數個第一渠 溝’該複數種材料包括—種氮化物材料、—種氧化物支 柱材料 種飯刻終止材料及一種多晶秒材料； 、.在該複數個第一渠溝之側壁上且上覆於該氮化物材 料、邊乳化物支柱材料、該蝕刻終止材料及該多晶矽材 料形成一間隔材料；
    、—將該複數個第-渠溝至少部分延伸至該基板中以形成 複數個隔離渠溝，該間隔材料鄰近於該多晶矽材料、該 钮刻、.’、止材料、该氧化物支柱材料及該氮化物材料而保 留於該複數個第一渠溝的該等側壁上； 由一填充材料來填充該複數個隔離渠溝； 移除該間隔材料以鄰近於該多晶石夕材料、該蚀刻終止 材料、該氧化物支柱材料及該氮化物材料之垂直邊緣形 成一間隙； 藉由移除該多晶石夕材料及該钮刻終止材料以及該氧化 物支柱材料之-部分以形成複數”二㈣及複數個氧 化物支柱來擴大該間隙；及 將該複數個第二渠溝延伸至該基板中以形成複數個凹 入之存取裝置渠溝。 2.如請求項!之方法’其中經由上覆於一基板之複數種材 料形成複數個第-渠溝包括：產生該複數” n 該複數個第-渠溝包括該多晶矽材料、該蝕刻終止材料 14069I.doc 201005875 及該氧化物支柱材料中的實質上垂直之側壁。 3.如請求項1之方法’其中經由上覆於-基板之複數種材 7成複數個第—渠溝包括：形成具有一為f之最小特 徵大小的該複數個第一渠溝。 4· 士明求項丨之方法，其中在該複數個第一渠溝之側壁上 形成一間隔材料包括：將該複數個第一渠溝之寬度減小 至 F/2。 士 β求項1之方法，其中將該複數個第一渠溝至少部分 延伸至該基板中以形成複數個隔離渠溝進一步包括：底 切該基板之一上表面的若干部分。 6. 如凊求項1之方法，其中將該複數個第一渠溝至少部分 延伸至該基板中以形成複數個隔離渠溝包括：形成具有 實質上垂直之側壁的該複數個隔離渠溝。 7. 如請求項6之方法，其中將該複數個第一渠溝至少部分 延伸至該基板中以形成複數個隔離渠溝包括：形成具有 一為F/2之寬度的該複數個隔離渠溝。 8. 如請求項1之方法’其進一步包括在該複數個隔離渠溝 中沈積一概塾。 9. 如請求項1之方法’其中藉由移除該多晶矽材料及該钮 刻終止材料以及該氧化物支柱材料之一部分以形成複數 個第二渠溝及複數個氧化物支柱來擴大該間隙包括：移 除該多晶矽材料及該蝕刻終止材料；及橫向蝕刻該氧化 物支枚材料。 10. 如請求項1之方法，其中將該複數個第二渠溝延伸至該 140691.doc 201005875 形成具 基^反令以形成複數個凹入之存取裝置渠溝包括 有貫質上垂直之側壁的該複數個第二渠溝。 11. 如明求項1之方法’其中將該複數個第二渠溝延伸至該 基板t以形成複數個凹入之存取裝置渠溝包括：使用該 稷數個乳化物支柱作為—硬遮罩來形成該複數個凹入之 存取裝置渠溝。 由一閘極材料填充 β亥基板移除該複數
    12,如請求項i之方法，其進一步包括·· 该複數個凹入之存取裝置渠溝；及自 個氧化物支柱。 13. —種半導體結構，該半導體結構包括： 一基板中之複數個隔離渠溝’實f上由—填充材料來 填充該複數個隔離渠溝； 襯墊，其與該複數個隔離渠溝中之該填充材料接 觸；及 忒基板中之複數個凹入之存取裝置渠溝，該複數個凹 U 入之存取裝置渠溝中之每一凹入之存取裝置渠溝鄰近於 該襯墊且鄰近於上覆於該基板的一個氧化物支柱。 士胃求項13之半導體基板，其中該複數個凹入之存取裝 置渠溝中之每一凹入之存取裝置渠溝係鄰近於該襯墊、 ' 一個氧化物支柱及該基板。 月求項13之半導體基板，其中該複數個凹入之存取裝 置渠溝中之每一凹入之存取裝置渠溝的一寬度包括：形 成於該基板中之至少一閘極的一寬度。 月长項13之半導體基板，其中該複數個凹入之存取裝 140691.doc 201005875 置渠溝中之每一凹入之存取裝置渠溝包括—為M2的寬 度。 17. 18. 19. 20. 如請求項13之半導體基板，其中該氧化物支柱包括一 F/2的寬度。 ' 如請求項13之半導體結構，其中該複數個凹入之存取裝 置渠溝中之每一四入之存取裝置渠溝及該複數個隔二 溝中的每一隔離渠溝之側壁具有一對於垂直小於大約5。 的傾角。 一種在—半導體結構中隔離閘極之方法，該方法包括： —在一基板中形成複數個鰭狀物，該複數個縛狀物中之 每一者具有形成於該鰭狀物之一頂部表面上的一硬 材料； I 在該複數個鰭狀物上方形成一犧牲材料； 在^基板中形成複數個第一渠溝，該複數個第—渠溝 中之每一第—渠溝分離該複數個鰭狀物中 物； ."、日狀 將一填充材料沈積於該複數個第一渠溝中； 移除該填充材料之一部分以暴露該硬遮罩材料 部表面； M 移除該犧牲材料以形成複數個第二渠溝； 在該複數個第二渠溝中沈積一閘極材料；及 /多除該閘極材料之一部分以暴露該硬遮罩材料的該頂 部表面。 如清求項19之方法，其中在該複數個韓狀物上方形成一 140691.doc 201005875 料包括：等形地沈積-具有雜質之低沈積溫度、 低遂度氧化物材料。 月p 19之方法，其t在該基板令形成複數個第一渠 '二：利用該複數個續狀物上方之該犧牲材料作為一 硬〜罩來形成該複數個第一渠溝。 22_如请求項19之方法，其中在該複數個第一渠溝中沈積一 Π材料包括：在該複數個第—渠溝中沈積—高密度氧 化物材料。 23·如π求項19之方法，其中在該複數個第—渠溝_沈積一 填充材料及移除該填充材料之—部分以暴露該硬遮罩材 料之-頂部表面包括：在該複數個第—渠溝中形成複數 個隔離氧化物區。 24.如請求項19之方法，其中移除該犧牲材料以形成複數個 第一渠溝包括：鄰近於該複數個鰭狀物中之每一鰭狀物 形成該複數個第二渠溝。 ;25·如請求項19之方法，其中在該複數個第二渠溝中沈積一 閘極材料及移除該閘極材料之一部分以暴露該硬遮罩材 料之該頂部表面包括：在該複數個第二渠溝中形成複數 個閘極。 26.如请求項25之方法，其進_步包括使該閘極材料凹入。 27_種在一半導體結構中隔離閘極之方法，該方法包括·· 在—基板中形成複數個鰭狀物，該複數個鰭狀物中之 每一者具有形成於該鰭狀物之一頂部表面上的—硬遮罩 材料； ^ 140691.doc 201005875 在該複數個H狀物上方形成—犧牲材料； 在該基板中形成複數個V形渠溝； 自該複數個鰭狀物移除該犧牲材料； 28. 29. 30. 31. 32. 33. 34. 由一閘氧化物填充該複數個乂形渠溝及 在該複數個縛狀物上方形成-閘極_。 如請求項27之方法，其中在 ，垄七紅, 在該基板令形成複數個V形準 溝匕括·形成該複數個v形渠溝中之每_v形汽- 離該複數個鰭狀物中的每—鰭狀物。 攸而为 如凊求項2 7之方法，並φ自姑、本，， 材料勺按· ’、 數個鰭狀物移除該犧牲 "G括·暴硌該複數個鰭狀物的側壁。 如清求項2 7之方法，盆φ 士 gg ^ ψ -；Ε ^ ^ , /、 一'氧化物填充該複數個V 溝包括：在未將該閉氧化物沈積於該複數個鰭狀物 :壁上的情況下由該間氧化物填充該複數個ν= 種半導體結構，該半導體結構包括：
    一基板，該基板包括複數個鰭狀物及複數個V形 溝’該複數個V形渠溝中之每_ν形渠溝分離該複數個 狀物中的每—韓狀物。 其中該複數個鰭狀物包括複 如請求項3 1之半導體結構 數個矽鰭狀物。 如》月求項3 1之半導體結構’其進—步包括該複數個V形 渠溝中的—閘氧化物。 如:青f項31之半導體結構，其中實質上由一閘氧化物填 充及複數個V形渠溝，且—閘極材料與該複數個韓狀物 的側壁接觸。 140691.doc
TW098118236A 2008-06-02 2009-06-02 提供電性隔離之方法及包含該方法之半導體結構 TWI396252B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/131,608 US7824983B2 (en) 2008-06-02 2008-06-02 Methods of providing electrical isolation in semiconductor structures

Publications (2)

Publication Number Publication Date
TW201005875A true TW201005875A (en) 2010-02-01
TWI396252B TWI396252B (zh) 2013-05-11

Family

ID=41378697

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098118236A TWI396252B (zh) 2008-06-02 2009-06-02 提供電性隔離之方法及包含該方法之半導體結構

Country Status (6)

Country Link
US (4) US7824983B2 (zh)
EP (2) EP2294610A4 (zh)
KR (2) KR101316959B1 (zh)
CN (1) CN102047409A (zh)
TW (1) TWI396252B (zh)
WO (1) WO2009148912A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9012303B2 (en) 2013-03-11 2015-04-21 Nanya Technology Corporation Method for fabricating semiconductor device with vertical transistor structure

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7824983B2 (en) 2008-06-02 2010-11-02 Micron Technology, Inc. Methods of providing electrical isolation in semiconductor structures
US8101497B2 (en) * 2008-09-11 2012-01-24 Micron Technology, Inc. Self-aligned trench formation
KR101055747B1 (ko) * 2008-11-13 2011-08-11 주식회사 하이닉스반도체 수직 채널 트랜지스터를 구비하는 반도체 장치의 제조방법
KR101078726B1 (ko) 2009-02-27 2011-11-01 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
TW201036142A (en) * 2009-03-16 2010-10-01 Nanya Technology Corp Manufacturing method of supporting structure for stack capacitor in semiconductor device
US20110115047A1 (en) * 2009-11-13 2011-05-19 Francois Hebert Semiconductor process using mask openings of varying widths to form two or more device structures
US8278175B2 (en) 2010-06-10 2012-10-02 International Business Machines Corporation Compressively stressed FET device structures
US9553193B2 (en) 2010-11-19 2017-01-24 Micron Technology, Inc. Double gated fin transistors and methods of fabricating and operating the same
US8293625B2 (en) * 2011-01-19 2012-10-23 International Business Machines Corporation Structure and method for hard mask removal on an SOI substrate without using CMP process
US8178418B1 (en) * 2011-04-25 2012-05-15 Nanya Technology Corporation Method for fabricating intra-device isolation structure
US9318370B2 (en) 2011-08-04 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. High-k dielectric liners in shallow trench isolations
JP5646416B2 (ja) * 2011-09-01 2014-12-24 株式会社東芝 半導体装置の製造方法
US8865595B2 (en) * 2012-01-05 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Device and methods for forming partially self-aligned trenches
US9276001B2 (en) * 2012-05-23 2016-03-01 Nanya Technology Corporation Semiconductor device and method for manufacturing the same
US11037923B2 (en) * 2012-06-29 2021-06-15 Intel Corporation Through gate fin isolation
US8883570B2 (en) * 2012-07-03 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate FETs and methods for forming the same
US8946050B2 (en) * 2012-10-30 2015-02-03 Globalfoundries Inc. Double trench well formation in SRAM cells
US8722494B1 (en) 2012-11-01 2014-05-13 International Business Machines Corporation Dual gate finFET devices
KR20140094353A (ko) 2013-01-22 2014-07-30 삼성전자주식회사 반도체 소자의 제조 방법
KR102067171B1 (ko) 2013-02-14 2020-01-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9076870B2 (en) * 2013-02-21 2015-07-07 United Microelectronics Corp. Method for forming fin-shaped structure
US8816428B1 (en) 2013-05-30 2014-08-26 International Business Machines Corporation Multigate device isolation on bulk semiconductors
WO2014203303A1 (ja) * 2013-06-17 2014-12-24 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
US9472652B2 (en) * 2013-12-20 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of semiconductor device
US9324665B2 (en) * 2013-12-27 2016-04-26 Intel Corporation Metal fuse by topology
US9196728B2 (en) * 2013-12-31 2015-11-24 Texas Instruments Incorporated LDMOS CHC reliability
US9548213B2 (en) * 2014-02-25 2017-01-17 International Business Machines Corporation Dielectric isolated fin with improved fin profile
US9460956B2 (en) * 2014-06-12 2016-10-04 Taiwan Semiconductor Manufacturing Company Limited Method of forming shallow trench isolation and semiconductor device
US9613954B2 (en) * 2014-07-08 2017-04-04 International Business Machines Corporation Selective removal of semiconductor fins
US9171752B1 (en) * 2014-08-12 2015-10-27 Globalfoundries Inc. Product comprised of FinFET devices with single diffusion break isolation structures, and methods of making such a product
US10504893B2 (en) * 2014-08-29 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device with protection layer
KR102150254B1 (ko) 2014-09-15 2020-09-02 삼성전자주식회사 반도체 소자의 제조 방법
US9583625B2 (en) * 2014-10-24 2017-02-28 Globalfoundries Inc. Fin structures and multi-Vt scheme based on tapered fin and method to form
US9520466B2 (en) * 2015-03-16 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical gate-all-around field effect transistors and methods of forming same
KR20160114907A (ko) * 2015-03-25 2016-10-06 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
CN106158748B (zh) 2015-04-07 2022-01-18 联华电子股份有限公司 半导体元件及其制作方法
US9293374B1 (en) * 2015-06-12 2016-03-22 International Business Machines Corporation Self-aligned low defect segmented III-V finFET
US9601495B2 (en) * 2015-07-30 2017-03-21 Globalfoundries Inc. Three-dimensional semiconductor device with co-fabricated adjacent capacitor
US9553088B1 (en) * 2015-09-24 2017-01-24 International Business Machines Corporation Forming semiconductor device with close ground rules
EP3153463B1 (en) * 2015-10-08 2018-06-13 IMEC vzw Method for producing a pillar structure in a semiconductor layer
US9793164B2 (en) * 2015-11-12 2017-10-17 Qualcomm Incorporated Self-aligned metal cut and via for back-end-of-line (BEOL) processes for semiconductor integrated circuit (IC) fabrication, and related processes and devices
CN105702737B (zh) * 2016-02-05 2019-01-18 中国科学院微电子研究所 连接有负电容的多栅FinFET及其制造方法及电子设备
US9847425B2 (en) * 2016-03-24 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with a semiconductor strip as a base
CN107346759B (zh) * 2016-05-06 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN109417094B (zh) * 2016-07-01 2022-10-21 英特尔公司 自-对准栅极边缘三栅极和finFET器件
KR102559010B1 (ko) * 2016-08-05 2023-07-25 삼성전자주식회사 반도체 소자 제조방법
US9911736B1 (en) * 2017-06-14 2018-03-06 Globalfoundries Inc. Method of forming field effect transistors with replacement metal gates and contacts and resulting structure
KR102365108B1 (ko) * 2017-08-01 2022-02-18 삼성전자주식회사 집적회로 장치
US20190139830A1 (en) * 2017-11-03 2019-05-09 Globalfoundries Inc. Self-aligned gate isolation
US10796969B2 (en) * 2018-09-07 2020-10-06 Kla-Tencor Corporation System and method for fabricating semiconductor wafer features having controlled dimensions
US11210447B2 (en) * 2018-09-26 2021-12-28 Taiwan Semiconductor Manufacturing Co., Ltd. Reconfiguring layout and sizing for transistor components to simultaneously optimize logic devices and non-logic devices
CN110970494B (zh) * 2018-09-28 2024-05-17 长鑫存储技术有限公司 一种半导体结构及其制备方法
CN112271134B (zh) * 2020-10-20 2021-10-22 苏州东微半导体股份有限公司 半导体功率器件的制造方法
US11488961B2 (en) * 2021-03-02 2022-11-01 Nanya Technology Corporation Semiconductor device

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL176415C (nl) * 1976-07-05 1985-04-01 Hitachi Ltd Halfgeleidergeheugeninrichting omvattende een matrix van halfgeleidergeheugencellen, die bestaan uit een veldeffekttransistor en een opslagcapaciteit.
US5013680A (en) * 1990-07-18 1991-05-07 Micron Technology, Inc. Process for fabricating a DRAM array having feature widths that transcend the resolution limit of available photolithography
US5972776A (en) * 1995-12-22 1999-10-26 Stmicroelectronics, Inc. Method of forming a planar isolation structure in an integrated circuit
US5763315A (en) * 1997-01-28 1998-06-09 International Business Machines Corporation Shallow trench isolation with oxide-nitride/oxynitride liner
US6475865B1 (en) * 1997-08-21 2002-11-05 United Microelectronics Corp. Method of fabricating semiconductor device
US6265282B1 (en) * 1998-08-17 2001-07-24 Micron Technology, Inc. Process for making an isolation structure
US6287904B1 (en) * 2000-01-27 2001-09-11 Advanced Micro Devices, Inc. Two step mask process to eliminate gate end cap shortening
KR100604816B1 (ko) * 2003-05-19 2006-07-28 삼성전자주식회사 집적 회로 소자 리세스 트랜지스터의 제조 방법 및 이에의해 제조된 집적회로 소자 리세스 트랜지스터
KR100517559B1 (ko) * 2003-06-27 2005-09-28 삼성전자주식회사 핀 전계효과 트랜지스터 및 그의 핀 형성방법
US6956278B2 (en) * 2003-06-30 2005-10-18 Matrix Semiconductor, Inc. Low-density, high-resistivity titanium nitride layer for use as a contact for low-leakage dielectric layers
DE10361695B3 (de) * 2003-12-30 2005-02-03 Infineon Technologies Ag Transistorstruktur mit gekrümmtem Kanal, Speicherzelle und Speicherzellenfeld für DRAMs sowie Verfahren zur Herstellung eines DRAMs
US7381609B2 (en) * 2004-01-16 2008-06-03 International Business Machines Corporation Method and structure for controlling stress in a transistor channel
KR100549008B1 (ko) * 2004-03-17 2006-02-02 삼성전자주식회사 등방성식각 기술을 사용하여 핀 전계효과 트랜지스터를제조하는 방법
US7098105B2 (en) * 2004-05-26 2006-08-29 Micron Technology, Inc. Methods for forming semiconductor structures
US7442976B2 (en) * 2004-09-01 2008-10-28 Micron Technology, Inc. DRAM cells with vertical transistors
US7199419B2 (en) * 2004-12-13 2007-04-03 Micron Technology, Inc. Memory structure for reduced floating body effect
TWI258871B (en) * 2005-01-10 2006-07-21 Neobulb Technologies Inc Improved structure for LED package
US7384849B2 (en) * 2005-03-25 2008-06-10 Micron Technology, Inc. Methods of forming recessed access devices associated with semiconductor constructions
US7462538B2 (en) * 2005-11-15 2008-12-09 Infineon Technologies Ag Methods of manufacturing multiple gate CMOS transistors having different gate dielectric materials
KR100763330B1 (ko) * 2005-12-14 2007-10-04 삼성전자주식회사 활성 핀들을 정의하는 소자분리 방법, 이를 이용하는반도체소자의 제조방법 및 이에 의해 제조된 반도체소자
US7495294B2 (en) * 2005-12-21 2009-02-24 Sandisk Corporation Flash devices with shared word lines
KR100725370B1 (ko) * 2006-01-05 2007-06-07 삼성전자주식회사 반도체 장치의 제조 방법 및 그에 의해 제조된 반도체 장치
DE102006001680B3 (de) * 2006-01-12 2007-08-09 Infineon Technologies Ag Herstellungsverfahren für eine FinFET-Transistoranordnung und entsprechende FinFET-Transistoranordnung
US7476933B2 (en) * 2006-03-02 2009-01-13 Micron Technology, Inc. Vertical gated access transistor
JP4866652B2 (ja) * 2006-05-10 2012-02-01 ルネサスエレクトロニクス株式会社 半導体記憶装置
KR100810895B1 (ko) 2006-08-24 2008-03-07 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US7452766B2 (en) * 2006-08-31 2008-11-18 Micron Technology, Inc. Finned memory cells and the fabrication thereof
KR100881818B1 (ko) * 2006-09-04 2009-02-03 주식회사 하이닉스반도체 반도체 소자의 형성 방법
US7700427B2 (en) * 2007-06-13 2010-04-20 Qimonda Ag Integrated circuit having a Fin structure
US7824983B2 (en) 2008-06-02 2010-11-02 Micron Technology, Inc. Methods of providing electrical isolation in semiconductor structures

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9012303B2 (en) 2013-03-11 2015-04-21 Nanya Technology Corporation Method for fabricating semiconductor device with vertical transistor structure
TWI490924B (zh) * 2013-03-11 2015-07-01 南亞科技股份有限公司 半導體元件及其製造方法

Also Published As

Publication number Publication date
KR20120108066A (ko) 2012-10-04
TWI396252B (zh) 2013-05-11
US20100133609A1 (en) 2010-06-03
US7824983B2 (en) 2010-11-02
US20090294840A1 (en) 2009-12-03
KR101316959B1 (ko) 2013-10-11
EP2294610A2 (en) 2011-03-16
WO2009148912A2 (en) 2009-12-10
CN102047409A (zh) 2011-05-04
US20150187767A1 (en) 2015-07-02
US20120181605A1 (en) 2012-07-19
KR101273007B1 (ko) 2013-06-10
WO2009148912A3 (en) 2010-03-04
EP3082156A1 (en) 2016-10-19
EP2294610A4 (en) 2014-04-30
US8148775B2 (en) 2012-04-03
KR20110027719A (ko) 2011-03-16
US8987834B2 (en) 2015-03-24

Similar Documents

Publication Publication Date Title
TW201005875A (en) Methods of providing electrical isolation and semiconductor structures including same
CN103855215B (zh) 具有隔离沟道的finfet器件
JP5282888B2 (ja) Ｕ型トランジスタおよび関連する製造方法
TWI323511B (en) Semiconductor device having a recess channel transistor
US8101497B2 (en) Self-aligned trench formation
TWI329351B (en) Silicided recessed silicon
US7504287B2 (en) Methods for fabricating an integrated circuit
TW201230162A (en) Vertically stacked fin transistors and methods of fabricating and operating the same
TW201013838A (en) Method of forming finned semiconductor devices with trench isolation
TW200525749A (en) Methods and structures for planar and multiple-gate transistors formed on SOI
TWI285943B (en) Trench capacitor DRAM cell using buried oxide as array top oxide
TW200525748A (en) Method of forming FET silicide gate structures incorporating inner spacers
TWI582841B (zh) 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置
TWI249223B (en) Spacer for a split gate flash memory cell and a memory cell employing the same
TWI306670B (en) Memory device
US7538393B2 (en) Field insulator FET device and fabrication method thereof
US7374992B2 (en) Manufacturing method for an integrated semiconductor structure
TW200807565A (en) Semiconductor device and method for fabricating the same
KR101060767B1 (ko) 반도체장치의 접합 형성 방법
TWI262545B (en) Semiconductor device and fabricating method thereof