[go: up one dir, main page]

TW200931812A - Synthesizer, synthesizer module, and reception device and electronic device using same - Google Patents

Synthesizer, synthesizer module, and reception device and electronic device using same Download PDF

Info

Publication number
TW200931812A
TW200931812A TW097142832A TW97142832A TW200931812A TW 200931812 A TW200931812 A TW 200931812A TW 097142832 A TW097142832 A TW 097142832A TW 97142832 A TW97142832 A TW 97142832A TW 200931812 A TW200931812 A TW 200931812A
Authority
TW
Taiwan
Prior art keywords
frequency
synthesizer
frequency division
fractional
changed
Prior art date
Application number
TW097142832A
Other languages
English (en)
Inventor
Akihiko Namba
Takeshi Fujii
Yasunobu Tsukio
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Publication of TW200931812A publication Critical patent/TW200931812A/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H03L1/027Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using frequency conversion means which is variable with temperature, e.g. mixer, frequency divider, pulse add/subtract logic circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Description

200931812 六、發明說明: C發明所屬之技術領域:! 本發明係有關於一種合成器、合成器模組、及使用其 之接收裝置與電子機器。 5 【先前技術3 以下,利用第14圖,說明諸如專利文獻1所揭示之進行 基準振盪器之溫度補償之習知合成器。 第14圖係習知之進行基準振盪器之溫度補償之合成器 之方塊圖。在第14圖中,習知之合成器1〇〇係以第1分頻器 10 102對由基頻振盪器101輸出之基準振盪信號進行分頻後, 輸入至比較器103。進而,比較器103之輸出信號係於低通 濾波器104積分,轉換成具有直流近旁之頻率之信號。根據 該信號電壓值,電壓控制振盪器105輸出振盪信號,作為局 部信號。進而,電壓控制振盪器105係將振盪信號輸入於第 15 2分頻器106。在第2分頻器106,按通道指定,以控制電路 107所指定之分頻數,對振盪信號進行分頻,輸出於比較器 103。在比較器103,比較來自第2分頻器1〇6之輸入信號及 來自第1分頻器102之輸入信號。 以上是基本的合成器之動作。在第14圖所示之合成器 20 WO中,進一步藉溫度感應器檢測之溫度控制第2分頻器 106之分頻數。簡單地說明其動作。以溫度感應器1〇8檢測 周圍溫度,在A/D(類比/數位)變換器109將其溫度變換成數 位信號。由事前記憶有依溫度而定之補正值之EEPROM(可 將内容電性地改寫之讀出專用記憶元件)等之記憶體110, 3 200931812 讀出因應A/D變換器109之輸出之預定補正值,輸出至控制 電路107。控制電路1〇7係因應記憶體no所輸出之補正值, 變更第2分頻器1〇6之分頻數。 第2分頻器1〇6具有累加器,藉使分頻數輸入於累加 5器,以變更分頻數。第15圖係顯示第2分頻器106内之習知 累加器之結構圖。利用第15圖’以二進制19位元之累加器 為例,說明習知之分頻數變更的方法。 在第15圖中,習知之累加器1丨丨係具有第1正反器lu, 第1正反器113暫時固持由控制電路107(第14圖)輸入之分數 10分頻數N之資料,在時鐘信號之上升由q端子將分數分頻數 N之資料發送至加法器112。進而,累加器1U係具有第2正 反器114 ’第2正反器114暫時固持由第i加法器112輸入之累 加值資料’在時鐘信號之上升由卩端子將累加值資料發送至 第1加法器112。在第1加法器112中由來自第i正反器 15及第2正反器114之輸入資料相加之結果在溢位時,將作 為溢位貝料之值「lj發送至構成第2分頻器106(第Μ圖)之 第2加法器(未不於圖中)。即只有在第15圖之累加器⑴ 輸出溢位資料時,可變分頻器15(第Μ圖)之分頻比成為Μ + 1,除此以外時之分頻比則為Μ。 20 &如此構成形成之習知之-般的合成器中,在將分頻 比變化時,先暫時重設第2分頻器ι〇6,其次,選擇所期望 之刀頻比。即’如第15圖所示,在第2正反器ιι4之d端子連 接重叹σ[Π15 ’在將分頻比變化時,首先朝重設部⑴之尺 端子輸入重设仏號。藉此,儲存在累加器ηι之資料變回事 200931812 先設定之資料。這是因為由於累加器m儲存有過去的資 料’因此不將這些資料重設的話,將造成延遲換成預期分 頻比之切換者。例如,令分數分頻數為219,累加器之動作 頻率為5MHz時,不先重設(保持過去的累加值之狀態下), 5就變更分頻比時,則衍生最大達0.1秒鐘之切換延遲。為 此’必須先將累加器111之初始值重設成事先設定之值。 第16圖係顯示第2分頻器106(第14圖)之動作之計時 圖。為了簡單說明起見,第16圖之計時係顯示使用以2進制 為3位元之累加器之型態。令分數分頻數N = 3時,在時鐘信 10號&之第三次上升時,累加值b為「9」,超過以2進制為3位 元之最大值之「8」,造成進位。藉此發送「丨」,作為溢位 資料c,分頻比d變成「M+1」^與此同時,進位後之剩餘 資料之「1」朝第1正反器113(第15圖)輸入。在此,經由控 制電路107輸入之分數分頻數N為「3」變更為其他值時,在 15第15圖之習知之累加器111中,有重設信號輸入於重設部 u5 ’使得朝第2正反器114輸入之累加值重設變回〇。 一般而言,習知之合成器大多使用於行動電話之通道 切換者。惟,例如,將習知之合成器100使用於數位電視機 之接收機等之時,以進行對應於溫度變化之第2分頻器1〇6 20之控制之時序,第2分頻器106每次都會被重設。在這瞬間, 使振盪器105之振盈頻率(合成器之輸出頻率)大大變動,使 得振盈頻率之功率及其近旁之雜訊比之相位雜訊變大。通 吊,這個振盪頻率是用於局部信號等等,而局部信號之相 位雜訊性能之惡化會引起接收信號之c/N(Carrier/Noise;載 5 200931812 波雜訊)特性之大幅度劣化。在此,⑽係接收信號與雜訊 之比’當這C/Ν變小,會引發位於解調側之㈣㈣£晴 Rate(位元錯誤率))之增加,使接收狀態惡化。例如在電視 機時,在這C/N惡化之期間,接收狀態變差或變成不能執行 5 接收之狀態。
[專利文獻1 ]日本發明申請案公開公報第H〇3_2〇99丨7號 【發明内容I 本發明係提供-種分頻器在切換分頻比時相位雜訊劣 化較少之合成器。 10 *發明之合成器包含有:比較器’係輸人由基準振遭 器所輸出之基準振盡信號者;振1器,係根據比較器之輪 出信號’輸出振靈信號者;及分頻器,係根據來自控制部 之控制,對振盪器之輸出信號進行分頻者。進而包含有頻 率誤差檢測部,該頻率誤差檢測部係檢測事先設定之頻率 15及根據基準振盪信號之頻率間之誤差。進而,比較器係比 較來自分頻器之輸出信號及來自基準振盪器之輸出信號, 將顯示比較結果之信號輸出至振盪器。進而,控制部係根 據頻率誤差檢測部之輸出信號,將分頻器之分頻比變化, 並於分頻比保持在過去值之狀態下將分頻比變化者。 20 藉如此構成,本發明之合成器係於對應溫度變化,將 分頻器之分頻比變化時,不須重設分頻器之狀態下(保持在 過去之累加值之狀態下)變更分頻比。因此,可抑制變更分 頻比時之合成器的輸出頻率變化較小,且防止相位雜訊之 劣化’可防止成為接收性能指標之C/N特性之劣化。 200931812 [圖式簡單說明] 第1圖係顯示本發明電子機器之一實施型態之構成圖。 第2圖係顯示同一實施型態中累加器之構成圖。 第3圖係顯示同一實施型態中分頻器之動作之計時圖。 5 第4 A圖係顯示同一實施型態中分頻器之另一動作之計 時圖。 第4B圖係顯示同一實施型態中分頻器之另一動作之計 時圖。
第4C圖係顯示同一實施型態中分頻器之另一動作之計 10 時圖。 第5圖係顯示同一實施型態中另一累加器之構成圖。 第6圖係顯示使用同一實施型態之另一累加器之分頻 器之動作之計時圖。 第7 A圖係同一實施型態之分頻比變化時之振盪頻率變 15 化之示意圖。 第7B圖係習知合成器之分頻比變化時之振盪頻率變化 之示意圖。 第7C圖係第7B圖之主要部位之放大示意圖。 第8A圖係本發明之一實施型態中比較器4之方塊圖。 20 第8B圖係同一比較器4之内部電路圖。 第8C圖係顯示同一比較器4之輸出狀態之狀態遷移圖。 第8D圖係同一比較器4之波形上升之說明圖。 第9 A圖係同一實施型態中在分數分頻數切換之前之頻 譜之狀態之示意圖。 200931812 第9B圖係模式地顯示同-實施型態中特定載波之頻諸 之圖。 第9C圖係模式地顯示同-實施型態中另一特定載波之 頻譜之圖。 ' 5 第1〇A圖係顯示使用水晶振盪器時之同〜實施型態之 合成器之C/N特性與習知合成器之C/N特性之比較圖。 第1圖係顯示使用MEMS振盪器時之同一實施型態 之合成器之C/N特性與習知合成器之c/N特性之比較圖。 第11圖係本發明之-實施型態之合成器模組之概念 10 圖。 第12圖係本發明之一實施型態之合成器模組之另一概 念圖。 第13圖係本發明之一實施型態之合成器楔組之又一概 念圖。 15 第14圖係顯示習知合成器之構成圖。 第15圖係顯示習知合成器之累加器之構成圖。 第16圖係顯示習知合成器之分頻器之動作之計時圖。 I:實施方式3 (第1實施型態) 20 以下,利用附圖說明第1實施型態之合成器。第1圖係 使用本發明一實施型態之合成器之電子機器之構成圖。
在第1圖中,接收裝置30包含有合成器1及作為輸出基 準振盪信號之MEMS(微電機系統(Micro Electro Mechanical Systems))元件之振盪器(以下記為MEMS振盪器)2。MEMS 200931812 振盪器2之基準振盪頻率fREFl為10MHz。進而,接收敦 30包含有:第1分頻器3,係將MEMS振盪器2之輸出進行 分頻;及混合器29,係根據由合成器1輸出之振盪信號, 換接收RF(RadioFrequency(射頻))信號之頻率。電子機器3 5包含有:連接於接收裝置30之混合器29之輸出側之信銳處1 理部32,及連接於信號處理部32之輸出侧之顯示部33 : 合成器1包含有:與第1分頻器3連接之比較器4 ·及、 〇 充電泵18及迴路濾波器17為中介而連接於比較器4之電= 控制振盈器(以下記為振盪器)5。進而,合成器1包含有. 1〇制部7,係根據接收機通道切換要求信號控制分頻數者;^ 第2分頻器6,係藉由控制部7輸出之分頻數,對振盪器^所 輸出之振盪信號之頻率(fVC0)進行分頻者。 ^ 匕3有溫度感應器8,溫度感應器8檢測周圍的溫度,將與 所檢測之溫度對應之信號輸出至控制部7。在此,即使欲從 15 =盈器5得到事纽定之預定頻率之驗信號,但因周圍的 〇 ⑽度變動,還是會在與根據MEMS振盡器2之輸出之基準振 盈信號之頻率之間產生頻率誤差。溫度感應器8具有檢測這 個誤差之功能。gp,溫度感應器8具備檢測事先設定之頻率 20 =據基準振盈信號之頻率間之誤差之頻率誤差檢夠部之 第2分頻器6包含有:累、加器9,係輸入由控制部7輪出 之分數分頻數N,輸出溢位值者;及第2加法器14,係將累 力器Y之輸出及由控制部7輸出之整數分頻數Μ相加者。進 而第2刀頻器6包含有可變分頻器ls,可變分頻器ls係根 9 200931812 據第2加法器14之輸出,對由振盪器5輸出之信號之頻率進 行分頻。 以下說明由以上構成形成之本實施型態之接收裝置之 動作。由MEMS振盪器2輸出之基準振盪信號係於第丨分頻 5器3進行1/2分頻後,輸出至合成器1之比較器4。比較器4之 輸出係藉充電泵18而變換成電流成分。進而,充電泵18之 輸出係於迴路濾波器17接收,只取出直流近旁之成分,將 其供給於振盛器5。迴路濾波器17係由藉電容器之來自比較 器4之電流(電荷)之充電部分及使低頻通過之低通濾波器構 1〇成者。此外’在本實施型態中,比較器4之輸出係以充電泵 18、迴路遽波器17為中介而輸出至振盪器5。惟,比較器4 之輸出亦可在與振盪器5之間不經由其他電路之狀態下直 接與振盘器5連接者。只要構成為根據比較器4之輸出信 號’振盪器5輸出振盪信號’並輸出於第2分頻器6之構造即 15 可。 第2分頻器6係根據來自控制部7之控制信號,對振盪器 5之振盪信號進行分頻,輸出於比較器4。在比較器4中,比 較來自第2分頻器6之輸入信號與來自上述之第1分頻器3之 輸入信號’將顯示比較結果之信號輸出於振盪器5。藉以上 20動作的反覆進行,使合成器1動作。 惟’控制部7係根據檢測溫度之溫度感應器8之輸出信 號’朝第2分頻器6發送適當的整數分頻數μ及分數分頻數N 之控制信號,使第2分頻器6之分頻比變化。即,輸入至第2 分頻器6之分頻數係藉分頻數Μ所輸入之整數部分及分頻 200931812 5 ❹ 10 15 ❹ 20 數N所輸入之分數部分構成者。在變更分頻比時,控制部7 在不重設第2分頻器6之狀態下變化成所期望之分頻比。 即,不變回事先設定之值之狀態下,且在第2分頻器保持在 過去值之狀態下,改變成所期望之分頻比。藉此,在切換 第2分頻器6之分頻比時,可實現難使相位雜訊特性劣化之 合成器。又,同時,亦可確保作為接收器之C/N性能,可實 現接收特性沒有劣化之接收機。此外,在此所說明之振盪 器5係藉直流電壓,使頻率拂掠之vc〇(v〇Uage c〇mr〇1 Oscillator(電壓控制振盪器。 又’本實施型態之合成器模組包含有合成器1及藉由 MEMS元件做成之振動件構成之MEMS振盪器2,經由第1 分頻器3 ’將MEMS振盪器2之輸出信號輸入至比較器4。 其次,針對構成第1圖之分頻器6之累加器9進行說明。 第2圖係顯示本實施型態之累加器9之構成圖。以一例而 言,圖中顯示以2進制19位元之累加器。在第2圖中,累加 器9具有第1正反器11,該第1正反器丨1係暫時固持由控制部 7(第1圖)輸入之分數分頻數N之資料,在時鐘信號(fREF : 5MHz)之上升,由Q端子將分數分頻數N之資料發送至加法 器13。進而,累加器9具有第2正反器12,該第2正反器12係 暫時儲存由第1加法器13輸入之累加值資料,在時鐘信號 (fREF : 5MHz)之上升,由Q端子將累加值資料發送至第1 加法器13。在第1加法器13中,來自第1正反器11及第2正反 器12之輸入資料的加法結果成為可以2進制19位元表現之 值以上時,將溢位資料之值「1」發送至第2加法器14(第1 11 200931812 圖)。又,在第2圖中,顯示了 1位元之正反器11、12,實際 上需要19位元的量,需要19組之正反器11、12。又,加法 器13亦成為19位元量之加法器。 在第1圖中,在第2加法器14將溢位值「1」及整數分頻 5 數Μ相加,且將相加結果「M+1」值輸入至可變分頻器15。 即,只有在第2圖之累加器9輸出溢位資料時,可變分頻器 15之分頻比成為Μ+1,除此以外之時的分頻比成為Μ。 因此,第2分頻器6之分頻比可以(數1)表示。 【數1】 、 ( Ν λ 10 分頻比=Μ + 7 V 2 ) 又,此時之振盪器5之振盪頻率係以(數2)表示。 【數2】 振盪頻率=(V + |^)x/^2 其中,以(數1)表示之分頻比中之第1項目顯示整數分頻 15 比,第2項目顯示分數分頻比。 又,在本實施型態中,構造成模式地將溢位資料及整 數分頻數Μ在第2加法器14相加,且使其結果輸入至可變分 頻器15之構成。但是,第2加法器14未必是必要的,具有溢 位資料及整數分頻數Μ各自個別輸入,進行Μ或Μ+1之不 20 同分頻動作之可變分頻器時,亦可實現同等之動作。 如上述,在本實施型態中,累加器9係將由控制部7輸 入之分數分頻數Ν變更為其他值時,不會像習知般,輸入重 200931812 設信號時使得輸入於第2正反器12之累加值變回「〇」者。 利用顯示第2分頻器之動作之計時圖,說明此事。 首先’針對在第1圖所示之合成器1收到通道切換要求 信號進行通道變更時,控制部7控制第2分頻器6之動作,進 5 行說明。 .........、〜1 卜s*T 呀 圖。第3圖中顯示了使用以二進制為19位元之累加器之型 態。在第3圖中,在時鐘信號(fREF2)a之上升時累加器9 之累加值b就順位加上去。通道切換要求信號係於τ==⑴輪 入,使分數分頻數切換信號e在時刻T = t〇變成「Η」。到累 加器9之累加值b成為之時刻T = t〇之間之時間係輪二 、有分數分紐N=卜在其崎錄人有純分賴Ν#9 15 鵪 20 未變此t不像f知之累加^,累加值未重設為G(這是因為 ^變回事先設U值,保持在過去之累加值之狀態的緣 形成在於時刻T = t〇之時點之累加器9之累加值2l9、 數分頻數之219'丨者。為此,在這時點上溢位資料C , 」,7刀頻比d在這個時點上由Μ變成M+1。 根^園之溫度感應器8之輪出信號,控 ㈣2刀頻器6之動作。作為變更合成器之分頻比之 , 、之一之基準振盪器之MEMS振盪器2之溫度變 曾和接收機之通道變更之型態不同,是連續的。又,與 變更之型態比較時,隨著基準振盈器之溫度變化之分 =之變更量變得較小者。第4圖係顯示根據溫度感應器8 輪出信號之本實施型態之第2分頻器之動作之計時圖。 13 200931812 溫度是類比量,沒有像通道切換要求信號般那樣大的 變化。因此,第i圖之控制部7慢慢輸出使分數分頻數N變化 之信號。第4圖係顯示根據溫度感應器8之輸出而將分數分 頻數N細密地變化時之計時圖。簡易地顯示使用3位元之累 5 加器9之—例。將分數分頻數切換信號e之值N細密地一個一 個從「1」增加到「8」時,分頻比d之值(Μ,M+1)之發生 次數係如累加器輸出之溢位資料c所示者般地變化。與此同 時’分頻比d由Μ慢慢地變成M+1。又,同樣進行,隨著分 頻比d之轉變,局部振盪器之輸出頻率亦跟著變化。此外, ❹ 10在第3圖中是顯示整數分頻數Μ不變之狀態下將分數分頻 數Ν由「1」大幅度地切換成「2ΐ9-ι」,使振盪器5所輸出之 振盈頻率有大大的變化之例,但是如整數分頻數Μ改變般 之通道變更之型態亦同樣。 在此’更進一步具體地說明在變更通道時之分頻比之 15變更及補償溫度時之分頻比之變更。首先,針對補償溫度 之分頻比之變更進行說明。在這具體例中,是使用相對於 溫度之頻率變動比水晶振動件大之矽振動件,例如丨次之頻 ❹ 率溫度係數為3〇ppm/°c之矽振動件。進而,說明有關於使 用以矽振動件及驅動該;6夕振動件之驅動電路構成之基準振 2〇盪器,即使振盪器2之型態。又,假設在一個數據 段(one seg (one segmem))播放中,所使用之通道為13條通 道(中心頻率:473.143MHz),基準振盡頻率為10丽:2,在 某個瞬間溫度變動了—3.3t:之型態。 由第1圖之進行1/2分頻之第丨分頻器3所輸出之時鐘信 14 200931812 號a之比較頻率(fREF2)係於溫度變動前是5MHz(10MHz /2) °又,令振盪器5所輸出之頻率係473.143MHz加上中間 頻率0·5ΜΗζ之473.643MHz。因此,第2分頻器6之全部的分 頻數K成為473.643MHz/5MHz=94.7286。即,整數分頻數 5 M=94 ’分數分頻比= 0.7286,為上述之分數分頻比之分子 部分之分數分頻數N = 381996(這是經由N/219 = 0.7286導 出)。惟,尾數已被捨去。 其次’說明有關於發生一3.3。(:之溫度變動之狀況。此 時’基準頻率成為3〇??111/。〇乂3.3。〇 = 10(^?111、10^之變動 10 寬度。即’基準振盪頻率形成由10MHz變動到10.001MHz 者。又’比較頻率成為FREF2= 10.001/2= 5·0005ΜΗζ。因 此’欲使中間頻率保持在溫度變動前之473.643MHz時,第 2分頻器6之全部的分頻數K須為473.643MHz/5.0005MHz = 94.719128 。 15 即,整數分頻數M=94係與溫度變動前同一值,須變 更成分頻比=〇.719128。即,須變更為分數分頻數^^ = 377030 (由Ν/219:=〇·719128導出)。惟,尾數已被捨去。 在此,變更用以補正頻率變動量之分數分頻數Ν之差成 為381996-377030 = 4966。此值係與分數分頻數ν之最大變 20化值2比較時,只有不到1%之值。 其-人’針對變更通道時之分頻比之變更進行說明。所 使用之通道變更成15條通道時’令其中心頻率為485.143 MHz。基準振麵率係於沒有變動之上祕件時,由振蘯 器5所輸出之頻率成為加上中間頻率0.5MHz之485.643 15 200931812 MHz。因此’第2分頻器6之全部之分頻數K成為485.643 ΜΗζ/5ΜΗζ=97.1286。即,整數分頻數Μ為97,分數分頻 比為0.1286 ’上述之分數分頻比之分子部分之分數分頻數ν 成為 67423(由 Ν/219 = 〇.ι286 導出)。 5 與分數分頻數Ν之13條通道間之差成為381996—67423 = 314573。此時係與分數分頻數ν之最大變化值219-1比較 時,為約60%。又,與整數分頻數!^之13條通道間之差成為 97 — 95 = 2。如上,比較溫度補償時及通道變動時,隨著局 部振盪器之溫度變動之溫度補償時之分頻比之變更量較 0 !〇 小。 因此,在已將分數分頻數Ν之變化量細微化之振盪器$ 之溫度補償中,只要在將累加器9之累加值重設為〇(保持過 去之累加值之狀態)之狀態下連續地控制分數分頻數Ν即 可。藉此,可抑制在變更分頻比時MEMS振盪器2之輪出頻 15率的變化為小。即,成為與如同通道切換般之大幅度分頻 比之變更不同之控制動作。
如以上之說明,在本實施型態中,在根據溫度感應器8 Q 之輸出’控制部7控制第2分頻器6時,由控制部7輸出之整 數刀頻數Μ不相對於過去值進行變更。即,只將分數、, 2〇數1^相對於過去值變更時,在累加器9之累加值不變回^先 設定之值之狀態下加上分數分頻數Ν。藉此,可抑制習知發 生之因累加器9之重設所產生之相位雜訊。因此對於田产 變動劇烈之條件下所使用之合成器極有效。 '现又 此外,在第1圖中’根據溫度感應器8之輪出,控制部7 16 200931812 5 Ο 10 15 ❹ 20 控制第2分頻器6時,將由控制部7輸出之整數分頻數Μ變更 成比過去值大之值時,先將累加器9之累加值重設為最小值 之「〇」之後,再進行變更後之分數分頻數Ν之加法亦可。 藉此’可降低變更分頻比時之合成器1之相位雜訊性能之劣 化。具體而言’藉基準振盪器之溫度變化,將分頻比由 「8.999」變更為「9.〇〇1」時,將整數分頻數Μ由「8」變 更為「9」,分數分頻比由「〇 999」變更為「〇.〇〇1」。此時, 分數分頻比由「0.999」大大地變化成「0.000」者。惟,本 實施型態之合成器1係於變更分頻比時,不將已儲存於累加 器9之累加值重設(保有維持過去之累加值之狀態)。為此, 在變更分頻比之瞬間,使分頻比變成近於「9.999」之值。 因此’整數分頻數Μ變更為相對於過去值較大之值時,一 旦將累加器9之累加值重設為最小值「〇」時,先暫時將分 頻比設為「9.000」,可使分頻比的變化平順地進行,可抑 制合成器之相位雜訊性能之劣化。 同樣’在第1圖中,根據溫度感應器8之輸出,透過控 制部7控制第2分頻器時,將控制部7所輸出之整數分頻數Μ 變更為比過去值較小之值時,先將累加器9之累加值重設為 最大值(例如以二進制19位元之累加器時,最大值為2ΐ9-ι) 之後,再進行變更後之分數分頻數Ν之加法亦可。此時,亦 與上述同樣,可將分頻比之變化平順地進行,可抑制合成 器之相位雜訊性能之劣化。 此外’在使用本實施型態之合成器丨之接收裝置3〇中, 變更接收通道時,控制部7將整數分頻數Μ及分數分頻數ν 17 200931812 兩者變化’控制第2分頻器6。進而,此時,根據溫度感應 器8所檢測之溫度控制第2分頻器6時,亦可只使分數分頻數 N變化,控制第2分頻器6。藉此,根據溫度感應器8所檢測 之溫度控制第2分頻器6時,不必變更整數分頻數Μ。 5 又’只有在使用本實施塑態之合成器1之接收裝置30變 更接收通道之型態時,如習知,亦可重設第2分頻器6者。 即,如第3圖可知,不重設累加器9時(保持過去的累加值 時),發生與重設之型態同樣之累加值=〇之狀態之時刻Τ = t X間之期間Te (219 —時鐘部分)便成為不能實現預期之分頻 © 10 比之期間。除此之外之期間Tc成為分頻比正確之期間。令 時鐘頻率a之比較頻率fREF=5MHz時’能實現預期之分頻 比則成為在變更分數分頻數N開始之後1/5(ΜΗζ)χ219-1 =
約0.1秒鐘之後。日本之數位電視機播放時,OFDM (Orthogonal Frequency Division Multiplexing ;正交頻分多 15 工)之1個符號時間大致是lms,因此變成有100個符號量的 資料受到影響。因此,亦可在只有變更接收通道時’重設 累加器9。 第5圖係只有在變更接收通道時重設累加器9之累加器 9之構成圖。與第2圖所示之累加器9不同’包含有重設控制 20部28。重設控制部28只有在通道切換要求動作時進行重 設。在第5圖t,通道切換要求信號係設定成只有通道切換 要求動作時為「H」,且重設信號只有在重設起動時為「H」 者。因此,就算是與分頻比變更連動,使重設信號起動時, 亦僅限於通道切換要求動作時,第2正反器12被重設,使累 18 200931812 加值回到0。又,不是通道切換要求動作之溫度補償動作 時,變更分頻比’第2正反器12亦不被重設,繼續進行累加。 5 ❹ 10 15 ❹ 20 如此,使用第6圖所示之計時圖說明變更分數分頻數N 時,輸入重設信號’將累加值重設成〇時之分頻器的動作。 第6圖係與第3圖同樣’顯示以2進制19位元之累加器9之型 態。迄至累加器9之累加值b成為219—1之時刻T=tl之間的時 間係輸入有分數分頻數^^=1 ’在時刻T = tl使分數分頻數變 更為N = 219-1者。此時’在時刻T = tl〜t2之間,通道切換要 求信號及重設信號f被輸入至第5圖之重設控制部28,使累 加值被重設為0。因此’在使分數分頻數N變更之時刻T = t2 以降,立即可實現預期之分頻比。此外,在第6圖中顯示整 數分頻數Μ不變,只有分數分頻數N由1大幅度地切換成219 _1,使振盪器5所輸出之振盪頻率大大變化之例,但整數分 頻數Μ改變時亦同樣。 如此,藉分頻比變更之主因來區分第2分頻器6有沒有 重設,即可實現通道切換要求動作之高速化及溫度補償動 作時之相位雜訊之良好化,可使接收裝置之整體性能提昇 者0 如以上之說明,本實施型態之合成器1係於根據用以檢 測Μ E M S振盪器2之溫度之溫度感應器8之輸出信號控制第 1圖之基準振盪器之MEMS振盪器2之溫度變化所產生之振 盪頻率的變動時,不重設第2分頻器6(作成原本保持在過去 累加值之狀態)者。一般而言,作為變更合成器之分頻比之 要因之一之基準振盪器之溫度變化係與變更接收機之通道 19 200931812 之型態不同’是連續的。又,與變更通道時比較,隨基準 振邊器之溫度變化所產生之分頻比之變更量較小。因此, 如本實施型態所示,隨著MEMS振盪器2之溫度變化,變更 分頻比時’藉著不重設第2分頻器6(做成原本保持在過去累 5 加值之狀態),可抑制相位雜訊之發生。 第7A及第7B圖係顯示改變第2分頻器6之分頻比時,振 盘器5之振蓋頻率如何做時間變化之圖。第7A圖係顯示本實 施型態之合成器1之振盪頻率之時間變化。第7B圖係顯示習 知之合成器之振盪頻率之時間變化。第7C圖係第7B圖之R 10 部之放大圖。第8A-8D圖係比較器4之說明圖。第8A圖係比 較器4之方塊圖。第8B圖係構成比較器4之内部電路圖。第 8C圖係顯示比較器4之輸出狀態之狀態變遷圖。第8D圖係 波形之上升之說明圖。 在第7A及7B圖中,在時刻^使第2分頻器6之分頻比變 15化。時刻U以降,在第7B圖中可觀測到較大之頻率變化。 g 0 這是起因於將第2分頻器一度重設之事。對此,在第7八圖 中’在時刻tl以降,未觀測到較大之頻率變化。這是因為 沒有進行第2分頻器6之重設(做成原本保持過去的累加值 之狀態)’所以分頻比可平順地變化之緣故所致者。藉此, 20本實施髮態之合成器可防止分頻比變化時之相位雜訊特性 之大幅劣化。又,當做接收器使用時,可防止做為接收性 能之指標之C/N的劣化者。 又,進行重设動作,使頻率大大變化時,合成器係如 第7C圖所示,一邊進行循環滑移動作CS,一邊接近目榡頰 20 200931812 率。又,第7C圖顯示進入鎖定狀態之前之狀態。鎖定狀態 係指在第8A圖之輸入1及輸入2之相位、頻率一致之狀態。 成為這狀態時,合成器稱為已鎖定者。 其次,利用第8A至8D圖說明比較器4之動作。在第8A 5 圖中,比較器4亦被稱為相位頻率比較器,具有比較輸入信 號之頻率、相位之功能。在第8A、8B圖中,朝D正反器35 輸入有輸入1(第1分頻器3之輸出之fREF2)。朝D正反器36 輸入有輸入2(第2分頻器6之輸出)。NAND電路37係朝D正反 器35、36供給重設信號。朝D正反器35及D正反器36之D端 1〇 子始終輸入有「1」。 在第8C圖中,令比較器4最初為「無輸出」之狀態,在 第8B圖中’ VCOup及VCOdown之輸出同為「Low」之狀態。 在該狀態下,朝D正反器35先輸入輸入1,檢測出如第8D圖 所示之上升邊緣,D正反器35之輸出,即「VCOup」成為 15 「High」。即’遷移到第8C圖中之「VCOup」之狀態。在這 個「VCOup」之狀態中,朝D正反器36輸入輸入2,檢測到 如第8D圖所示之上升邊緣時,d正反器36之輸出,即 「VCO—down」成為「High」。即,遷移到第8C圖中之「無 輸出」之狀態。使用第8B圖說明此電路動作,VCOup、 20 VCOdowr^方之輸出成為「High」,NAND電路36之輸出成 為「Low」。因此,2個〇正反器重設,其輸出成為「L〇w」, 遷移到第8C圖中之「無輸出」之狀態。 先前說明之循環滑移動作CS係藉輸入丨及輸入2之相位 差成為0度或180度而引起者。這是因為不管2個信號的頻率 21 200931812 不一致’在上述〇度、180度上相位(脈衝信號之邊緣)被判定 為一致,在下一瞬間相位之快、慢會被相反判定之緣故(在 下一次的0度、180度回到原位)。一邊重複此現象,輸出信 號一邊慢慢接近目標值。將引起本循環滑移動作CS之頻率 5 範圍(range)稱為鎖定範圍LR(第7C圖)。現在的頻率和分數 分頻數切換後之頻率間之差在鎖定範圍LR以内時,頻率便 成為大致相近的值,成為使相位鎖定之動作(在這之前是頻 率鎖定動作)。即,如果在這鎖定範圍LR之範圍内,設定下 一個目標頻率(設定分頻數),更使頻率之收斂時間變得更 10 早,使本發明之效果更臻顯著者。 具體而言,只要將第4圖中所說明之分數分頻數之切換 之前(在N切換之前)之頻率與切換後之頻率的差落在該鎖 定範圍以内即可。此時,切換周期T1愈短,可將一次的頻 率調整量(切換前之頻率與切換後頻率之差)縮小,縮短收斂 15 時間。此外,在輸出信號之頻率由500MHz至1GHz程度之 合成器中,這個鎖定範圍成為l-5kHz程度,相對於輸出信 號之頻率成為1-lOppm程度。即,1次的頻率調整量至少在 合成器輸出信號之頻率的lppm以下時,前述目的即可達 成。又,溫度之檢測(即’藉溫度之頻率變動量之檢測)與頻 20 率之補正之時序、周期不一定要一致。 第9A圖係顯示分數分頻數在切換前(N之切換前)之頻 率與切換後之頻率之差大於鎖定範圍LR時(以下將該條件 稱為「條件1」)及鎖定範圍内之時(以下將該條件稱為條件 2)之頻譜的狀態圖。在第9A圖中,實線為條件1之頻譜,以 200931812 虛線所*之包絡線a為連接條件1之頻譜之尖峰八 包絡線。又,以虛線所示之包絡線b為連接條件2之頻 大峰部分之包絡線。比較包絡線a及包絡線㈣可知' 雜=位準是包絡線i較大。即,在條件㈣,合成器之輸 5出仏號之相位雜訊是較大的。相位雜訊變差時,^ 卜 結果造成接收性能之惡化。 …
第9B圖係模式地顯示條件2中之OFDM之多載波之頻 譜,其中顯示有5條載波A1〜A5。在此,載波A2之相她 之對鄰接載波Al、載波A3之影響(由載波A1、A3來看是雜 10訊位準)較小。 雜 第9C圖係模式地顯示條件1中之㈣m之多載波之頻 4 ’其中顯不有5條載波A1~A5。在第9C圖中,載波心之 相位雜訊之對鄰接載波A1、載波A3之影響係與條件2相 比,較大,這引發前述之C/N惡化或接收性能惡化。由以上 15之頻譜的觀察亦知,分數分頻數在切換前(切換N之前)之領 率與切換後之頻率間之差在鎖定範圍内而所得到之效果之 大小。 又,本發明之「切換分數分頻數前之頻率」係指有分 數分頻數之_,切_N1時,切換細之前的合成器之 2〇輸出信號之頻率。又,本發明之「切換分數分頻數後之頻 率」係指分數分頻數切換成犯之後,進而切換成Μ之間的 期間中之合成器的輸出信號之頻率。 舉例來》兒,使用第4圖說明時,即分數分頻數從1 切換成N = 2之時,分數分頻數為\=1之狀態之期間TA中之 23 200931812 合成器之輸出信號之頻率相當於「切換分數分頻數前之頻 率」’分數分頻數為N = 2之狀態之期間TB中之合成器之輸 出信號之頻率相當於「切換分數分頻數後之頻率」。 第10A、10B圖係顯示使用本實施型態之合成器時之一 5個數據段電視機播放之接收狀態之變化圖。第1〇A圖係顯示 使用水晶振盪件作為基準振盪器時之變化圖。第1〇B圖係顯 示使用以矽振動件構成之MEMS振盪器作為基準振盪器時 之變化圖。各圖中,實線是表示重設累加器9時之變化,實 線b表示未重設累加器9時(保持過去之累加值之狀態之型 〇 10態)之變化。各圖中,由實線a、b可知,顯現出重設之有無 所造成之差異。在此,對於這次所使用之水晶振盪件不使 用TCXO(溫度補償型水晶振蘯器)或精密規定了切割角度 之水晶振盪件,而是使用較廉價購入之物。這水晶的頻率 溫度特性係使用溫度範圍在一 之溫度範圍、 15 ±1〇〇Ppm。雖然不是昂貴的水晶,但與其他材料相比,溫 度特性較為良好,因此根據這個溫度感應器8之檢測結果所 進行之第2分頻器6之控制間隔係比使用_嫩㈣器収 〇 長。 首先第4固先針對使用水晶振篕器之第10A圖進行說 明。在實線a所示之有進行重設之型態中,在進行了溫度補 正之重設的時序,顯示接收狀態之指標所在之C/N如波形p 所示’呈惡化之狀態。不管重設是瞬間的,C/N之劣化仍為 拉長持續’這是起因於為了配合在解調側偏掉之中間頻率 而費時之系統上的問題。在實線b所示之沒有重設(保持過 24 200931812 去之累加值之狀態)時,大致維持良好的C/N性能。 ❹ 10 第2個是針對使用M E M s振盪器之第⑽圖 ^此’如前述’切振動件時,頻率溫度雜為% / ^即不好,因此必須縮短補正之間隔,即,縮短重言 隔’頻繁地引發纽。例如,在本實施型態中,令 間隔為50mSee。在第應圖中,以實線_示之有進行重設 之時’在_狀態時’不開始進行溫度控制,頻率亦處於 變動較少之狀態,因此可得到較為良好之C/N。但是在:之 後,隨即有必要根據溫度感應器8之檢測結果,變更第2分 頻器6之分頻比,一旦重設了第2分頻器6,如波形q所示, 可知C/N特性大幅地劣化。又,第2分頻器6之溫度控制之間 隔為50msec,極為頻繁,因此在回復C/N特性之前,下次的 控制時期馬上來到,如波形r所示,變成維持在c/n特性不 佳之狀態。如此頻繁地引發重設之狀態下’ C/N特性不能回 15復到良好的狀態’造成如同維持在不佳狀態般之結果。此
時’局部振盪器之頻率是處於配合預期之頻率的狀態,但 因頻繁的重設,仍引發C/N之劣化。在電視機的接收功率大 之地點,雖有在如此狀態下仍可接收之可能性,但接收功 率一變小,就有不能接收之不良情況發生,使得接收機之 20主要性能之最小輸入靈敏度特性惡化。又,C/N值並不是顯 示完全的瞬間值,是顯示某一定期間之平均值,因此如第 10B圖之實線3所示之有重設型態所示,C/N幾乎沒有變動, 在不好的狀態下觀測。這是因為前述之補正間隔很短所致。 對此,本實施型態之合成器之C/N特性係如第10B圖中 25 200931812 所示’幾乎看不到c/N特性之劣化。由以上說明可 料^ _度特性大之振動件 時,本實施型態之合成器特別有效。 、^MEMS振動件般具有大的頻率溫度特性時 小溫度控制_,可抑㈣2分頻以之分頻比之變化量, 使其變小。因此,錢更分舰時不進行重騎(保持過去 的累加值之狀態時),可抑制變更分頻比時之頻率誤差為 小〇
又,水晶振動件之例之第〗0A圖之時軸,為了明白了解 10 C/N之劣化’監視比細⑽振動件之例之第圖之時轴更 短之時間寬度之結果。 如以上之例亦可知道,根據溫度感應器8之檢測結果, 進行第2分頻器6之控制時,如接收通道切換要求之情況, 不需要大的頻率變化。為此,不重設第2分頻器6,且保持 15過去的累加值之狀態,即’就算不能回到事先設定之值之 狀態’到達預期之分頻比之前的時間都比較短。 〇 如以上之說明,藉使用本實施型態之合成器,可抑制 變更分頻比時之C/N劣化。例如在電視機時,可以做到不會 中斷且連續之收訊。又,在行動電話時,亦不須要進行複 2〇 雜的控制,可謀求系統的簡化。 此外,迄今變更電視機之通道時,為了移轉到下一通 道’有數十msec〜lsec之緩衝時間,因此變更通道時之C/N 劣化即不成問題。這是因為不需要這個緩衝期間中之電視 機受訊的緣故。 26 200931812 又’在订動電話時,也不是常常收到訊號。藉此,斜
酌未接收之時序,進行分頻比之切換時,即可銷除因C/N 劣化所造成之對於接收特性之影響。惟,有必要在未接收 之時序進行切換分頻比之控制,使對於系統之負載增加, 5並使系統繁複,造成製造成本增加。使用如本實施型態之 合成器般之第2分頻器之控制方法,就沒有必要考慮上述般 之複雜的控制。 又,在本實施型態中是對於完全不做重設之型態進行 說明。但K在發送有效資料,即發送直接無助於之 1〇資料之期間中進行重設處理時,可得到與前述效果較為接 近之效果。例如OFDM(0rth〇g〇nal Frequency如以⑽ Multiple/正交頻分多工)信號之防護間隔之期間相當於此。 即,使用一部分這個防護間隔之期間,進行重設處理,便 可將等效之C/N劣化抑制到最小。 15 利用第11圖說明使用本發明之合成器之電視機接收用 模組。在第11圖中,本發明之合成器i連同溫度感應器8在 内匯集地形成在同一半導體1C(積體電路)19,安裝在基底基 板20。又,對於基準振盪器之構成要素,是使用皿£河8振 動件21安裝在基底基板20之上。又,在基底基板2〇上安裝 20有旁通電容器等之晶片零件34。藉用MEMS振動件21作為 基準振盪器之構成要素時,可實現電視機接收用模組22之 小型化。例如,以水晶振動件而言,需要2.5mmx2〇mm之 尺寸’但以MEMS振動件而g ’則可以〇.5mmx〇.5mm至 0_3mmx〇.3mm之尺寸構成。又,高度亦可為一半以-p。在 27 200931812 載設於行動電話般之小型電視機接收用模組時,尺寸變得 極小’為9mmx9mm-8mmx8mm,因此這尺寸效果極大。 對於其他構成要素進行說明,在基底基板20安裝有輸 入天線23所接收之接收信號之第1濾波器24。進而,安裝有 5 輸入第1濾波器24之輸出信號之LNA(Low Noise Amplifier/ 低雜訊放大器)25。進而,安裝有輸入LNA25之輸出信號之 第2濾波器26。進而,安裝有輸入第2濾波器26之輸出信號 之貝愣(平衡-不平衡變換器)27。接著,貝愣27之輸出信號 係輸入至半導體IC19。又,在第11圖中,使用了 MEMS振 Ο 10 動件21。但是若沒有考慮上述小型化之效果之必要時,亦 可使用水晶振動件。 - 在第12、13圖中顯示在半導體IC19中形成第11圖之 MEMS振動件21之另一例。在第12圖中,將MEMS振動件21 置於半導體IC19内。又,在第13圖中,上述之LNA25係將 15 MEMS振動件21置於半導體IC19之内部,第2濾波器26、貝 愣27係成為在構成半導體IC19時不需要般之系統構成。 如此’ MEMS振動件21和溫度感應器8内藏於同一半導 Ο 體IC19内,因此可更正確地檢測實際&MEMS振動件21之 溫度。因此,可提昇MEMS振盪器之振盪頻率之調整精度。 20例如’即使在引起了急遽的溫度變化之時,可在幾乎沒有 發生溫度傳遞之延遲之狀態下進行溫度檢測,不會引起因 溫度傳遞的延遲所造成之接收劣化。又,特別是在第13圖 之構成中’在1個半導體IC19内亦可形成外部構成要素,因 此可大幅地小型化,且可提昇製造效果。 28 200931812 此外,在以上說明之本實施型態中,令振盪器5之輪出 作為合成器1之輸出。惟,亦可在振盪器5之後加入分頻器, 做為合成器1之輸出。藉此,可提高振盪器5之振盪頻率, 縮小振盪器5之尺寸。 5 10 15 ❹ 20 又,本實施型態中所說明之溫度感應器係指例如利用 半導體之電荷義量之溫度特性者,或是利魏抗値相對 於稱為熱敏電阻之溫度而變化之特性者等。惟,並不限於 此。主要是說,只要是能檢測用以構成基準振盪器之振動 件之使用溫度者即可,不須直接地檢測溫度,間接地檢測 溫度亦可。 又,在本實施型態中’說明補正根據溫度變動所發生 之頻率誤差,即,補正所設定之振盪頻率與基準振盪頻率 間之誤差之例。惟,所設定之振盪頻率與基準振盪頻率間 之頻率誤差根據溫度變動之外的因素也會發生。因此,對 於補正根據溫度變動之外的因素而發生之頻率誤差,採用 如下之構成即可。即’將頻率誤差檢測部設於預定處,檢 測已設定之振盪頻率與基準振盪頻率之間之頻率誤差,以 其檢測結果控制控制部7時即可。此時,以頻率誤差檢測部 之設置場所而言,在第丨圖中,MEMS振盪器2與第丨分頻器 3之間、缝器5與混合器29之間、混合器29與信號處理部 32之間等可以想到是實用的。 又,將本實施型態之合成器用於具有多數頻率通道之 無線裝置亦可。在此,「具有多數頻率通道之無線裝置」係 指如行動電話或電視機料之多數頻率通道,而發送 29 200931812 暨接收信號之無線系統。在這之前,在利用多數頻率通道 之無線裝置中,不具有使本實施型態之合成器般之「分頻 器(特別是分數分頻器)之分頻比變化時’在不回到事先設定 之值之狀態下使分頻比變化」這樣子的功能。這是因為隨 5著通道之切換,變化分頻器之分頻比時,不回到事先設定 之值下將分頻比變化時,合成器的動作便不穩定,不能正 確地變化成預期之頻率之緣故。在本實施型態之合成器 中,特意推翻如此習知技術,可展現減少對應溫度變化切 換分頻器之分頻比時之相位雜訊之顯著效果。又在對應 ◎ H)溫度變化而切換分頻器之分頻比時,溫度的變化本身是連 續變化,减伴隨有變更通道_樣之料續的頻率變 化’因此不會有合《之動作魏不穩定之情況。 此外,在以上說明之實施型態中,對於頻率誤差檢測 部是使用溫度感應器,但並不限於此。主要是說,只要是 15頻率誤差檢測部具備直接或間接檢測作為基準缝器之 MEMES振蘯器2之頻率誤差之功能時即可。例如檢測出混 合器29之輸出之IF信號之_率偏離預定值多少者亦可。 〇 MEMS振蘯器2之頻率偏離預定值時,合成器1之輸出就會 偏離預定值。因此,在混合器29中混合數位播放等之接收 2〇訊號及合成器輸出之結果之頻率亦偏離預定值。檢測出這 個頻率誤差時即可。頻率誤差之檢測方法亦可為例如藉依 頻率閥等直接檢測頻率(具體而言,以FM用之解調電路等檢 測相對於預定值之偏離之方法)。又,亦可在基頻中之信號 處理上檢測頻率誤差。此時,只要由嵌入接收信號之引示 3〇 200931812 信號之相位資訊等檢測頻率誤差時亦可。 又,本發明中之「事先設定之續率」係指:為了 合成器時事紋定之基準減器之心錢之頻率,^由 混合器輸出之職號之頻率等之接收 5 ❹ 10 15 ❹ 20 之頻率 又,本發明中之「根據基準振盪信號之頻率」係扑. 由基準振盪器輸出之信號之頻率,或由混合器輪出之】曰 號之頻料之接《置之各雜巾之實際合心之^ 又,本發明中之「事先設定之頻率與根據基準振遺信 號之頻率間之誤差」係指:在駿|置巾之任意部位(如混 合器之輸出側)中,在設計合成糾事歧計之「事先設二 之頻率」與實際合成器動作時之頻率間之差。 °又疋 例如,在所接收之數位播放之信號之頻率係於都普勒 頻率等偏離預定值時’亦檢測來自混合器所輸出之庄 之頻率之狀值之解誤差,據此可調整合^之輸幻言 號之頻率,因此可維持高的接收品質。 又’在本發明中,對於頻率溫度特性不佳之振動件, 特別地發揮很大的效果。這是依以下之理由所致者。 第1理由是料溫度錄衫,溫度補正之讀愈多者。補 正次數一增加,使重設所造成之不良影響愈大。第2理由是 頻率孤度特ϋ愈差,以i次的分頻比的控制,將使欲補正之 頻率寬度變大者。這頻钱度,_,切換分數分頻數前之 頻率與娜分數分触後之解狀差愈大,卜邊弓丨起 31 200931812 循環滑移動作cs,進入鎖定狀態。為此,到鎖定之前花了 很多時間,在這之間使相位雜訊性能惡化。若變更分數分 頻數’使其在本發明揭示之鎖定範圍LR以内時,如此課題 可獲得解決。 此外,針對頻率溫度特性再加以說明。令基準溫度為 T0,現在的溫度為τ,在基準溫度T0之振盪頻率為f,溫度 由T0變成T時之振動件之振盪頻率變化量為5 f,且以相對 於溫度之頻率變動率(數3)表示。 δΐ/ΐ= α(Τ-Τ〇)+ ^(T-T〇)2+ r (Τ-Τ0)3 (數3) 10 15 20
又,令α、/5、γ各稱為1次、2次、3次之頻率溫度係 數。詳細言之,5f/f是表示由το到τ之間溫度變化時之頻率 之變動率。例如,水晶振動件係頻率溫度係數丨次為〇,2次 及3次之溫度係數亦小之振動件。一般而言,溫度係數隨著 變成1次、2次、3次而變小。進而,溫度係數,電子機器之 使用溫度範圍中之頻率溫度特性所佔之影響亦小,因此^次 ❹ 的‘度係數為0是指顯示其振動件之頻率溫度特性極』 好者。水晶之各溫度係數係藉由水晶晶塊(拉引水晶後: 塊)切出水晶板時之切割角度而變更。由其良好之頻^ 特性’最廣為使用之水晶振動件是Ατ_水晶振動件 是例如在㈣溫度制(―啊·饥)中,頻率之變綱 成跡·啊程度。這頻率之變動率之寬度係依切⑴ 之微小差異而產生的。對此,Mems振動件幾乎都是步 溫度特性不佳者,例如,㈣動件之以溫度係數很大: —3〇PPm/°C,在所使用之溫度範财,這!次之溫度传凄 32 200931812 支配!生的。這在-40 C-85°C之使用溫度範圍中成為3〇χΐ25 375〇ppm’與刖述AT切割水晶振動件之士2〇_±1〇〇ppm程度 相比亦可知極為不佳。因此,本發明係於使用 頻率溫度 特性不佳之Μ觀振動件之構成中,亦比使用更一般的水 5 aB振動件之構成來說,特別具有更大的效果。 又,在本實施型態中,對於MEMS振動件,是使用半 導體材料作為基材之發振動件來進行說明,但以振 動件之其他例子而言,可舉使用同樣半導體材料之聚石夕振 動件者為例。又,可舉以所謂Α1Ν、Ζη〇、ρζτ之薄膜壓電 10 材料為基底之FBAR(Film Buik Acoustic Resonator)者 ,或以
Si〇2等其他之薄膜材料為基底者為例。又使用表面聲波 之SAW(Surface Acoustic Wave)振動件、使用傳遞不同物質 之境界之境界波等之振動件亦為其中例子之一。在其等振 動件中,幾乎沒有具有與Ατ切割水晶振動同一程度之頻率 15溫度特性者,又,幾乎是具有i次之溫度係數(不能忽視的) 者。例如使用A1N之FBAR是使用厚度縱向振動(朝與施加電 土穷同方向振動)之振動件,具有一25ppm/°C之溫度係數, ZnO係具有一6〇ppm/°C程度之溫度係數者。又,就算使用 SAW之振動件,在基材使用36>切割之组酸鐘者是具有— 20 35ppm/C程度、在基材使用64°y切割之鈮酸鐘者是具有— 72ppm/°C程度之溫度係數。 [產業利用性] 本發明係可維持諸如使用MEMS振動件之合成器之相 位雜訊至良好狀態,因此可被構成接收裝置之合成器或電 33 200931812 子機器等所利用。 t圖式簡單說明3 第1圖係顯示本發明電子機器之一實施型態之構成圖。 第2圖係顯示同一實施型態中累加器之構成圖。 5 第3圖係顯示同一實施型態中分頻器之動作之計時圖。 第4 A圖係顯示同一實施型態中分頻器之另一動作之計 時圖。 第4 B圖係顯示同一實施型態中分頻器之另一動作之計 時圖。 10 第4C圖係顯示同一實施型態中分頻器之另一動作之計 時圖。 第5圖係顯示同一實施型態中另一累加器之構成圖。 第6圖係顯示使用同一實施型態之另一累加器之分頻 器之動作之計時圖。 15 第7A圖係同一實施型態之分頻比變化時之振盪頻率變 化之示意圖。 第7B圖係習知之合成器之分頻比變化時之振盪頻率變 化之示意圖。 第7C圖係第7B圖之主要部位之放大示意圖。 20 第8A圖係本發明一實施型態中之比較器4之方塊圖。 第8B圖係同一比較器4之内部電路圖。 第8 C圖係顯示同一比較器4之輸出狀態之狀態遷移圖。 第8D圖係同一比較器4之波形上升之說明圖。 第9A圖係同一實施型態中在分數分頻數切換之前之頻 200931812 譜之狀態之示意圖。 第9 Β圖係模式地顯示同一實施型態中之預定載波之頻 譜之圖。 5 Ο 10 15 ❹ 第9C圖係模式地顯示同一實施型態中之另一預定載波 之頻譜之圖。 第10 Α圖係顯示使用水晶振盪器時之同一實施型態之 合成器之C/N特性與習知合成器之C/N特性之比較圖。 第10B圖係顯示使用MEMS振盪器時之同一實施型態 之合成器之C/N特性與習知合成器之C/N特性之比較圖。 第11圖係本發明一實施型態之合成器模組之概念圖。 第12圖係本發明一實施型態之合成器模組之另一概念 圖。 第13圖係本發明一實施型態之合成器模組之又一概念 圖。 第14圖係顯示習知合成器之構成圖。 第15圖係顯示習知合成器之累加器之構成圖。 第16圖係顯示習知合成器之分頻器之動作之計時圖。 【主要元件符號說明】 1 合成器 7 控制部 2 MEMS振盪器 8 溫度感應器 3 第1分頻器 9 累加器 4 比較器 11 第1正反器 5 振盪器 12 第2正反器 6 第2分頻器 13 第1加法器 35 第2加法器 34 晶片零件 可變分頻器 35,36 D正反器 迴路濾波器 37 NAND電路 充電泵 100 合成器 半導體1C(積體電路) 101 基頻振盪器 基底基板 102 第1分頻器 MEMS振動件 103 比較器 電視機接收用模組 104 低通遽波器 天線 105 電壓控制振盪器 第1濾波器 106 第2分頻器 LNA(低雜訊放大器) 107 控制電路 第2濾波器 108 溫度感應is 貝愣 109 A/D(類比/數位)變換器 重設控制部 110 記憶體 混合器 111 累加器 接收裝置 112 第1加法器 電子機器 113 第1正反器 信號處理部 114 第2正反器 顯示部 115 重設部 36

Claims (1)

  1. 200931812 七、申請專利範圍: h 一種合成器,包含有: 比較器,係輪入由基準振盪器輸出之基準振蘆信號; 振盪器’係根據前述比較器之輸出信號,輸出振盪信 號; 分頻器,係根據來自控制部之控制,對前述振盪器之 輸出信號進行分頻;及 〇 、頻率縣_部,係_事先蚊之解及根據前述 基準振盪信號之頻率間之誤差, 前述比較器係比較來自前述分頻器之輸出信號及來 自前述基準振”之輸出信號m崎結果之信號 輸出至前述振盪器, 前述控制部係根據前述頻率誤差檢測部之輸出信 號’使前述分頻ϋ之分頻比變化,並於使前述分頻比^ 持在過去的值之狀態下使前述分頻比變化。 ❹ 2·如申請專利範圍第1項之合成器,其中使前述分頻器之前 述分頻比變化之分頻數由整數部分及分數部分構成, 前述控制部係於前述分頻數之前述分數部分保持在 過去值之狀態下’使前述分頻比變化。 3. 如申請專利朗第2項之合成器,其中前述控制部變更前 述分數分頻數,使前述分頻II在切換前述分頻數前之頻 率與前述分頻器切換前述分頻數後之頻率間之差位於鎖 定範圍之内。 4. 如申請專利範圍第i項之合成器,其中使前述分頻器之前 37 200931812 述分頻比變化之分頻數由整數部分及分數部分構成, 在根據前述頻率誤差檢測部之輸出而藉前述控制部 變更前述分頻器之分頻比時,當不變更由前述控制部輪 入於前述分頻器之前述分頻數之前述整數部分之整數分 頻數’且只變更輸入於前述分數部分之分數分頻數時, 在前述分數部分保持在過去值之狀態下,將前述分數分 頻數輸入於前述分數部分, 而當輸入於前述整數部分之前述整數分頻數變更為 比過去值更大之值,且輸入於前述分數部分之前述分數 ❹ 分頻數亦任意變更時,則使前述分數部分回到最小值 後’將來自前述控制部之前述分數分頻數輸入於前述分 數部分。 5 1 •如申請專利範圍第1項之合成器,其中使前述分頻器之前 述分頻比變化之分頻數由整數部分及分數部分構成, 在根據前述頻率誤差檢測部之輸出而藉前述控制部 變更前述分頻器之分頻比時,當不變更前述控制部輸入 於前述分頻器之前述分頻數之前述整數部分之整數分頻 © 數’且只變更輸入於前述分數部分之分數分頻數時,在 前述分數部分保持在過去值之狀態下,將前述分數分頻 數輪入於分數部分, 而當輸入於前述整數部分之前述整數分頻數變更為 比别述過去值更小之值,且輸入於前述分數部分之前述 前述分數分頻數亦任意變更時,則令前述分數部分回到 最大值後,將來自前述控制部之前述分數分頻數輸入於 38 200931812 前述分數部分。 6. 如申請專利範圍第1項之合成器,其中前述基準振盪器係 由微電機系統元件構成者。 7. 如申請專利範圍第1項之合成器,其中前述頻率誤差檢測 部係根據檢測溫度之溫度感應器之輸出信號,檢測事先 設定之頻率及根據前述基準振盪信號之頻率間之誤差。 8. —種合成器模組,包含有申請專利範圍第1項之合成器及 藉由微電機系統元件形成之振動件所構成之基準振盪 〇 器,前述基準振盪器之輸出信號係輸入至前述比較器。 9. 如申請專利範圍第8項之合成器模組,其中前述合成器及 ' 前述微電機系統元件形成之振動件係形成於同一半導體 基板上。 10. —種接收裝置,包含有:申請專利範圍第1項之合成器; 及根據來自前述合成器之前述振盪信號,變換接收信號 之頻率之混合器。 11. 如申請專利範圍第10項之接收裝置,其係根據來自前述 ® 合成器之輸出信號,檢測由基準振蘯器輸出之基準振盪 信號之頻率變動。 12. 如申請專利範圍第10項之接收裝置,其係於切換前述接 收信號之頻率時,前述控制部使其回到事先設定之值, 使前述分頻器之分頻比變化。 13. 如申請專利範圍第10項之接收裝置,其中使前述分頻器 之前述分頻比變化之分頻數由整數部分及分數部分構 成, 39 200931812 在切換前述接收信號之頻率時,使前述整數部分變 化, 而在根據前述頻率誤差檢測部之輸出信號使前述分 頻器之分頻比變化時,則使前述分數部分變化。 14. 如申請專利範圍第10項之接收裝置,其中前述控制部在 判斷為未接收預定之資料之期間,回到事先設定之值, 使前述分頻比變化,而前述控制部在判斷為接收有預期 之資料之期間,則不回到前述事先設定之值,在保持過 去值之狀態下使前述分頻比變化。 15. 如申請專利範圍第14項之接收裝置,其中前述控制部判 斷為未接收預定之資料之期間係防護間隔期間。 16. —種電子機器,係由無線裝置所構成,前述無線裝置包 含有申請專利範圍第1項之合成器,且利用多數頻率通道 發送暨接收信號。 17. —種電子機器,包含有: 合成器,係申請專利範圍第1項之合成器; 混合器,係根據來自前述合成器之前述振盪信號,變 換接收信號之頻率; 信號處理部,係連接於前述混合器之輸出側;及 顯示部,係連接於前述信號處理部之輸出側。
TW097142832A 2007-11-14 2008-11-06 Synthesizer, synthesizer module, and reception device and electronic device using same TW200931812A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007295428 2007-11-14

Publications (1)

Publication Number Publication Date
TW200931812A true TW200931812A (en) 2009-07-16

Family

ID=40638467

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097142832A TW200931812A (en) 2007-11-14 2008-11-06 Synthesizer, synthesizer module, and reception device and electronic device using same

Country Status (5)

Country Link
US (1) US8466716B2 (zh)
JP (1) JP4683153B2 (zh)
CN (1) CN101861701A (zh)
TW (1) TW200931812A (zh)
WO (1) WO2009063612A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5426316B2 (ja) * 2009-10-21 2014-02-26 日本電波工業株式会社 周波数シンセサイザ
CN103138749B (zh) * 2011-11-24 2015-09-09 无锡辐导微电子有限公司 改进的频率校正方法和装置
WO2015126498A2 (en) * 2013-12-02 2015-08-27 The Regents Of The University Of California Micromechanical frequency divider
JP6554956B2 (ja) * 2015-07-14 2019-08-07 富士通株式会社 位相検出回路および信号再生回路
US10063246B2 (en) * 2016-11-16 2018-08-28 Perceptia Devices, Inc. Low-power fractional-N PLLs
CN113890517A (zh) * 2021-09-29 2022-01-04 电子科技大学 一种模拟频率比较器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03209917A (ja) 1990-01-11 1991-09-12 Japan Radio Co Ltd Pll方式の周波数シンセサイザ
JPH1028051A (ja) * 1996-07-12 1998-01-27 Sony Corp リセットキャンセル回路
JP3522584B2 (ja) 1999-04-27 2004-04-26 富士通株式会社 位相比較器及びその省電力動作制御方法及び半導体集積回路
JP2003069426A (ja) 2001-08-23 2003-03-07 Matsushita Electric Ind Co Ltd 周波数シンセサイザー
KR100733180B1 (ko) 2003-03-17 2007-06-27 세이코 엡슨 가부시키가이샤 발진기의 특성 자동 보상 장치, 특성 자동 보상 프로그램을 기록한 기록 매체 및 위치 파악 신호 수신기
US7436227B2 (en) * 2003-05-02 2008-10-14 Silicon Laboratories Inc. Dual loop architecture useful for a programmable clock source and clock multiplier applications
JP2007175577A (ja) 2005-12-27 2007-07-12 Seiko Epson Corp Mems振動子
US7830954B2 (en) * 2006-06-14 2010-11-09 Broadcom Corporation Method and apparatus for I/Q imbalance compensation

Also Published As

Publication number Publication date
JP4683153B2 (ja) 2011-05-11
WO2009063612A1 (ja) 2009-05-22
US8466716B2 (en) 2013-06-18
JPWO2009063612A1 (ja) 2011-03-31
CN101861701A (zh) 2010-10-13
US20100271088A1 (en) 2010-10-28

Similar Documents

Publication Publication Date Title
TW200931812A (en) Synthesizer, synthesizer module, and reception device and electronic device using same
US7423493B2 (en) Wireless communication semiconductor integrated circuit device and mobile communication system
US10268164B2 (en) Circuit device, physical quantity measurement device, electronic apparatus, and vehicle
JP4883031B2 (ja) 受信装置と、これを用いた電子機器
CN107306132B (zh) 电路装置、振荡器、电子设备以及移动体
JP4071681B2 (ja) 電圧制御発振器、周波数シンセサイザ及び通信システム
US20060258312A1 (en) PLL circuit having a multi-band oscillator and compensating oscillation frequency
US8896385B2 (en) Oscillators having arbitrary frequencies and related systems and methods
WO2009101792A1 (ja) シンセサイザとこれを用いた受信装置
US20050280476A1 (en) Filter control apparatus and filter system
EP2517359B1 (en) Oscillators having arbitrary frequencies and related systems and methods
US10224939B2 (en) Circuit device, physical quantity measurement device, electronic apparatus, and vehicle
US10396804B2 (en) Circuit device, physical quantity measurement device, electronic apparatus, and vehicle
JP2010193240A (ja) シンセサイザと、これを用いた受信装置及び電子機器
JP4811417B2 (ja) 受信装置及び電子機器
CN1310570A (zh) 时钟发生器和使用此时钟发生器的数字或电话便携式终端
CN102195643A (zh) Pll装置
JP4824801B2 (ja) デジタル位相同期回路
JP2009194428A (ja) シンセサイザと、これを用いた受信装置、および電子機器
JP2008035451A (ja) 周波数シンセサイザおよびこれに用いるループフィルタ
JP5381268B2 (ja) 受信装置と、これを用いた受信モジュール及び電子機器
JP4821784B2 (ja) シンセサイザと、これを用いた受信装置及び電子機器
JP2009165044A (ja) シンセサイザまたは発振器モジュールと、このシンセサイザを用いたシンセサイザモジュール、受信装置、及び電子機器、ならびに分周器の分周比の制御方法
WO2001093492A1 (fr) Horloge
TW201236374A (en) Semiconductor integrated circuit