[go: up one dir, main page]

TW200938040A - Method of balancing stress of multi-layer substrate and structure thereof - Google Patents

Method of balancing stress of multi-layer substrate and structure thereof Download PDF

Info

Publication number
TW200938040A
TW200938040A TW097105644A TW97105644A TW200938040A TW 200938040 A TW200938040 A TW 200938040A TW 097105644 A TW097105644 A TW 097105644A TW 97105644 A TW97105644 A TW 97105644A TW 200938040 A TW200938040 A TW 200938040A
Authority
TW
Taiwan
Prior art keywords
metal layer
layer
area
multilayer substrate
substrate
Prior art date
Application number
TW097105644A
Other languages
English (en)
Other versions
TWI432121B (zh
Inventor
Chih-Kuang Yang
Original Assignee
Princo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Princo Corp filed Critical Princo Corp
Priority to TW097105644A priority Critical patent/TWI432121B/zh
Priority to US12/207,685 priority patent/US20090208712A1/en
Publication of TW200938040A publication Critical patent/TW200938040A/zh
Priority to US12/651,866 priority patent/US20100104889A1/en
Priority to US13/104,293 priority patent/US20110212307A1/en
Priority to US13/106,376 priority patent/US20110212257A1/en
Application granted granted Critical
Publication of TWI432121B publication Critical patent/TWI432121B/zh

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/02Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by features of form at particular places, e.g. in edge regions
    • B32B3/04Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by features of form at particular places, e.g. in edge regions characterised by at least one layer folded at the edge, e.g. over another layer ; characterised by at least one layer enveloping or enclosing a material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09136Means for correcting warpage
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

200938040 玖、發明說明: , 【發明所屬之技術領域】 本發明係關於一種平衡多層基板應力之方法,尤指一種能 平衡軟性多層基板因不同金屬層或介電層所佔面積及位置差 異大而產生之應力’以避免多層基板翹曲之方法。 【先前技術】 今多層基板有以塗佈之方式形成複數個介電層而介電層間 則以各式微影技術分別释成對應之金屬層,前述介電層及前述 〇 金屬層交疊形成多層基板,用以實現具有厚度薄且材料簡化等 優點之多層板基板,且牝方式特別適用於製作軟性多層基板。 由於以塗佈方式所形成之介電層係為濕膜,因此會有一乾燥此 二"電層,使其硬化之製程步驟。每一金屬層因電路設計的緣 故,而具有不同的面積,且於多層基板中的位置亦不盡相同, 相對地,對應之各介電層之面積亦不同,當多層介電層及多層 金屬層交疊形成後,再進行前述乾燥及硬化之製程步驟時,會 因各介電層收縮比例不同(介電層材質相同,收縮率相同,但因 〇 ,形狀、所佔面積、體積不同,相對彼此收縮之比例即不同)。 疋以多層基板各介電層及金屬層間將產生應力不平衡,導致多 層基板發生輕曲。另一方面,即使介電層非以塗佈方式形成, 各層金屬層面積、厚度甚至結構材料並不相同,也會造成應力 不平衡,導致多層基板聲生翹曲。 麵曲嚴重的多層基板將會影響後續系統組裝上的精度,甚 ;2曲嚴重4成無法組裝。再者,就軟性多層基板之設計 應用而言,可折曲的特性係為現今軟性基板產業發展之主要目 因此軟性多層基板製作成商品後,其部分特定區域甚 200938040 至整體可能經常被隨意折曲,如上述應力、發生翹曲問題未解 - 決’則更容易造成產品寺命短,無法有效商品化的瓶頸。 . 【發明内容】 本發明之主要目的在於提供一種平衡多層基板應力之方 法’月b使多層基板平衡因不同金屬層或介電層所佔面積及位置 差異大而產生之應力、避免翹曲。 為達成本發明之前迷目的,本發明平衡多層基板應力之方 法,係用於至少具有一笫一金屬層及一第二金屬層之多層基 〇 板,第一金屬層之第一面積大於第二金屬層之第二面積,其特 徵在於.第二金屬層所處之一位置層設置至少一冗餘金屬層, 使冗餘金屬層之面積加丰第二面積後相當於第一面積。冗餘金 屬層及第二金屬層以平疗第一金屬層及第二金屬層之中間面 為準,對應於第一金屬層。再者,當第一金屬層與第二金屬層 間更進一步包含至少一第三金屬層,仍能利用本發明之方法。 並且,當位於本發明多層基板表面之第一表面介電層具有至少 一開孔時,可於多層基板另一表面之第二表面介電層,對應開 m孔之位置設置一冗餘開孔。本發明藉由上述手段,以平衡多層 基板於製程中或使用中,因不同金屬層或介電層所佔面積及位 置差異大而產生之應力,亦即使多層基板不同金屬層或介電層 所佔面積及位置相對地均質化,以避免翹曲。 s ▲為讓本發明之上述和其他目的、特徵、和優點能更明顯易 懂’配合所附圖式,作詳細說明如下: 【實施方式】 請參考第1圖,係緣示本發明平衡多層基板應力第一實施 例之示意圖。第i圖左物為多層基板之立體示意圖,右側則為 6 200938040 對應之剖面圖。於第1圖中顯示多層基板所具有之第一金屬層 ' 1〇2、對應之第一介電層122以及第二金屬層112與114、對應 之第二介電層222。 > ί 前述之第一介電層U2及第二介電層222係以塗佈之方式 形成。當進行乾燥及硬化之製程步驟時,因介電層相對收縮比 例不同,各’I電層及金屬層間將產生應力不平衡,導致多層基 板發生翹曲。再者,即使介電層非以塗佈方式形成’各層金屬 層面積、厚度甚至結構材料並不相同,也會造成應力不平衡, 〇 導致多層基板發生翹曲。因此,利用本發明使不同金屬層或介 電層所佔面積及位置相,均質化之概念,亦即如第i圖所示, 由於第一金屬層102之第一面積,幾佔多層基板之大部份且大 於第二金屬層112、114之第二面積。 疋以,在第一金屬層112、114所處之位置層,以不影響電 路的設計為前提’設置第二冗餘金屬層202、204、206,使第 二冗餘金屬層之面積加上第二面積後與第一面積相當。並且, 第二冗餘金屬層202、204、206及第二金屬層112、114以平行 Q 第—金屬層102及第二金屬層112、114之中間面為準,對應於 第一金屬層102,即能平衡多層基板之應力,避免魅曲發生。 同樣地如第1圖中所示,多層基板所具有之第四金屬層 l〇2a、對應之第四介電層122a以及第五金屬層U2a與114&、 對應之第五介電層222a。第四金屬層i〇2a位處第一金屬層1〇2 之外側’第五金屬層112a與IMa位處第二金屬層U2、1Μ之 外侧。亦如前所述’在第五金屬層丨12a、i 14a所處之位置層, 以不影響電路的設計為前提,設置第五冗餘金屬層2〇2a、 2〇4a、2〇6a,使第五冗#金屬層之面積加上第五面積後與第四 200938040 面積相當。並且,第五冗餘金屬層202a、204a、206a及第五金 屬層ll2a、11乜以平行第四金屬層l〇2a及第五金屬層112a、 114a之中間面為準,對應於第四金屬層102a。 亦即本發明係就多層基板整體考量而言,無論位置相對應 之兩兩金屬層是否相鄰,如使多層基板内部位置如前述第一金 屬層102與第二金屬層112、114、第四金屬層102a與第五金 屬層ll2a、114a般相對應之金屬層及介電層具有對稱性之結 構’仍能平衡多層基板之應力,避免翹曲發生。再者,當第四 〇 金屬層102&位處第一金屬層1〇2之内側,第五金屬層U2a與 114a位處第二金屬層112、114之内侧的情形,亦可應用本發 明以平衡多層基板之應力。 請參考第2圖,係,示本發明平衡多層基板應力第二實施 例之示意圖。同樣地,第2圖左侧為多層基板之立體示意圖, 右侧則為對應之剖面圖。於第2圖中顯示多層基板所具有之第 一金屬層102、對應之第一介電層122以及第二金屬層112與 114、對應之第二介電層222。 〇 於此實施例中,第一金屬層102之圖形繁複但其所佔有之 第面積,仍相對大於第二金屬層112、114之第二面積,因此, 本發明在第二金屬層112與114所處之位置層,以不影響電路 的°又S十為則提’設置面積小而分布瑣碎之第二冗餘金屬層 202、2〇4、206,目的仍在使第二冗餘金屬層之面積加上第二 面積後與第—面積相當。並且,第二冗餘金屬層202、204、206 及第一金屬層112、114以平行第一金屬層1〇2及第二金屬層 112、114之中間面為準,對應於第一金屬層102,即能平衡多 層基板之應力,避免翹曲發生。
I 200938040 ::考第3圖’係緣示本發明平衡多層基板應力第三實施 例之不忍圖。同樣地,帛3圖左侦丨為多層基板之立體示意圖, 則為對應之剖面圖。於第3圖中顯示該多層基板具有第一 金屬層1 〇2、對庫:* -p, 了應之第—介電層U2以及第二金屬層112與 114、對應之第二介電層,222。 、 ❹ —並且’於第一金屬I 1〇2與第二金屬層n2之間更包含第 金屬層302及對應之第三介電層322。所佔面積係小於第二 金屬層112所佔之第二輯,當然亦小於第一金屬層ι〇2所佔 ^第—面積’當第三金屬層302與第三介電層322夾於其中 ^可心略其與第—金屬層102及第二金屬層112之差異,無 論第三金屬層302之面積大小,直接考慮第一金屬層ι〇2及第、 -金屬層112之面積、位置^異即可。亦即如前述,就多層基 板t體考量而言,使其内部具有對稱性之結構。 疋以,本發明即可在第二金屬層112與114所處之位置層, 乂不〜響電路的設計為前提,設置小面積之第二冗餘金屬層 202、206與較大面積之第二冗餘金屬層2〇4,目的仍在使第二 几餘金屬層之面積加上第二面積後與第一面積相當。並且,第 一冗餘金屬層2〇2、2〇4丨2〇6及第二金屬層以平行第 金屬層102及第二金屬層112、ι14之中間面為準,係對應於 第金屬層1〇2,即能平衡多層基板之應力,避免勉曲發生。 4參考第4圖,係繪示本發明平衡多層基板應力第四實施 例之不意圖。同樣地,第4圖左側為多層基板之立體示意圖, 右側則為對應之剖面圖。於第4圖中顯示該多層基板具有第一 金屬層102、對應之第一介電層122以及第二金屬層112與 114、對應之第二介電層222。 9 200938040 第一金屬層1〇2所伸有之第一面積,相對大於第二金屬層 112之第二面積,與前述實施例不同的是,本實施例係在第一 金屬層102中s又置第一冗餘空間4〇2、4〇4、4〇6、以及, 而使第-面積減去第一冗餘空間之面積後與第二面積相當,且 第一几餘空間402、404 : 406、408以及410以外之金屬層1〇2
以平行第-金屬層1G2及第二金屬層112之中間面為準,與第 二金屬層112對應,即能;平衡多層基板之應力,避免翹曲發生。 當然,於此實施例中,更能如前第一實施例所述,第一金屬層 102與第二金屬層112 <外側或内側更具有—第四介電層及一 第五"電層,第四金屬層之第四面積大於第五金屬層之第五面 積。以第四金屬層中設置第四冗餘空間之方式,使多層基板内 部具有對稱性之結構,辱論位置相對應之金屬層是否相鄰,仍 能平衡多層基板之應力,避免翹曲發生。 請參考第5圖,係繪示本發明平衡多層基板應力第五實施 例之示意圖。於第5圖中係顯示一多層基板於焊墊層5〇〇的位 置’對具有之第一表面介電層522設置開孔502,以及位於多 層基板另一表面之第二表面介電層524。利用本發明使不同金 屬層或介電層所佔面積及位置相對均質化之概念,於第二表面 介電層524對應開孔502之位置,設置一冗餘開孔602,即能 平衡多層基板之應力’璉免翹曲發生。同樣地,當前述開孔位 於多層基板内部時,仍可利用本發明使不同金屬層或介電層所 佔面積及位置相對均質化之概念,於對應開孔之位置,設置冗 餘開孔’而能平衡多層基板之應力,避免勉曲發生。 總言之,於製作一多層基板時,能配合不同電路設計,單 獨或組合運用前述第一實施例至第五實施例,使多層基板不同 200938040 金屬層或介電層相對地均f化’即能平衡多層基板因不同層之 材質差異而產生之應力,以避免翹曲發生。 雖然本發明已用較偉實施例揭示如上,然其並非用以限定 本發明,本發明所屬技術領域中具有通常知識者,在不脫離本 發明之精神和範圍内,章可作各種之變更和潤飾。因此,本發 明之保護範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 第1圖係繪示本發男平衡多層基板應力第一實施例之示意 圍, 第2圖係緣示本發明平衡多層基板應力第二實施例之示意 圖; 第3圖係緣示本發明平衡多層基板應力第三實施例之示意 圖; 第4圖係續·示本發明平衡多層基板應力第四實施例之示意 圖;以及 第5圖係緣示本發明平衡多層基板應力第五實施例之示意 圖。 τ 【主要元件符號說明】 102第一金屬層 l〇2a第四金屬層; 112、114第二金屬層 112a、114a 第五金屬層 122第一介電層: 122a第四介電層 2〇2、2〇4' 206第土冗餘金屬層 200938040 202a、204a、206a第五冗餘金屬層 222第二介電層 222a第五介電層 302第三金屬層 322第三介電層 402、404、406、408、410 第一冗餘空間 500焊墊層 502開孔 q 522第一表面介電層 524第二表面介電層 602冗餘開孔 12

Claims (1)

  1. 200938040 拾、申請專利範圍: 1. 一種平衡一多層基板廊六 -金屬層及-第二金屬,,:第::法,該多層基板具有-第 二金屬層之第二面積,豆特徵 $層之第-面積大於該第 置層設置至少一冗餘金屬層 滑所處之-位 上該第二面積後與該第_面積相L 1餘金屬層之面積加 2. 如申請專利範圍第;1項所;之方 金屬層及該第二金屬層以平行 午乂至夕—几餘
    之中間面為準,對應於該第—金屬層。 金屬層 ,其中該第一金屬層 ,其中該多層基板更 表面介電層,具有至 3. 如申請專利範圍第丨項所述之方法 與該第二金屬層間更包會一第三金屬層。 4. 如申請專利範圍第丨項所述之方法 進一步包含一位於該多層基板表面之第— 少一開孔。 5·如申料利範圍第4制述之方法,其中該多層基板更 進一步包含一位於該多層基板另一表面之第二表面介電層,於 瘳對應該至少一開孔之位置具有至少一冗餘開孔。 6.-種平衡-多層基板應力之方法,該多層基板具有一第 一金屬層及一第二金屬層,該第一金屬層之第一面積大於該第 二金屬層之第二面積,旄特徵在於:該第—金屬層中設置至少 一几餘空間,使該第一面積減去該至少—冗餘空間之面積後與 5亥第 面積相當。 7-如申請專利範圍策6項所述之方法,其中該第二金屬層 以平行該第一金屬層及該第二金屬層之中間面為準,對應於該 至少一冗餘空間以外之該第一金屬層。 13 200938040 8·如申請專利範圍第6項所述之方法,其 ^^^ „ 头甲該第一金屬層 與《亥第—金屬層間更包含一第三金屬層。 9.如申請專利範圍第:6項所述之方法,其中該多層基板更 進步包含一位於該多層基板表面之第一表面介電層,且 少一開孔。 八啕主 10.如申請專利範圍第9項所述之方法,其中該多層基 進-步包含-位於該多層基板另一表面之第二表面介電層,於 對應該至少-開孔之位竿具有至少-冗餘開孔。 、
    ⑴—種平衡-多層基板應力之方法,其中該多層基板具有 位於該夕層基板一表面之第一表面介電層及一位於該多層 基板另-表面之第二表面介電層,該第一表面介電層具有至; 一開孔’其特徵在於:該第二表面介電層,對應於所述第一表 面介電層之開孔的位置設置至少一冗餘開孔。 12. -種平衡-多層基板應力之方法,其中該多層基板且有 一位於該多層基板中之第-介電層及-位於該多層基板中之 第,介電層’該第-介電層具有至少—開孔,其特徵在於:該 第"電層,對應於所述第一介電層之開孔的位置設置至少一 冗餘開孔。 , 種多層基板結構,包含一第一金屬層及一第二金屬 層’該第一金屬層之第—而狂丄 ^ 面積大於該第二金屬層之第二面積, 其特徵在於:該第二合麗 金屬層所處之一位置層設置至少一第二冗 餘金屬層,使該至少一篦__ 弟一几餘金屬層之面積加上該第二面積 後與該第一面積相當。: 4.如巾β專利圍帛13項所述之多層基板結構,其中該 第二冗餘金屬層及該第二金屬層以平行該第一金屬層及該第 200938040 二金屬層之中間面為準,對應於該第一金屬層。 15. 如申請專利範圍第13項所述之多層基板結構,其中該 . 第一金屬層與該第二金屬層間更包含一第三金屬層。 16. 如申請專利範圍第13項所述之多層基板結構,該多層 基板更進一步包含一第四金屬層及一第五金屬層,分別位於該 第一金屬層與該第二金屬層相對之外側,該第四金屬層之第四 面積大於該第五金屬層之第五面積,其特徵在於:該第五金屬 層所處之一位置層設置寻少一第五冗餘金屬層,使該至少一第 〇 五冗餘金屬層之面積加上該第五面積後與該第四面積相當。 17. 如中料利㈣帛16項所述之多層基板結構,其中該 至少-第五冗餘金屬層及該第五金屬層以平行該第四金屬層 及該第五金屬層之中間面為準,對應於該第四金屬層。 18. 如申請專利第13項所述之多層基板結構,其中該 多層基板更進-步包含—位於該多層基板表面之第—表面介 電層,具有至少一開孔。 19. 如中請專利範圍第18項所述之多層基板結構,其中該 ❹多層基板更進一步包含一位於該多層基板另一表面之第 面^電層,於對應該至少-開孔之位置具有至少一冗餘開 20. -種多層基板結構,包含一第—金屬層及—第二 金屬Γ第一面積大於該第二金屬層之第二面積, ^特徵在於:該第一金屬層,設置至少一第一冗: 第一面積減去該至少一第—V 使該 相當。 几餘工間之面積後與該第二面積 21•如申請專利範圍第2〇項所述之多層基板 第二金屬層以平行該第1_金眉 ,、中該 屬θ及該第一金屬層之中間面為 15 200938040 準,對應於該至少一第一冗餘空間以外之該第一金屬層。 、 22.如巾請專利範圍帛20項所述之多層基板結構Y其中該 第一金屬層與該第二金屬層間更包含一第三金屬層。 23·如中請專利範_ 2G項所述之多層基板結構,該多層 基板更進-步包含-第四金屬層及一第五金屬層,分別位於該 第一金屬層與該第二金屬層相對之外側,該第四金屬層之第四 面積大於該第五金屬層之第五面積,其特徵在於:該第四金屬 層中設置至少-第四冗餘空間,使該第四面積減去該至少一第 φ 四冗餘空間之面積後與該第五面積相當。 24. 如申請專利範圍第23項所述之多層基板結構,其中該 第五金屬層以平行該第四金屬層及該第五金屬層之中間面為 準,對應於該至少一第四冗餘空間以外之該第四金屬層。 25. 如申請專利範圍第2〇項所述之多層基板結構7其中該 多層基板更進一步包含^位於該多層基板表面之第一表面介 電層’具有至少一開孔。 26. 如申請專利範圍第25項所述之多層基板結構,其中該 e 多層基板更進一步包含一位於該多層基板另一表面之第二表 面介電層,於對應該至少一開孔之位置具有至少一冗餘開孔。 16
TW097105644A 2008-02-18 2008-02-18 平衡多層基板應力之方法及多層基板結構 TWI432121B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW097105644A TWI432121B (zh) 2008-02-18 2008-02-18 平衡多層基板應力之方法及多層基板結構
US12/207,685 US20090208712A1 (en) 2008-02-18 2008-09-10 Method to decrease warpage of multi-layer substrate and structure thereof
US12/651,866 US20100104889A1 (en) 2008-02-18 2010-01-04 Method to decrease warpage of multi-layer substrate and structure thereof
US13/104,293 US20110212307A1 (en) 2008-02-18 2011-05-10 Method to decrease warpage of a multi-layer substrate and structure thereof
US13/106,376 US20110212257A1 (en) 2008-02-18 2011-05-12 Method to decrease warpage of a multi-layer substrate and structure thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097105644A TWI432121B (zh) 2008-02-18 2008-02-18 平衡多層基板應力之方法及多層基板結構

Publications (2)

Publication Number Publication Date
TW200938040A true TW200938040A (en) 2009-09-01
TWI432121B TWI432121B (zh) 2014-03-21

Family

ID=40955375

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097105644A TWI432121B (zh) 2008-02-18 2008-02-18 平衡多層基板應力之方法及多層基板結構

Country Status (2)

Country Link
US (2) US20090208712A1 (zh)
TW (1) TWI432121B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110212307A1 (en) * 2008-02-18 2011-09-01 Princo Corp. Method to decrease warpage of a multi-layer substrate and structure thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5888630A (en) * 1996-11-08 1999-03-30 W. L. Gore & Associates, Inc. Apparatus and method for unit area composition control to minimize warp in an integrated circuit chip package assembly
CN100426491C (zh) * 1997-10-17 2008-10-15 揖斐电株式会社 封装基板
ATE303712T1 (de) * 1998-04-01 2005-09-15 Mitsui Mining & Smelting Co Verfahren zur herstellung einer mehrschichtigen gedruckten leiterplatte
JP2001210744A (ja) * 2000-01-25 2001-08-03 Nec Corp 回路基板
US6507100B1 (en) * 2000-06-28 2003-01-14 Advanced Micro Devices, Inc. Cu-balanced substrate
US6380633B1 (en) * 2000-07-05 2002-04-30 Siliconware Predision Industries Co., Ltd. Pattern layout structure in substrate
TWI229574B (en) * 2002-11-05 2005-03-11 Siliconware Precision Industries Co Ltd Warpage-preventing circuit board and method for fabricating the same
US7576013B2 (en) * 2004-07-27 2009-08-18 United Microelectronics Corp. Method of relieving wafer stress

Also Published As

Publication number Publication date
US20100104889A1 (en) 2010-04-29
TWI432121B (zh) 2014-03-21
US20090208712A1 (en) 2009-08-20

Similar Documents

Publication Publication Date Title
CN104703405B (zh) 刚挠结合板及其制造方法
TW201709278A (zh) 金屬遮罩基材、金屬遮罩及金屬遮罩之製造方法
US10269830B1 (en) Flexible array substrate and manufacturing method thereof
TWI591424B (zh) 蒸鍍用複合磁性掩模板的製作方法
CN101847587B (zh) 半导体装置及用于在其上形成经图案化辐射阻挡的方法
TWI314032B (en) Process for producing circuit board
CN113823190A (zh) 支撑复合板及显示模组
CN115110027A (zh) 一种蒸镀掩模及其制造方法
TW200935510A (en) Method and system for etching a substrate
TW200938040A (en) Method of balancing stress of multi-layer substrate and structure thereof
CN101547570B (zh) 平衡多层基板应力的方法及多层基板
JP2012004307A5 (zh)
JP5404763B2 (ja) 多層基板の応力をバランスする方法及び多層基板
US11810924B2 (en) Display substrate, method for manufacturing display substrate, and display device
JP2004039628A (ja) メタルマスク
KR101384131B1 (ko) 3차원 집적 회로의 접합 방법 및 3차원 집적 회로
CN202949624U (zh) 多层电路板
JPH061795B2 (ja) 多層配線構造体
TW201349949A (zh) 線路積層板結構之製作方法
JP2000252625A (ja) 多層配線基板及びその製造方法
JP2008015013A5 (zh)
TWI343775B (en) Circuit substrate, manufacturing method of circuit substrate and printed circuit board
KR101811423B1 (ko) 다층 인쇄회로기판 제조방법
TWI288465B (en) An alignment structure
TW200933770A (en) Fabrication method of UBM layers