TW200926406A - Phase change memory - Google Patents
Phase change memory Download PDFInfo
- Publication number
- TW200926406A TW200926406A TW096147212A TW96147212A TW200926406A TW 200926406 A TW200926406 A TW 200926406A TW 096147212 A TW096147212 A TW 096147212A TW 96147212 A TW96147212 A TW 96147212A TW 200926406 A TW200926406 A TW 200926406A
- Authority
- TW
- Taiwan
- Prior art keywords
- phase change
- change memory
- transistor
- line signal
- heater
- Prior art date
Links
- 230000008859 change Effects 0.000 title claims abstract description 112
- 230000015654 memory Effects 0.000 title claims abstract description 76
- 230000008878 coupling Effects 0.000 claims abstract description 4
- 238000010168 coupling process Methods 0.000 claims abstract description 4
- 238000005859 coupling reaction Methods 0.000 claims abstract description 4
- 239000012782 phase change material Substances 0.000 claims description 34
- 239000000126 substance Substances 0.000 claims description 18
- 239000011241 protective layer Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 5
- 239000011159 matrix material Substances 0.000 claims description 4
- 229910000618 GeSbTe Inorganic materials 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 7
- 239000010410 layer Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 230000006378 damage Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- VCGRFBXVSFAGGA-UHFFFAOYSA-N (1,1-dioxo-1,4-thiazinan-4-yl)-[6-[[3-(4-fluorophenyl)-5-methyl-1,2-oxazol-4-yl]methoxy]pyridin-3-yl]methanone Chemical compound CC=1ON=C(C=2C=CC(F)=CC=2)C=1COC(N=C1)=CC=C1C(=O)N1CCS(=O)(=O)CC1 VCGRFBXVSFAGGA-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Description
200926406 九、發明說明: 【發明所屬之技術領域】 本發明係有關於一種記憶體’特別有關於一種相變化 記憶體(Phase Change Memory ’ PCM)。 【先前技術】 第1圖圖解一傳統相變化記憶體,圖中包括字元線WLn 上對應位元線BL.i、BLm以及BLm+1的三個記憶體單元。 圖中以兩部分描述傳統相變化記憶體:一為相變化裝置的 ❹剖面圖(102),一為控制該相變化裝置的電晶體之電路圖 (104)。以字元線WLn上對應位元線BLm_〗之相變化記憶單 元為例,其中包括一頂層電極106(top electrode)、一介質 孔 108(via hole)、一保護層 ll〇(cap layer)、一相變化物質 112(phase change element)、一 加熱器 114(heater)、一底層 電極116(bottom electrode)、以及一電晶體118。頂層電極 106耦接位元線ΒΙ^_〗。電晶體118具有一第一端耦接底層 電極116、一第二端耦接一參考電位Vref(例如接地端)、以 ❹及一控制端耗接字元線WLn。當此記憶體單元被選取時, 字元線WLn上的信號將導通電晶體118,以令位元線 BLm·〗、頂層電極1〇6、介質洞1〇8、保護層11〇、相變化物 質112、加熱器114、底層電極116、與電晶體118呈一通 路’使加熱器114得以對相變化物質U2動作。在寫入資 料動作中’加熱器114將施予相變化物質112能量,令其 為一非晶態(amorphous)或一晶態(crystallinep相變化物質 於非晶態時具有高電阻值,於晶態時具有低電阻值;分別 200926406 代表資料τ與’〇’。 參閱第1圖,傳統相變化記憶體之位元線信號乃由頂 層電極輸入;因此,每個相變化記憶單元需要獨立的頂層 電極以耦接各自所對應的位元線。此外,如圖所示,傳統 相變化記憶體針對每個相變化記憶單元配置專屬的介質 Ο 孔、保護層、相變化物質、加熱器、底層電極與電晶體; 各相變化記憶單元的相變化物質是分開不相連的。隨著製 程尺寸縮小、記憶體容量變大,各相變化記憶單元之相變 化物質彼此之間的空間會愈來愈小,其製作也會愈來愈困 難。為了準確分隔各相變化記憶單元之相變化物質,在微
影過程(photo-lithography)中甚至必須應用到高成本的AriF 頁光技術。此外,由於各相變化物質之間的間隔實在過小, 故在姓刻過程(etch)中,很容易有電漿引起破壞 (Plasma-induced damage)發生。上述電漿引起破壞會損室 變化物質。 、目 為了應付現今製程技術的發展與製作大容量的相 冗憶體,本發明領域需要-種新的相變化記,_技 傳統相變化記憶體所面臨的上述問題。 【發明内容】 本發明提供一種相變化記憶體,其中包括 頂‘層電 極、一相變化物質、複數個介質孔、一第一、 第三以及一第四加熱器、一第——第二、一第二以及— 第四底層電極、以及一第一、一第二、一第三以:: 電晶體。該等介質孔位於該頂層電極與該相變化物質 第 之 7 200926406 間。該等加熱器分別瞄準該相變化物質的不同區域,所瞄 準之區域組成一 2x2之相變化記憶單元矩陣。該等底層電 極分別耦接該等加熱器,作為該等加熱器之輸入端。該等 電晶體分別對應該等底層電極並且各自具有一第一端耦接 所對應之底層電極。其中,該第一電晶體具有一第二端接 收一第一位元線信號、一控制端接收一第一字元線信號; 該第二電晶體具有一第二端接收一第二位元線信號、一控 制端接收上述第一字元線信號;該第三電晶體具有一第二 ❹ 端接收上述第一位元線信號、一控制端接收一第二字元線 信號;並且該第四電晶體具有一第二端接收上述第二位元 線信號、一控制端接收上述第二字元線信號。 在其他實施方式中,本發明所提供之相變化記憶體中 包括:一頂層電極、複數個介質孔、一相變化物質、複數 個加熱器、複數個底層電極、以及複數個電晶體。該等介 質孔位於該頂層電極與該相變化物質之間。該等加熱器分 別瞄準該相變化物質的不同區域。該等底層電極對應上述 ❿ 加熱器,並且各自耦接所對應之上述加熱器。該等電晶體 對應上述底層電極,並且各自具有一第一端輕接所對應之 底層電極、一第二端接收該相變化記憶體之位元線信號、 以及一控制端接收該相變化記憶體之字元線信號。其中, 上述加熱器於該相變化物質上所瞄準的區域分別代表該相 變化記憶體的一個相變化記憶單元。 為讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂,下文特舉出數個實施例,並配合所附圖式作詳細 8 200926406 說明。 【實施方式】 第2圖為本發明之相變化記憶體的一種實施方式,圖 中包括字元線WLn上對應位元線BLm_i、BLm以及BLm+i 的三個相變化記憶單元。圖中以兩部分描述本實施例之相 變化記憶體:一為相變化裝置的剖面圖(202),一為控制該 相變化裝置的電晶體之電路圖(204)。如圖所示,本實施例 之相變化記憶體包括一頂層電極206、複數個介質孔208、 ❹一相變化物質210、複數個加熱器212、複數個底層電極 214、以及複數個電晶體216。該等介質孔208位於頂層電 極206與相變化物質210之間。該等加熱器212分別瞄準 相變化物質210的不同區域。該等底層電極214對應上述 加熱器212,並且各自耦接所對應之上述加熱器。該等電 晶體216對應上述底層電極214,並且各自具有一第一端 耦接所對應之底層電極、一第二端接收該相變化記憶體之 位元線信號(此例為位元線BLm-i、BLm、BLm+1之信號)、 ❹ 以及一控制端接收該相變化記憶體之字元線信號(此例為 字元線WLn之信號)。上述加熱器212於該相變化物質210 上所瞄準的區域分別代表該相變化記憶體的一個相變化記 憶單元。在寫入資料動作中,加熱器將施予能量至所瞄準 之相變化物質區域,令其為一非晶態或一晶態,其中,非 晶態代表資料’Γ,晶態代表資料’〇’。 與傳統技術相較,本實施例改由電晶體216之第二端 輸入位元線信號,而非如第1圖由頂層電極輸入位元線信 9 200926406 號;此外,本實施例令複數個相變化記憶單元共用同一個 頂層電極206(搞接一參考電位Vref,例如接地),而非如第 1圖各個相變化記憶單元擁有各自的頂層電極。 此外,本實施例令複數個相變化記憶單元共用同一塊 相變化物質(210);因此,製作小尺寸大容量的記憶體時, 本發明的微影過程不需要使用到高價的黃光技術(例如 ArF),僅須使用價格較低廉的黃光技術(例如KrF)即可有良 好的效果。由於相變化物質210不需要針對各相變化記憶 ❾ 單元分割成小區塊,故相變化物質210的體積較傳統技術 之相變化物質(例112)大,不容易發生電漿引起破壞。 如圖所示,本實施例令複數個相變化記憶單元共用同 一塊相變化物質(210)與同一塊頂層電極(206),故介質孔 208不需針對每一個相變化記憶單元設置(對比第1圖針對 各相變化記憶單元設置的介質孔)。本實施例之介質孔(208) 可不與相變化記憶單元呈對應關係。 在某些實施方式中,相變化物質210上更覆蓋一保護 ❹ 層218。保護層218位於該相變化物質210與該等介質孔 208之間。 以驅動字元線WLn上對應位元線BLm_;i之相變化記憶 單元為例,字元線WLn2信號將導通所耦接之電晶體,以 令位元線BLm之信號得以驅動所耦接之加熱器對相變化 物質區域220加熱,以設定相變化物質區域220的狀態(晶 態或非晶態)。該相變化物質區域220為非晶態時,代表字 元線WLn上對應位元線BL&!之相變化記憶單元所儲存的 10 200926406 資料為’Γ;為晶態時,代表字元線WLn上對應位元線BLm-;! 之相變化記憶單元所儲存的資料為’ 〇 ’。 本實施例之相變化物質210可為GeSbTe(通常簡稱 GST)、或任何其他具有相變化性質的合成物。本實施例之 保護層之材料例如包括TiN或Ti/TiN,或其他具有同樣功 效的合成物。 第3圖為本發明之相變化記憶體的另一種實施方式。 圖中包括字元線WLn_!與WLn上對應位元線31^_1與BLm ❹ 的四個相變化記憶單元,此四個相變化記憶單元組成一 2x2之相變化記憶單元矩陣。圖中以兩部分描述本實施例 之相變化記憶體:一為相變化裝置的剖面圖(302),一為控 制該相變化裝置的電晶體之電路圖(304)。如圖所示,本實 施例之相變化記憶體包括一頂層電極306、複數個介質孔 308、一相變化物質310、一第一、一第二、一第三與一第 四加熱器(Η!、H2、H3與H4)、一第一、一第二、一第三與 一第四底層電極(BE〗、BE2、BE3與BE4)、以及一第一、一 ❹ 第二、一第三與一第四電晶體(Μ〗、M2、M3與M4)。該等 介質孔308位於頂層電極306與相變化物質310之間。該 等加熱器Η!、H2、H3與H4分別瞄準相變化物質310的不 同區域。該等底層電極BE!、BE2、BE3與BE4分別雜接加 熱器氏、H2、H3與H4,作為所耦接之加熱器的輸入端。 該等電晶體MpMfMs與M4分別對應上述底層電極BE!、 BE2、BE3與BE4,並且各自具有一第一端耦接所對應之底 層電極。觀察第3圖,第一電晶體Μ!具有一第二端接收 200926406 位7G線k號BLm_丨、—控制端接收字元線信號u第二 電晶體M2具有—第二端接收位元線信號BLm、-控制端 接收字^線信號WLn];第三電晶龍3具有-第二端接收 ^70線BLn、—控制端接收字元線信號% ;並且 々四電日日體M4具有―第:端接收位元線信號BLm、一控 制端接收字7C線信號%。該等加熱器%、%、氏與& 戶!瞒準之區域纟且成—2X2之相變化記憶單元矩陣。在寫入 ❹ ❹ 資料作中,加熱器將施予能量至所瞒準之相變化物質區 域7其為一非晶態或一晶態,其中,非晶態代表資料,以, 晶態代表資料’〇,。 一以驅動字元'線WLn上對應位元線U相變化記憶 皁兀為例’字70線WLn之信號將導通電晶體M3,以令位 兀j BLw之信號得以驅動所耦接之加熱器對其於相變化 物貝310上所瞄準區域加熱,以設定所瞄準之相變化物質 區域為晶態或非晶態;為非晶態時,代表字元線WLn上對 應位7L線BI^之相變化記憶單元所儲存的資料為,r ;為 時,代表字元線WLn上對應位元線BLml之相變化記 隐早元所儲存的資料為,〇,。 1某些實施方式中’相變化物f 31()上更覆蓋一保護 θ 。保護層312位於該相變化物f 31〇與該等介質孔 =。相變化物質31G可為(通常簡稱、 他具有相變化性質的合成物。保護層312的材料 ’ ^ ™或Tl/TlN,或其他具有同樣功效的合成物。 本發明雖以數個實施例揭露如上,然其並非用以限定 12 200926406 本發明的範圍,任何熟習此項技藝者,在不脫離本發明之 精神和範圍内,當可做些許的更動與潤飾,因此本發明之 保護範圍當視後附之申請專利範圍所界定者為準。
13 200926406 【圖式簡單說明】 第1圖圖解一傳統相變化記憶體; 第2圖為本發明之相變化記憶體的一種實施方式;以 及 第3圖為本發明之相變化記憶體的另一種實施方式。 【主要元件符號說明】 102〜傳統相變化記憶體之相變化裝置的剖面圖; ❹ 104〜控制相變化裝置102的電晶體之電路圖; 106〜頂層電極; 108〜介質孔; 110〜保護層; 112〜相變化物質; 114〜加熱器; 116〜底層電極; 118〜電晶體; ❹ 202〜本發明一實施例之相變化記憶體之相變化裝置的 剖面圖; 204〜控制相變化裝置202的電晶體之電路圖; 206〜頂層電極; 208〜介質孔; 210〜相變化物質; 212〜加熱器; 214〜底層電極; 14 200926406 216〜電晶體; 218〜保護層; 220〜字元線WLn上位元線BL^之相變化物質區域; 302〜本發明一實施例之相變化記憶體之相變化裝置的 剖面圖; 304〜控制相變化裝置302的電晶體之電路圖; 306〜頂層電極; 308〜介質孔; ❹ 310〜相變化物質; 312〜保護層; BE〗、BE2、BE3與BE4〜底層電極; BLnM、BLm以及BLm+广位元線; 氏、H2、H3與H4〜加熱器; 'Ml、M2、M^3與M4〜電晶體,
Vref~夢·考電位’以及 WLw、WLn〜字元線。 15
Claims (1)
- 200926406 十、申請專利範圍: 1. 一種相變化記憶體,包括: 一頂層電極; 一相變化物質; 複數個介質孔,位於該頂層電極與該相變化物質之間; 一第一加熱器、一第二加熱器、一第三加熱器以及一 第四加熱器,分別瞄準該相變化物質的不同區域,其中上 述第一、第二、第三以及第四加熱器所瞄準之區域組成一 ❹ 2x2之相變化記憶單元矩陣; 一第一底層電極、一第二底層電極、一第三底層電極 以及一第四底層電極,分別耦接上述第一、第二、第三與 第四加熱器;以及 一第一電晶體、一第二電晶體、一第三電晶體以及一 第四電晶體,分別對應上述第一、第二、第三與第四底層 電極並且各自具有一第一端耦接所對應之底層電極,其中 該第一電晶體具有一第二端接收一第一位元線信號、一控 ® 制端接收一第一字元線信號,該第二電晶體具有一第二端 接收一第二位元線信號、一控制端接收上述第一字元線信 號,該第三電晶體具有一第二端接收上述第一位元線信 號、一控制端接收一第二字元線信號,並且該第四電晶體 具有一第二端接收上述第二位元線信號、一控制端接收上 述第二字元線信號。 2. 如申請專利範圍第1項所述之相變化記憶體,其中 該頂層電極耦接一參考電位。 16 200926406 3. 如申請專利範圍第1項所述之相變化記憶體,其中 該相變化物質為GeSbTe。 4. 如申請專利範圍第1項所述之相變化記憶體,其中 該相變化物質上更覆蓋一保護層,該保護層位於該相變化 物質與該等介質孔之間。 5. 如申請專利範圍第4項所述之相變化記憶體,其中 該保護層之材料包括TiN或Ti/TiN。 6. —種相變化記憶體,其中包括: © 一頂層電極“; 一相變化物質; 複數個介質孔,位於該頂層電極與該相變化物質之間; 複數個加熱器,分別瞄準該相變化物質的不同區域; 複數個底層電極,對應上述加熱器並且各自耦接所對 應之上述加熱器; 複數個電晶體,對應上述底層電極,並且各自具有一 第一端耦接所對應之底層電極、一第二端接收該相變化記 ❹ 憶體之位元線信號、以及一控制端接收該相變化記憶體之 字元線信號; 其中,上述加熱器於該相變化物質上所瞄準的區域分 別代表該相變化記憶體的一個相變化記憶單元。 7. 如申請專利範圍第6項所述之相變化記憶體,其中 該頂層電極耦接一參考電位。 8. 如申請專利範圍第6項所述之相變化記憶體,其中 該相變化物質為GeSbTe。 17 200926406 9. 如申請專利範圍第6項所述之相變化記憶體,其中 該相變化物質上更覆蓋一保護層,該保護層位於該相變化 物質與該等介質孔之間。 10. 如申請專利範圍第9項所述之相變化記憶體,其中 該保護層之材料包括TiN或Ti/TiN。 ❹ ❹ 18
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW096147212A TW200926406A (en) | 2007-12-11 | 2007-12-11 | Phase change memory |
| US12/135,041 US20090146127A1 (en) | 2007-12-11 | 2008-06-06 | Phase change memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW096147212A TW200926406A (en) | 2007-12-11 | 2007-12-11 | Phase change memory |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW200926406A true TW200926406A (en) | 2009-06-16 |
Family
ID=40720673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096147212A TW200926406A (en) | 2007-12-11 | 2007-12-11 | Phase change memory |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20090146127A1 (zh) |
| TW (1) | TW200926406A (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2771572C (en) * | 2011-04-29 | 2014-06-03 | Rohm And Haas Company | Aqueous compositions comprising ion exchange resins that deliver paint and primer properties in a coating |
| JP2015002283A (ja) * | 2013-06-17 | 2015-01-05 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置及びその製造方法 |
| US12317763B2 (en) | 2021-11-03 | 2025-05-27 | International Business Machines Corporation | Memory cell with comb-shaped electrodes |
| US20240107900A1 (en) * | 2022-09-22 | 2024-03-28 | International Business Machines Corporation | Phase change memory cell sidewall heater |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7220983B2 (en) * | 2004-12-09 | 2007-05-22 | Macronix International Co., Ltd. | Self-aligned small contact phase-change memory method and device |
| US7238994B2 (en) * | 2005-06-17 | 2007-07-03 | Macronix International Co., Ltd. | Thin film plate phase change ram circuit and manufacturing method |
-
2007
- 2007-12-11 TW TW096147212A patent/TW200926406A/zh unknown
-
2008
- 2008-06-06 US US12/135,041 patent/US20090146127A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20090146127A1 (en) | 2009-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6905067B2 (ja) | メモリダイ領域の有効利用 | |
| TWI254443B (en) | Multilevel phase-change memory, manufacture method and status transferring method thereof | |
| JP6894052B2 (ja) | 結合容量を用いた自己参照センシング・スキーム | |
| JP5207894B2 (ja) | 不揮発性記憶素子の製造方法 | |
| US20070249083A1 (en) | Multilevel phase-change memory element and operating method | |
| JP4485605B2 (ja) | 抵抗変化素子の駆動方法、初期処理方法、及び不揮発性記憶装置 | |
| CN109427969B (zh) | 具有多个热界面的相变存储器电极 | |
| US8345472B2 (en) | Three-terminal ovonic threshold switch as a current driver in a phase change memory | |
| TW201230041A (en) | Non-volatile memory having 3D array of read/write elements and read/write circuits and method thereof | |
| JP5158295B1 (ja) | 半導体記憶装置を駆動する方法 | |
| TW200426827A (en) | Memory cell, memory device and manufacturing method of memory cell | |
| TW201209827A (en) | Non-volatile memory having 3D array of read/write elements with vertical bit lines and laterally aligned active elements and methods thereof | |
| TWI685844B (zh) | 用於更新非揮發性記憶體中之一修整參數之技術 | |
| US8320170B2 (en) | Multi-bit phase change memory devices | |
| TW201106359A (en) | Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines | |
| US20100020593A1 (en) | Vertical string phase change random access memory device | |
| CN104335350B (zh) | 低功率相变存储器单元 | |
| TW200926406A (en) | Phase change memory | |
| KR20150035788A (ko) | 비트라인 전압 제어를 가진 3d 어레이 아키텍처를 갖는 비휘발성 메모리 및 이의 방법 | |
| KR20160056376A (ko) | 금속 산화막을 형성하는 방법 및 이를 포함하는 자기 메모리 장치 | |
| JP2011044443A (ja) | 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 | |
| US10468459B2 (en) | Multiple vertical TFT structures for a vertical bit line architecture | |
| CN110277115A (zh) | 基于磁隧道结的存储器及其读写方法、制作方法 | |
| US12154623B2 (en) | Technologies for controlling current through memory cells | |
| JP2014175034A (ja) | 半導体記憶装置 |