TW200903809A - Vertical MOS transistor and method therefor - Google Patents

Description

200903809 九、發明說明： • 【發明所屬之技術領域】 本發明大致涉及電子儀器，尤其是涉及形成半導體裝置 和結構的方法。 【先前技術】 發明背景 過去，半導體工業利用各種各樣的半導體處理方法構造 帶有各種裝置結構的垂直型MOS電晶體。現有的垂直型 MOS電晶體一般具有場氧化區，場氧化區設置在覆蓋垂直 型MOS電晶體的場終止區（ierrninati〇n region)部分。這些 场氧化區由熱氧化形成。場氧化區用於減少終止區的電場 並有助於提供用於垂直型M0S電晶體的高擊穿電壓。然 而’形成這些熱生長場氧化區通常地需要至少一個或多個 掩模並涉及增加垂直型MOS電晶體成本的處理步驟。 【發明内容】 發明概要 ， 據此，所希望的是具有更少的處理步驟和更低成本的垂 直型MOS電晶體。 本發明一實施例揭示一種垂直型M〇s電晶體，包括第一 導電率類型的塊狀半導體襯底、位於所述塊狀半導體概底 的所述第二表面上的所述第一導電率類型的外延層、所述 外延層上的第二導電率類型的第一摻雜區、所述外延層的 -部分上的薄絕緣體、溝槽型閘極、源極、第二閘極導 體、層間電介質及金屬閘極導體。所述概底在第一表面上 131522.doc 200903809 具有汲極導體，以及具有與所述第—表面相對的第二表 面二所述外延層上的第二導電率類型的第一摻雜區，：述 第一摻雜區具有從靠近所述外延層的所述表面延伸至所述 外延層中的第一外邊緣。所述薄絕緣 ) 述笛— 豕髖的弟-部分覆蓋所 雜區的-部分，並延伸越過所述第—摻雜區的所 所邊緣而覆蓋所述外延層的—部分，所述外延層的 鄰近所述第-摻雜區的所述第—外邊緣。所述溝 =閘極在所述外延層上形成並延伸至所述第—摻雜區 〜所述溝槽型閘極具有位於所述溝槽型閘極的溝槽中的 弟-閘極導體。所述源極形成為所述外延層上及所述第一 :雜區中的所述第一導電率類型的第二摻雜區，所述源極 與所述溝槽型閘極鄰近。所述第：閘極導體位於所 八/、、、邑緣體的第—部分上並覆蓋所述[換雜區的一部 ^所述第-摻雜區賴述部分在所述溝槽型閘極和所述 =換雜區的所述第—外邊緣之間，#中所述第二閉極導 ^不延伸至覆蓋在所述外延層和所述第—摻雜區的所述 外邊緣的介面處形成的⑽，以及其中所述第二間極 :並不覆蓋厚場氧化區上。所述層間電介質形成在所述 =緣體的所述第一部分上並覆蓋所述第二閉極導體的一 :其中所述層間電介質的厚度為所述薄絕緣體厚度的 ::倍’所述層間電介質延伸橫過所述薄絕緣體越過所 〉摻雜區的所述第一外邊緣。所述金屬閘極導體形成 述層間電介質的-部分上和所述第二閘極導體的〆部 分上形成。 131522.doc 200903809 本發明另-實施例揭示—種用於形成垂直型则電晶體 的方法。提供第-導電率類型的半導體觀底，所述半導體 =底具有第-表面和第二表面。在所述半導體襯底的所述 弟-表面上形成第二導電率類型的第—播雜區並延伸至所 述半導體觀底中。在所述半導體概底的所述第二表面上形 成及極導體。形成延伸至所述第一摻雜區中的垂直型刪 電晶體的源極區和閉極區，其中所述垂直型则 覆蓋所述半導體概底和所述第一摻雜區的外邊緣之間介面、 的場氧化區。 本發明另一實施例揭示一種垂直型M〇s電晶體，包括第 —導電率類型的半導體襯底、所述第-表面上的第二導電 =型^一推雜區、所述半導體概底的—部分上㈣絕 a乙伸至所述第一摻雜區中的溝槽型閘極、源極、第 ==以介質°所述半導體襯底具有第-表 體。:述T與所述第一表面相對的第二表面上的汲極導 半導體^一擦雜區具有從靠近所述第一表面延伸至所述 =ΠΓ 一外邊緣。所述薄絕緣體的第-部分覆 収區的一部分並延伸越過所述第—摻雜區的 … 緣而覆蓋與所述第-摻雜區的所述第一外邊 ㈣目鄰的所述半導體襯底的—部分。所述溝槽型閘極呈= ==槽型閘極的溝槽中的第一閘極導體。所述源極 V成為所述半導體襯底上 導電率類型的第…「 中的所述第- 型閑極。所述第_ ’極设置為鄰近所述溝槽 弟-閘極導體處在所述薄絕緣體的所述第一 131522.doc 200903809 部分上並覆蓋位於所述溝槽型閑極 、+、贫 AL、皇A 1雜區的所 述第-外邊緣之間的所述第一推雜區—， 二閘極導體不覆#厚γ s 斤述第 覆4场乳化區。所述層間 絕緣體的所述第-部分上形成並覆蓋在所述第二閘二: =分二所述層間電介質延伸越過第—換 及V:述層間電介質的厚度大於所述薄絕緣體 的尽度U及其中所述電介質不覆蓋場Ml 為了說明的簡單性和清楚性，圖中的組元不需 例，並且不同圖中的相同 而 t ,L上 J ητ 口数位表不相同組元。另外 !’為了說明的簡單性，省略已知步驟和組元的說明和细 裝置在此處解釋為某独溝道或ρ溝道裝置， 域普通技術人員將認識到 、 』很據本發明，互補裝置 (complementary device)也是 丨…“ 疋了尨的。本領域技術人員將認 到：此處所使用的詞”在 並不是意味在啟動動作後立即發 存在—些小的但合理的延遲，諸=二的概念，而是可能 作激發的反應之間。為了附圖的2輸延遲’在由啟動動 …二、 附圖的清楚性，裝置結構的摻雜 區舉例§兒明為一般地具有首錄、喜试 〃 、’’襄邊緣和精確角度的角部 (corner)。然而，本領域的姑 貝理解，由於摻雜劑的 心和啟動’穆雜區的邊緣—般不可能是直線並且轉角不 可能為精確角度。 ^外’將舉例說明本發明的裝置以示出單元式設計 (ce 4 design)(體區為多個單元區域）或單個體設賴區 W式樣'通常形成於婉蜒式樣或條文式樣中構造的 131522.doc 200903809 單個區域組成）。然而，為便於理解，在說明中— 里將本 發明的裝置描述為底座設計（base design)。應當理解，本 發明的意圖包括早元設計和單個底座設計。 【實施方式】 較佳實施例之詳細說明 圖1舉例說明了現有技術的垂直型MOS電晶體1 〇的放大 橫截面部分，垂直型M〇s電晶體1〇包括熱生長場氧化層 (FOX)34。現有技術的垂直型M〇s電晶體1〇在]^型半導體 襯底上形成，N型半導體襯底在一個表面上具有N型外= 層12並且在第二表面上形成汲極％，諸如金屬導體。p型 區13形成在層12中以便於形成電晶體1〇的源極區和閘極結 構。源極區18設置為與溝槽閘極14相鄰。重摻雜p型區幻 形成在區13中’並且設置在源極區18之間，以便於形成與 P型區13接觸的電阻。溝槽閘極結構14在溝槽中具有側壁 柵絕緣體15和閘極導體材料23，該溝槽形成在層12中。薄 絕緣體丨6可在層12的表面的一部分上形成。場氧化層 (F〇xm-般由氧化層12表面的一部分的熱氧化過㈣ 成。這樣的過程一般稱為1^〇(：〇8過程。F〇x 34的一部分 形成為覆蓋在P型區13上。為形成F〇x 34，需要掩模和保 ，將不被氧化的層12的一部分，因此，為形成FOX 34需要 早獨的掩模和保護步驟。另—閘極導體材料24施加於F〇X Μ的—部分因此材料24覆蓋在絕緣體16的一部分上並且延 績至覆蓋FOX 34的-部分。制電介質材料—般施加于表 面並形成圖案為構成電介質區域28、Μ、％和Η。源極導 131522.doc • 10- 200903809 體材料19 ’諸如金屬導體，—般施加用於形成與源極區a 的電觸點並施加于體區2卜另一閘極導體材料25，諸如金 體 般把加开> 成至閘極導體材料24的電觸點。閘極

㈣## it $ &溝槽（未圖示）的末端處接觸閘極導體材 料23。通常閘極導體材料23和24為相同材料，並在同一時 間形成。另一導體材料36施加形成通過摻雜區π至層。的 ，點。材料36和區域37 一般形成環繞電晶體ι〇的夕;部的 私° FOX 34覆蓋區13並延伸越過在㈣和區13之間形成的 結點。此外，問極導體材料24必須在峨34上並延伸越過 、圖2不意性地說明了垂直型觸8電晶體的一種實施方 式的放大橫截面部分，該電晶體4〇無需熱生長場氧化層形 I'電晶體4〇在包括塊狀半導體襯底42的半導體襯底41上 形成’外延層43在塊狀半導體襯底42上形成。在一些情況 下，外延層43可省略。塊狀半導體襯底42和外延層43 一般 形成為具有_導電率。第—摻雜區46在襯底41的表面上 形成並延伸至襯底41中。區46具有從襯底Μ的表面以垂直 ,式向區46的水準底部邊㈣延伸的外邊緣…區46 一般 型導電率並且一般具有大於層43的雜質濃度 質雜貝浪度。優選地，區46的雜質濃度大於層43的雜 二 '至少—個數量級。溝槽型閘極47和48通常通過形成 缘=底41中、包括延伸至層43中的開口來形成。柵絕 在開口的側壁和底部形成’閘極導體材料59在開口 形成。閘極導體材料59—般為摻雜多晶石夕但也可包括金 131522.doc 200903809 屬或金屬石夕化物。開口底部通常具有厚絕緣體5〇， π的厚度大於柵絕緣體49 ''' ^ ± "手度源極£54一般形成為從 二的表面延伸至區46中。源極區54一般為至少鄰近溝 閘極47和48，優選地為通過鄰接栅絕緣體49來鄰接閘 極47和48 °體觸點形成輕46中的摻雜區52和53。區52矛 區:3中的體觸點便於形成源極_和區仏之間的電連接： 、、/成可月“貝害電晶體40的寄生雙極電晶體的傾向。摻 :㈣形成為便於產生經過外延層43至襯底41的電連接。 缚絕緣體57-般形成為橫職_的表面並形錢案構造 M絕緣體57的開口用以便於形成問極47和48以及便於形 成電連接緣體57可與閘極絕緣體49在相同時間形成並 且接近相同的厚度’或者可與問極絕緣體49在不同時間形 成並且厚度不同。絕緣體57的厚度一般為大約兩百至一千 (2〇〇 10GG)埃並通f取決於電晶體仙的所求的閘極電壓。 例如’對於大約20伏（20 V)和4〇伏（4〇 v)的問極電廢各 自的厚度為大約五百（500)埃和一千（1〇〇〇)埃。 電曰曰體40的攸區52延伸至邊緣45的部分一般稱為邊緣終 ⑽:為使擊穿電壓保持為高’重要的是減小在邊緣終止 品/成的電場的強度。因此，閘極導體材料60形成在絕 '' "的。卩为上，絕緣體57覆蓋在區46的一部分上，並 且閑極導體材料6G設置在閘極48和外邊緣45之間。閘極導 ,;斗〇並不在熱生長場氧化區上形成。在優選的實施方

'材料60在絕緣體57上形成。閘極導體材料60—般設 置在離外邊緣45的距離76以確保材料6〇不覆蓋pN結，pN 131522.doc -12- 200903809 結在區46和襯底41的介面處沿邊緣45形成。距離％—般從 邊緣45與襯底41的表面交叉處的點開始測量。當電晶=牝 為反向偏置，耗盡區將在區46和襯底41的介面處沿邊緣“ 形成。為便於形成高擊穿電壓，優選的是，確保材料的不 覆盍將形成為耗盡區的區46的部分。此外，優選的是，物 理上接觸導體62的材料60的部分覆蓋區46並從邊緣45隔離 開。任選的薄電介質61可在材料6〇的側壁和頂部形成。 層間電介質材料通常地施加于表面並形成圖案以形成電 介質層區65、66和67。電介質層區65覆蓋閉極導體材料μ 則吏材料59絕緣。電介質層區66在絕緣體57上形成並延伸 至覆蓋接近閘極48的材料60的邊緣。電介質層區67覆蓋材 料60的相反邊緣，延伸橫過絕緣體57至覆蓋邊緣45，並且 通常繼續延伸離開邊緣Μ橫過絕緣體57。區67一般為大約 兩千至四千埃(200(Μ_χ1〇_8⑽)厚。導體材料被應用然 後形成圖案以形成源極導體55 ’源極導體55產生至源極區 5^和至體區52及53的電連接。區65將導體55從閘極材料％ 絶緣。導體材料的另-部分形成圖案以形成另一閘極導體 62:閘極導體62產生至閘極材料的的電連接。為幫助減少 電π閉極導體材料62形成在覆蓋層43的—部分的絕緣體 67的-部分上和形成在區46上，並且設置為延伸越過外邊 緣45。導體材料的另—部分形成圖案以形成產生至概底w 的電連接的導體71。導體71和推雜區7〇形成環繞電晶體仙 卜邊緣的連績％，以在電晶體4〇的外邊緣處終止電場。 將電晶體4G形成為不帶有覆蓋區私和概底4ι的介面—— 13I522.doc •13· 200903809 尤其是沿邊緣45的介面的熱生長場氧化區，減少了來成電 :體4〇所需的過程步驟的數量。熱氧化步驟需要大量的過 :時間並且需要增加成本的掩模步驟。將導體Μ構造成覆 盍沿邊緣45的介面有助於減少電晶體4〇的終止區電場，從 而保持擊穿電壓為高。通常地，電晶體4〇的擊穿電壓為至 少和電晶體10的擊穿電壓相等。 圖3示意性地說明了垂直型M〇s電晶體8〇的一種實施方 式的放大橫截面部分，該電晶體8〇也不需要用熱生長場氧 化層形成°電晶體80為除使用閘極導體材㈣代替圖㈣ 閘極導體材料60外的電晶體4〇的替選實施方式。閘極材料 ^構造成在薄絕緣體57上，但材料81延伸橫過絕緣體”以 覆蓋邊緣45並為襯底41的相鄰部分。在此實施方式中，絕 緣體57的厚度-般為大約兩百至—千（2⑻_1()⑽）埃並通常 取決於電晶體80的所求的擊穿電壓。例如，對於三十伏 (3〇 V)和四十伏（4〇 v)擊穿電塵，各自的厚度為大約七百 (7〇〇)至一千（1000)埃。由於材料81的不同形狀電介質區 82用於替代區67。類似地，因為材料8丨的不同形狀，另一 閘極導體83用於替代導體62。 、按照上述所有觀點，明顯的是，披露了新穎的裝置和方 法不品要構造熱場氧化區來形成垂直型m〇S電晶體減少 成本將閘極材料6 0構造成覆蓋區4 6使擊穿電壓保持為 ° 卜將絕緣體67構造成覆蓋區43外的觀底4 1並將閘 極材料62構造成覆蓋絕緣體67有助於增加擊穿電壓。這樣 消除了對構造單獨的F〇x的需求並減少所導致的半導體裝 13 3522.doc 200903809 將閘極材料62構造成覆蓋邊緣45有 南0 ^ S用具體的優選實施方式描述本發明的主題，但明顯 : 皆於半^體領域的技術人員來說，許多替選方案和 變化將疋明顯的。例如’閘極材料59、60和81可包括金屬 ^ 物此外，絕緣體67和82可以為單層，或者可以為 ^括諸如氧化物和氮化物的不同材料的疊層。 【圖式簡單說明】

圖1舉例5兒明了現有技術的垂直型MOS電晶體放大橫截 面部分；及 圖2舉例說明了根據本發明的垂直型m〇s電晶體放大橫 截面部分；及 圖3舉例说明了另一垂直型電晶體放大橫截面部分，所 述垂直電晶體為根據本發明的圖2的垂直型m〇s電晶體的 替選實施方式。

置的成本。進一步地， 助於使擊穿電壓增加為 【主要元件符號說明】 10 垂直型MOS電晶體 11 襯底 12 N型外延層 13 P型區 14 溝槽閘極 15 側壁栅絕緣體 16 絕緣體 18 源極區 131522.doc 200903809 19 源極導體材料 21 重掺雜P型區 23 閘極導體材料 24 閘極導體材料 25 閘極導體材料 28 電介質區域 29 電介質區域 30 電介質區域 31 電介質區域 34 熱生長場氧化層（FOX) 36 導體材料 37 通過摻雜區 38 汲極 40 垂直型MOS電晶體 41 半導體概底 42 半導體襯底 43 外延層 45 外邊緣 46 第一摻雜區 47 溝槽型閘極 48 溝槽型閘極 49 栅絕緣體 50 厚絕緣體 51 水準底部邊緣 131522.doc -16- 200903809 52 摻雜區 53 摻雜區 54 源極區 55 源極導體 57 絕緣體 59 閘極材料 60 閘極材料 61 薄電介質 62 閘極導體 65 電介質層區 66 電介質層區 67 電介質層區 70 播雜區 71 導體 72 沒極 76 距離 80 垂直型MOS電晶體 81 閘極導體材料 82 電介質區 83 閘極導體 131522.doc -17-

Claims (1)

1. 200903809 十、申請專利範圍： 1’ -種垂直型M0s電晶體，包括： 第—導電率類型的塊狀半導體 表面上具有汲極導體，以及具有與所述底在第-第二表面； 义第一表面相對的 位於所述塊狀半導體襯底的所述第 一導電率類型的外延層； 一面上的所述第 所述外延層上的第二導電率類 ^ .. A； ^弟—換雜區，所诚 弟- 4雜區具有從靠近所述外延 述外延層中的第-外邊緣； 的㈣表面延伸至所 所述外延層的一部分上的薄絕緣 笙一加八® 一 體所述溥絕緣體的 第一口 ρ刀覆盍所述第一摻雜區的_ 什笙—换灿r L 口丨刀’並延伸越過所 述弟一抬雜區的所述第—外邊緣 如\ 復盒所述外延層的— …所述外延層的所述部分鄰 述第-外邊緣； 攻弟㈣區的所 溝槽型閉極，所述溝槽型閉極在所述外延層上 延伸至所述第一摻雜區中，所述溝 / 、 丹〜坦閘極具有位於所 述溝槽型閘極的溝槽中的第一閘極導體. 源極，所述源極形成為所述外延層上及所述第一 區令的所述第-導電率類型的第二摻雜區，所述源極定 位為與所述溝槽型閘極鄰近； & 第二間極導體’所述第二閉極導體位於所述薄絕緣體 的第-部分上並覆蓋所述第一摻雜區的一部分，所述‘ -摻雜區的所述部分在所述溝槽型閉極和所述第一穆雜 131522.doc 200903809 區的所述第-外邊緣之間，其中所述第三閘極 延伸至覆蓋在所料延層和料I詩區=不 =緣的介面處形成_結，以及其㈣述第二 體並不覆蓋厚場氧化區上； 導 g間電"貝’其形成在所述薄絕緣體的所述第八 士所述弟二問極導體的一部分，其中所述層間電 二八：厚度為所述薄絕緣體厚度的至少兩倍，所述層間 ^貝延伸橫過所述薄絕緣體越過所述第—摻雜區 述第一外邊緣；及 人金屬閘極導體’所述金屬閘極導體形成在所述層間電 介質的-部分上和所述第二閘極導體的一部分上形成。 4申明專利範圍第〗項所述的垂直型電晶體，其中 斤述第閘極導體為位於所述溝槽中並通過閘極絕緣體 而從所述溝槽側壁隔離的多晶矽。 _ 士申明專利範圍第1項所述的垂直型MOS電晶體，其中 所述第二閘極導體定位在所述溝槽型閘極和所述第—摻 雜區的所述第一外邊緣之間。 4.如申請專利範圍第1項所述的垂直型MOS電晶體，其中 所述第二閘極導體設置為不覆蓋在所述外延層和所述第 一接雜區的所述第一外邊緣的所述介面處形成的耗盡 區。 5 ·如申晴專利範圍第1項所述的垂直型MOS電晶體，其中 所述第二閘極導體設置為距離所述外延層和所述第一推 雜區的所述第一外邊緣的所述介面至少一微米。 131522.doc 200903809 6·如申请專利範圍第1項所述的垂直型MOS電晶體，還包 括設置在所述溝槽型閘極和所述第二閘極導體之間的體 觸點。 且 7. 如申清專利範圍第1項所述的垂直型M〇s電晶體，其中 所述垂直型MOS電晶體沒有組元覆蓋場氧化區。 8. 如申請專利範圍第！項所述的垂直型M〇s電晶體，還包 括形成為所述外延層上的第三摻雜區的汲極觸點區，其 中所述汲極觸點區設置在所述外延層中並與所述第一摻 雜區的第一外邊緣的距離為第一距離。 9 ·如申明專利範圍苐1項所述的垂直型μ 〇 ^電晶體，其中 所述層間電介質不是通過熱氧化形成的。 10. —種用於形成垂直型M〇s電晶體的方法，包括： 提供第-導電率類型的半導體概底，所述半導體襯底 具有第一表面和第二表面； 在所述半導體襯底的所述第一表面上形成第二導電率 類型的第一摻雜區並延伸至所述半導體襯底中； 在所述半導體襯底的所述第二表面上形成汲極導體；及 形成延伸至所述第一摻雜區中的垂直型MOS電晶體的 源極區和閘極區’其巾所述垂直型MC)s電晶體無覆蓋所 述半導體襯底和所述第—摻雜區的外邊緣之間介面的場 氧化區。 11.如申請專利範圍第10項所述的方法，其中形成所述垂直 型MOS電晶體的源極區和閘極區包括形成無覆蓋所述介 面上熱生長場氧化區的所述垂直型M0S電晶體。 131522.doc 200903809 12.如申請專利範㈣所述 型MOS電晶#沾、β上 次’其中形成所述垂直 屯曰曰體的源極區和閘極 為從所述半導體襯底的所述第类"括將所述閉極區形成 雜區中的溝槽型閘極， 表面延伸至所述第-摻 區。 ？成鄰近溝槽型閘極的源極 】3·如申請專利範圍第 型_電晶體的源極區和閘成所述垂直 一表面上形成閘極£包括在半導體襯底的第 -# # F ^ ^ + 風所述丰導體襯底和所述第 芥雜Q的所述外邊 體的第一部分±^1 以及在所述薄絕緣 一部分。…閑極導體並覆蓋所述第一摻雜區的 K如中請專利範圍第叫所 導妒报# * 万去遇包括將所述閘極 =成為不延伸至覆蓋所述半導體 雜區的所述外邊緣之間的所述介面上 15. 如申請專利範圍第13項所述 … 緣體的所述第一部八… 纟，還包括在所述薄絕 極導體的ι/β層間電介質以及覆蓋所述開 16, 一種垂直型M〇s電晶體，包括： =導電率類型的半導體襯底，所述半導體襯底具有 面並具有位於與所述第—表面相對的第二表面上 的沒極導體； :述第-表面上的第二導電率類型的第—摻雜區，所 述弟一摻雜區具有從靠近所述第一表 體襯底中的第一外邊緣； _至所〇導 131522.doc 200903809 所述半導體襯底的一部分上的薄絕緣體，所述薄絕緣 體的第一部分覆蓋所述第-摻雜區的一部分並延伸越過 所述第一摻雜區的所述第一外邊緣而覆蓋與所述第一摻 雜區的所述第一外邊緣相鄰的所述半導體襯底的一部 分； 延伸至所述第-換雜區中的溝槽型閑極，所述溝槽型 閘極具有位於所述溝槽型閑極的溝槽中的第一 體； 源極，所述源極形成為所述半導體概底上和所述第一 摻雜區中的所述第一導電率類型的第二摻雜區，所述源 極設置為鄰近所述溝槽型閘極； 第二閘極導體，其處在所述薄絕緣體的所述第一部分 ί並覆蓋位於所述溝槽型閘極和所述第-摻《的所述 弟-外邊緣之間的所述第—摻雜區—部分，其中所述第 二閘極導體不覆蓋厚場氧化區；及 其在所㈣絕緣體的所述第—部分上形 成並覆盍在所述第二閉極導 介，m 冊導體的一部分上，所述層間電 電二1=一摻雜區的第—外邊緣，其中所述層間 電所述薄絕緣體的厚度，以及賴述 电"貝不覆羞場氧化區。 利範圍第16項所述的垂直型则電晶體，其中 "閘極導體為位於所述溝极 緣體而從所述溝槽的側壁隔離並且通過閑極絶 第二閑極導體為多晶石夕 的多晶秒，以及其中所述 I3i522.doc 200903809 18·如申請專利範圍第16項所述的垂直型MOS電晶體，其中 所述層間電介質並非通過所述半導體襯底的熱氧化而形 成。 士申明專利範圍第16項所述的垂直型MOS電晶體，其中 斤述第一閘極導體並不延伸至覆蓋在所述半導體襯底和 V第心雜區的所述第一外邊緣的介面處形成的pn 結。 申明專利範圍第16項所述的垂直型M〇s電晶體，還包 述層間電介質的—部分上和在所述第二閘極導體 '邛刀上形成的金屬閘極導體。 131522.doc