TW200900536A - Electroless plating method - Google Patents

Description

200900536 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種在金屬基體表面進行無電解鍍 覆的無電解鍍覆方法’尤其係關於一種在存在亞臨界流 體（subcritical fluid)或超臨界流體（supercritical f 1 u i d )下’利用誘發共析現象在短時間內以無電解鍍覆 獲得均勻被覆膜的無電解鍍覆方法。 【先前技術】 f 自以往以來，以半導體元件內之微細金屬配線形成 方法而言，係已進行藉由濺鍍法在基板上形成例如鋁薄 膜之後，塗布光阻，且藉由曝光、顯影處理進行圖案化， ' 再藉由蝕刻而形成預定配線。然而，隨著半導體電路元 件的高度積體化、微細化，在如上所示之配線形成方法 中，由於逐漸難以適用，因而已進行一種所謂鑲嵌法 (damascene)的方法，亦即預先形成配線用溝槽或孔 穴，藉由化學氣相沈積法CVD、濺鍍法、鍍覆法等將鋁 I v 或銅埋設於溝槽或孔穴之中，之後再藉由化學機械硏磨 CMP ( Chemical Mechanical Polishing)法硏磨表面， 藉此形成配線。於該鑲嵌法中，連接於下層配線的連接 孔亦在形成溝槽時形成孔穴，同時將鋁或銅充塡在該連 接孔與溝槽，而形成配線的方法係稱爲雙鑲嵌法（dual damascene ) ° 近年來，以半導體裝置的配線形成步驟而言，係以 適用電鍍法的鑲嵌法爲主流（參照下述專利文獻1、2 )。 200900536 在此使用第3圖及第4圖說明有關適用作爲習知例而揭 示於下述專利文獻1之鑲嵌法的3次元封裝用半導體裝 置之配線的形成方法。如第3 A圖所示，該配線的形成 方法係藉由微影及蝕刻技術在例如矽基板等基板70的 表面形成孔72 ’接著，如第3B圖所示，藉由例如CVD 在該基板70表面形成由Si 02構成的絕緣膜74而以絕 緣膜74覆蓋孔72的表面，藉此使電氣不會漏洩，此外， 如第3 C圖所示，利用例如CVD或濺鍍法在絕緣膜74 之上形成作爲電鍍之供電層的種子層（seed layer ) 76。 接著，如第3 D圖所示，藉由在基板7 0的表面施行 藉由電鍍的鍍銅，使銅充塡在基板7 0的孔72的內部， 並且使鍍銅膜7 8沈積在絕緣膜74之上，之後，如第 3E圖所示，藉由CMP，將基板70上的鍍銅膜78及絕 緣膜74去除，使充塡在孔72內之鍍銅膜78的表面與 基板7 0的表面成爲大致相同平面，而進行埋設配線。 在該下述專利文獻1所揭示的埋設配線係可適用 於孔72的直徑W爲5至20μίη左右，深度D爲50至 7 0 μιη左右者。而且，在下述專利文獻1所揭示的發明 中，在第3D圖所示之藉由電鍍的鍍銅步驟中，由於防 止如第4Α圖所示銅在孔72的入口附近懸突（overhang ) 而在銅配線的內部產生空洞（void )(巢穴），因而藉 由如第4B圖所示在電鍍步驟中途追加將鍍覆膜的一部 分進行蝕刻的步驟，然後再如第4 C圖及第4 D圖所示 反覆所希望次數的電鍍步驟及鍍覆膜的蝕刻步驟，藉此 200900536 如第4E圖所示以鍍銅膜78埋設於孔72內。 其中，即使適用如上所述之專利文獻1所揭示的發 明，亦難以無空洞地將銅埋設在如 〇·20μιη左右或 0.2 Ομιη以下之類的狹窄溝槽或孔內’因此在下述專利 文獻2所揭示的發明中’係藉由調1整鑛覆液的組成而調 整溝槽或孔之底部側與入口側的金屬析出速度來應對。 (專利文獻1 )日本專利特開2003 -965 96號公報（申 請專利範圔、段落〔〇〇〇3〕至〔〇〇1〇〕、〔 〇〇11〕、第 4圖、第6圖、第8圖） (專利文獻2 )日本專利特開2005 -25 9959號公報 (申請專利範圍、段落〔0011〕、〔 0013〕、〔 0029 〕、第1圖、第2圖） (專利文獻3 )日本專利特開平1 0-24 5 6 8 3號公報 (申請專利範圍、段落〔0011〕至〔0015〕） (專利文獻4)日本專利特開2006-37188號公報（申 請專利範圍第7項至第12項、段落〔0008〕至〔0012 〕、第1圖） 【發明內容】 (發明所欲解決之課題） 如上所述之藉由電鍍法之微細金屬配線形成方法 係由於在形成較大之作爲供電層的種子層7 6時，較容 易形成供電用端子，而爲有效的方法，但是當在鍍覆部 分的尺寸爲小時或者必須對深度比開口部的大小爲深 的溝槽或孔內等進行鍍覆時，由於難以形成供電用端 200900536 子，因而採用無電解鍍覆法。 無電解鍍覆法由於所得鍍覆層緻密，既可鍍覆在 細部分，而且亦可鍍覆在絕緣物表面’因此在廣泛領 予以採用，但是由於鍍覆層的析出速度慢，因此對於 要形成較厚金屬層之如上所述的鑲嵌法或雙鑲嵌法， 難以直接適用。 另一方面，在上述專利文獻3中，係揭示一種使 含有與錫形成合金而具有作爲焊材膜之功能的粉末 錫或錫合金鍍覆浴，且藉由無電解鍍覆法形成厚的錫 金膜的方法。但是，在如上所示的無電解鍍覆法中， 覆膜本身的特性並不良好，而且與基底的密接性不佳 因此即使如上述專利文獻3揭示的方法般在作爲焊 膜進行加熱處理之類的用途的情形下爲有效，亦難以 泛採用。 此外，在上述專利文獻4中所揭示的無電解鍍覆 中係包含以下步驟：使將含有與鍍覆金屬相同之金 的金屬錯合物溶化的亞臨界流體或超臨界流體接觸 材，藉此將前述基材表面進行脫脂而且蝕刻，並且使 述金屬錯合物載持在前述基材表面，將載持在前述基 表面的金屬錯合物還原，藉此使前述金屬錯合物中的 屬在前述基材表面析出而形成金屬核，且將在表面形 有金屬核的基材浸漬在含有前述鍍覆金屬的鏟覆液， 此直接將前述金屬核作爲自發性觸媒（autocatalyst) 以利用而連續進行析出反應而形成鍍覆層。 微 域 需 係 用 的 合 鍍 材 廣 法 屬 某 前 材 金 成 藉 加 200900536 但是，上述專利文獻4所揭示的無電解鍍覆法亦與 習知之無電解鍍覆法的情形相同，由於鍍覆層的析出速 度慢’因此對於需要形成厚金屬層之如上所述的鑲嵌法 或雙鑲嵌法係難以直接適用。 發明人等爲了獲得鍍覆層的析出速度快，而且對於 基底金屬基體的密接性良好的無電解鍍覆法而重覆各 種實驗的結果發現，預先在無電解鍍覆液中大量添加與 金屬基體、利用無電解鍍覆處理所得之金屬被覆膜之至 少一者相同種類的金屬的微細粉體，並且使用亞臨界流 體或超臨界流體進行無電解鍍覆，藉此藉由誘發共析現 象在鍍覆層中取入金屬的微細粉體，而在短時間內獲得 均勻的厚鍍覆被覆膜，以致完成本發明。 亦即，本發明的目的在提供一種鍍覆層的析出速度 快，而且對於基底金屬基體的密接性良好，且在短時間 內獲得均勻的厚鍍覆被覆膜的無電解鍍覆方法。 (用以解決課題的手段） 爲了達成上述目的，本發明之無電解鍍覆方法係在 金屬基體表面進行無電解鍍覆的方法，其特徵爲：在使 金屬粉末分散在無電解鍍覆液中的狀態下，使用亞臨界 流體或超臨界流體，利用誘發共析現象進行無電解鍍 覆。又，本說明書中的誘發共析現象係指在進行無電解 鍍覆時，金屬粉末的一部分亦同時被取入鍍覆層中的現 象。 此外，本發明係在前述無電解鍍覆方法中，前述金 200900536 屬粉末係與金屬基體、利用無電解鍍覆處理所 被覆膜之至少一者相同種類的金屬。 此外，本發明係在前述無電解鍍覆方法中 屬粉末的平均粒徑爲lnm以上、ΙΟΟμηι以下。 此外’本發明係在前述無電解鍍覆方法中 電解鍍覆係在二氧化碳及惰性氣體之至少一 活性劑共存下所進行。 (發明之效果） f ' 本發明係藉由採用如上所述的方法而達 述之優異效果。亦即，根據本發明之無電解鍍 當在金屬基體表面進行無電解鑛覆時，由於在 末分散在無電解鍍覆液中的狀態下而且在亞 或超臨界流體存在下進行無電解鍍覆，因此藉 析現象而將金屬的微細粉體取入鍍覆層，而可 內獲得厚之均勻的鍍覆被覆膜。因此，尤其亦 用爲鑲嵌法或雙鑲嵌法等經高度積體化、微細 L 體電路元件的微細配線形成用。 此外’根據本發明之無電解鍍覆方法，由 粉末的平均粒徑形成爲lnm以上、10 0 μιη以下 末’因此金屬粉末容易分散在電解液中，不 聚，即使在具有未達100 μη!之精密度的微細 可容易進行無電解鍍覆。又，使用之金屬粉末 徑只要小於進行無電解鍍覆之微細構造的尺 此外’根據本發明，無電解鍍覆係在二氧 得之金屬 ，前述金 ，前述無 者及界面 成以下所 覆方法， 使金屬粉 臨界流體 由誘發共 在短時間 可有效適 化的半導 於將金屬 的微細粉 僅難以凝 構造中亦 的平均粒 •即可。 化碳及惰 -10- 200900536 性氣體之至少一者、前述無電解鍍覆液及界面活性劑共 存的狀態下，而且使用亞臨界流體或超臨界流體所進 行，因此無電解鍍覆液與金屬基體的接觸係在乳化 (emulsion)狀態下進行。因此，無電解鍍覆液亦迅速 浸入微細孔或溝槽內，因此不論爲複雜形狀的金屬基 體，抑或爲經高度積體化、微細化之半導體電路元件的 微細配線形成用，均可有效進行無電解鍍覆。 【實施方式】 ('： 以下使用各種實驗例及圖式詳加說明用以實施本 發明之最佳形態，惟以下所述之各種實驗例並非意圖將 本發明限定於在此所記載者，本發明在未脫離申請專利 範圍所示之技術思想的情形下，亦均可適用於進行各種 變更者。又，第1圖係在各種實驗例中所使用之無電解 鍍覆裝置的槪略圖，第2圖係使用超臨界流體或亞臨界 流體進行無電解鍍覆時之耐壓無電解鍍覆槽11的時序 流程圖。 f k 〔無電解鍍覆液〕 在以下所述之各種實驗例中，係使用市面販售的鎳 •磷系無電解鍍覆液（TOP NICORON VS (商品名）， 奧野製藥工業股份有限公司製）作爲無電解鍍覆液。該 鎳•磷系無電解鍍覆液的鎳濃度爲5 . 5 g / L，pH爲 5·4。此外，使用氯化鈀系·活化劑水溶液（ICP ACCERA 、（商品名），奧野製藥工業股份有限公司製）作爲觸媒。 此外，在無電解鍍覆液中添加非離子界面活性劑而成爲 -11- 200900536 10mL/ L，並且在添加鎳粉末時’添加粒徑3至 鎳粉末相對於鍍覆液5 00mL而言成爲〇.3g/ L。 〔無電解鍍覆裝置〕 以無電解鍍覆裝置10而言，如第1圖所示 可使用超臨界流體或亞臨界流體進行無電解鍍覆 使用耐壓無電解鍍覆槽11。在該耐壓無電解鍍I 係可視需要將來自二氧化碳瓶1 2的二氧化碳經 泵單元13及閥14而供給至設在上部之蓋15 f 16，而且，可將該二氧化碳由設在上部之蓋15 17經由壓力調整單元18而排出至周圍大氣中。 接著，耐壓無電解鍍覆槽11係可藉由取下1 注入預定量的無電解鍍覆液19，並且在耐壓無 覆槽11內插入作爲攪拌手段的攪拌器（stirrer 此外，該耐壓無電解鍍覆槽1 1係載置於烘箱2 1 插入於內部的無電解鍍覆液1 9維持在預定恒 外，當在大氣壓下進行測定時，可藉由操作二氧 i_j 12、高壓泵單元13、閥14及壓力調整單元18, 壓無電解鍍覆槽11內開放在大氣壓下。又，可 無電解鍍覆槽1 1的上部保持金屬基體試料22， 視需要由外部浸漬在無電解鍍覆液1 9中。 〔金屬基體〕 以在各種實驗例中使用的金屬基體而言，係 面販售的黃銅，且使用將該金屬基體在酸洗前處 2 5 °C下浸漬在上述作爲觸媒之氯化鈀系•活化劑 7μηι 的 ，由於 ，因此 ，槽11 由高壓 的入口 的出口 I 15來 電解鍍 )20， 內而將 溫。此 化碳瓶 而將耐 由耐壓 並且可 使用市 理後在 水溶液 -12- 22 = 200900536 3分鐘，藉此將表面予以活性化的金屬基體試料 〔實驗例1及2〕 以實驗例1及2而言，係在超臨界狀態或亞 態下，分別就已添加鎳粉末的情況（實驗例1 ) 加鎳粉末的情況（實驗例2)進行無電解鍍覆。 將預定的無電解鍍覆液19注入3〇1111^至耐壓無 覆槽11內，將金屬基體試料22以未觸及該無電 液19的方式配置在上述耐壓無電解鍍覆槽11內 解鍍覆液1 9的上部。在該狀態下’將耐壓無電 槽1 1內之無電解鍍覆液1 9的溫度加熱至8 0 °c ’ 拌器2 0開始攪拌無電解鍍覆液1 9 (攪拌速度 300rpm)，並且以手動操作二氧化碳瓶12、高 元13、閥14及壓力調整單元18’藉此以使耐壓 鍍覆槽11內的壓力成爲1 〇 MPa的方式進行加壓 如此一來，由於二氧化碳的臨界溫度爲31. 界壓力爲7.38MPa，因此在上述之溫度及壓力條 耐壓無電解鍍覆槽11內係實質上形成超臨界狀 臨界狀態。而且，由於在無電解鍍覆液19中所 界面活性劑之故，無電解鍍覆液在實質上形 狀態，該乳化狀態的無電解鍍覆液1 9係充滿在 電解鍍覆槽11內而形成與金屬基體試料22充分 狀態。 接著，在耐壓無電解鍍覆槽11內的壓力爲 時之3 0分鐘後，耐壓無電解鍍覆槽1 1的壓力 臨界狀 及未添 首先， 電解鍍 解鍍覆 之無電 解鍍覆 利用攪 固定爲 壓泵單 無電解 〇 1 C，臨 :件下， 態或亞 含有的 成乳化 耐壓無 接觸的 1 0 Μ P a 開始減 200900536 壓，在耐壓無電解鍍覆槽11內的壓力恢復成大氣壓 時，即停止攪拌無電解鍍覆液19，取下蓋15而取出金 屬基體試料22，在水洗及乾燥後藉由目測觀察金屬基 體試料22表面的鍍覆狀態。該實驗例1及2的耐壓無 電解鍍覆槽11的時序流程圖顯示於第2圖’而且將實 驗例1及2所得之測定結果顯示於表1 ° 又，測定結果係區分爲如下所示之4個來進行Μ 斷。 〇：能獲得良好的厚鍍覆被覆膜 △:能獲得良好的鍍覆被覆膜，但是厚® _ ▲:雖能獲得鍍覆被覆膜，但是厚度薄而且局部看 到不均 X :鍍覆被覆膜薄，整面看到不均 〔實驗例3及4〕 以實驗例3及4而言，係分別就在大氣壓下已添加 鎳粉末的情況（實驗例3 )及未添加鎳粉末的情況（實 驗例4 )進行無電解鍍覆。首先，將預定的無電解鍍覆 液1 9注入4 0 mL至大氣開放狀態的耐壓無電解鍍覆槽 1 1內，在該狀態下’將耐壓無電解鍍覆槽1 1內之無電 解鎪覆液1 9的溫度加熱至8(TC。接著，利用攪拌器20 開始攪拌無電解鍍覆液19(攪拌速度固定爲3 0 0rpm )， 並且將金屬基體§式料22浸漬在無電解鍍覆液19內。在 維持該狀態3 0分鐘後，取出金屬基體試料22，在水洗 及乾燥後藉由目測觀察金屬基體試料22表面的鍍覆狀 -14- 200900536 態。將該實驗例3及4所得之測定結果與實驗例1及2 的測定結果彙整顯示於表1。 (表1 )

有無Ni粉末 壓力 鍍覆狀態 實 驗 例 1 有 1 OMPa 〇 實 驗 例 2 無 1 OMPa Δ 實 驗 例 3 有 大氣壓 ▲ 實 驗 例 4 無 大氣壓 X 根據表1所示結果可知下述情形。亦即，當在大氣 壓下進行無電解鍍覆時，在無電解鍍覆液中未添加鎳粉 末之實驗例4的情形中，鍍覆被覆膜爲薄，而且在整面 看到不均。此外，在無電解鍍覆液中添加鎳粉末之實驗 例3的情形中，雖獲得鍍覆被覆膜，但是厚度薄而且局 部看到不均。在實驗例3及4中使用的無電解鍍覆液係 自以往以來普遍使用的無電解鍍覆液，由於析出速度 慢，因此若以3 0分鐘的無電解鍍覆時間，鍍覆時間會 不足，而會看到不均。此外，由於在無電解鍍覆液中添 加鎳粉末的實驗例3方面比未添加鎳粉末的實驗例4的 情況獲得較爲良好的結果，因此即使在大氣壓下進行無 電解鍍覆，大致上亦可達到藉由添加鎳粉末所得之鍍覆 層析出速度的提升效果。 此外，當在超臨界狀態或亞臨界狀態下進行無電解 鍍覆時，在無電解鍍覆液中未添加鎳粉末之實驗例2的 -15- 200900536 情況中，雖獲得良好的鍍覆被覆膜’但是厚度爲薄。相 對於此’在無電解鍍覆液中添加鎳粉末之實驗例1的情 況中能獲得良好的厚鍍覆被覆膜。由該結果可知’在超 臨界狀態或亞臨界狀態下的無電解鍍覆’即使未添加鎳 粉末，亦大致上達成鍍覆層析出速度的提升效果’但在 所謂3 0分鐘的無電解鍍覆時間’由於仍然過短’因此 會在局部看到不均。相對於此，在無電解鍍覆液中添加 鎳粉末之實驗例1的情況中，由於鍍覆層的析出速度較 快，因此即使爲3 0分鐘的無電解鍍覆，亦無不均地形 成足夠厚度的鍍覆層。 由以上可知，當在超臨界狀態或亞臨界狀態下進行 無電解鍍覆時，若預先在無電解鍍覆液中添加予以鍍覆 之金屬的粉末，則由於使鍍覆層的析出速度提升，因此 能獲得厚且良好的鍍覆被覆膜，亦可適用於鑲嵌法或雙 鑲嵌法。 又，在上述實驗例中，係使用3μιη至7μηι的粒度者 作爲鎳粉末，但該鎳粉末係在藉由誘發共析現象而由無 電解鍍覆液析出鍍覆層的同時被取入鏟覆層內，而與無 電解鍍覆時之鍍覆層之析出速度的提升相關連，因此爲 了在狹窄地方亦可緻密且高速地進行鍍覆，以粒徑小者 較佳。尤其當使用1 μιη以下的粒子時，對於電解液的分 散狀態爲良好’而且難以凝聚，因此對於具有未達丨μ m 之精密度的基板構造亦可容易進行無電解鍍覆。又，目 前雖然難以獲得金屬的平均粒徑爲未達丨n m的微細金 200900536 屬粉末，但是可實現平均粒徑lnm左右爲止。 此外，在上述各實驗例中，係就金屬基體爲黃銅， 進行無電解鍍覆的金屬爲鎳的情形加以說明，但本發明 &無電解鍍覆方法在金屬基體與進行無電解鍍覆的金 ®爲相同種類的情形或不同種類的情形下均達成相同 效果。因此，以金屬基體及進行無電解鍍覆的金屬而 育’不僅黃銅或鎳的情形，對於銅、鋅、鐵、鎳、鈷等， . 亦可均等適用。 【圖式簡單說明】 第1圖係在各實驗例中所使用之無電解鍍覆裝置 的槪略圖。 第2圖係使用超臨界流體或亞臨界流體進行無電 解鍍覆時之耐壓無電解鍍覆槽的時序流程圖。 第3A至3E圖係依序說明習知例之3次元封裝用 半導體裝置之配線形成步驟圖。 第4圖係說明第3圖所示之習知所採用之空洞抑制 歩驟的說明圖。 【主要元件符號說明】

10 姐 /\\\ 電 解 鍍 覆 裝 置 11 耐 壓 yiw 電 解 鍍 覆槽 12 二 氧 化 碳 瓶 13 局 壓 泵 單 元 14 閥 15 芸 fTTT -17- 200900536 16 入 □ 17 出 □ 18 壓 力 調 整 單 元 19 Μ / 1、、 電 解 鍍 覆 液 20 攪 拌 器 2 1 烘 箱 22 金 屬 基 體 試 料

Claims (1)

1. 200900536 十、申請專利範圍： 1. 一種無電解鍍覆方法，係在金屬基體表面進行無電解鍍 覆的方法，其特徵爲：在使金屬粉末分散在無電解鎪覆 液中的狀態下，使用亞臨界流體或超臨界流體，利用誘 發共析現象進行無電解鍍覆。 2. 如申請專利範圍第1項之無電解鍍覆方法，其中，前述 金屬粉末係與金屬基體、利用無電解鍍覆處理所得之金 屬被覆膜之至少一者相同種類的金屬。 f: 3.如申請專利範圍第1或2項之無電解鍍覆方法，其中， 前述金屬粉末的平均粒徑爲lnm以上、100// m以下。 4.如申請專利範圍第1至3項中任一項之無電解鍍覆方 法，其中，前述無電解鍍覆係在二氧化碳及惰性氣體之 至少一者及界面活性劑共存下所進行。