TW200908004A - Auto precharge circuit sharing a write auto precharge signal generating unit - Google Patents

Description

200908004 九、發明說明： 【發明所屬之技術領域】 。、本發明係關於一半導體記憶體裝置，特別是一能 … >、自動預充電電路佔用面積的半導體記憶體裝 【先前技術】 在一個典型的半導體記憶體裝置，字元線在完成 ，括-個自動預充電指令寫入運算後，將自動停止。 仔止啟用疋由包括在半導體記憶體裝置中的自動預 充電控制電路來達成。當寫入指令，纟中包括自動預 指令，被輸入至半導體記憶體裝置，自動預充電控制 電路可在半導體記憶體裝置輸人完成的預定的時間 點後’自動產生預充電訊號。為了回應預充電訊號， -列驅動單it (或是列解碼器）將停止已經完成寫入 運算的字元線。 目前每個記憶區塊留存有—自動預充電區塊，且 記憶體區塊的訊息是經由一内部攔存取脈衝指令訊 號（ICAS )輸入到自動預充電區塊去。自動預 訊號產生的貫時間點取決於_訊號是—讀取訊號 是寫入訊號。也就是說’由於需要一寫入恢復時間（ tDPL .冑料進人預充電指令；以下稱為wri )，當= 號為讀取訊號產生後的-自動預充電㈣，而當_ 200908004 ^ 寫八訊號’此自動預充電訊號可在寫入指令後可 變時間點產生。 tWR是當資料存儲在一記憶體裝單元，直到預 ，運算執行的一段時間。也就是，tWR是最起碼 的日寸間週期’可讓資料充分地存放在區塊内，而不中 斷預充電指令。 為了保護tWR，延遲單元可包括在自動預充電 座。第1圖則顯示一具體實施例，其中延遲單元是包 含在自動預充電電路。 參考第1圖’自動預充電電路1〇包括：讀取自 動預充電訊號產生單元2〇，可接受一預定訊號來產 生Ί璜取自動預充電訊號；一寫入自動預充電訊號產 生單疋30 ’可延遲讀取自動預充電訊號一預定的時 間’來產生一寫入自動預充電訊號；以及一自動預充 電讯戒輸出單元40，可收到讀/寫自動預充電訊號並 輪出一自動預充電訊號。寫入自動預充電訊號產生單 元30可包括第一延遲單元31，可平移讀取自動預充 電訊號’使其與内部時鐘訊號同步，且一第二延遲單 元32可按照CAS延遲延遲讀取自動預充電訊號 一預定時間。

5賣取自動預充電訊號產生單元20可接收ICAS 0.3>與 IA <10>作為輸入。1〇八3<〇:3>與 IA<10>， 可藉由CAS的指令的轉換來獲得，其中包括一個外 200908004 部寫入或是讀取指令，一個位址訊號位址 0>，可 決定是否訊號為自動預充電至内部訊號。内部的CAS 指令ICAS<0:3>，包括載於内部訊號的區塊資料， 以及根據疋否有§凡虎為Ί買取或寫入訊號（從外部寫入 訊號平移兩個時鐘週期）所產生的不同時間點。此 外’内部位址訊號1入<1〇>根據是否有訊號，或是一 個取或寫入訊號（從外部寫入訊號平移2個時鐘週 期），有其不同的產生時間點。上面的例子假設條件 是，該半導體元件有4個區塊。 因為每個記憶體的區塊包括自動預充電電路 10，當中必需有4個區塊，4個讀取自動預充電產生 單元20 ’ 4個寫入的自動預充電訊號產生單元， 以及4個自動預充電訊號輸出單元。在一半導體元件 内電路面積隨者區塊數目的增加而增加，從而降低 單元的效率。 區塊的運算如第1圖所示。 在讀取自動預充電情況下，ICAS<0：^ ΙΑ<1〇> 可根據外部輸入指令產生’且1匸八5<0>與ΙΑ<1〇> 可輸入至指定的區塊的自動預充電訊號產生電路。讀 取自動預充電訊號產生單元20可藉由閂鎖器的運 算’擁有低位準的自動預充電偵測訊號APCG_DETB。 如果有一突波運作下接收到一突波結束訊號，可產生 一個較低位準的讀取自動預充電訊號Read_ApCG<〇>。 200908004 沒有必要確保tWR在讀取運算中，因此讀取自 =電=Read_APCG<0>並不輪入至讀取自動 預充電訊號產生單元30,而是直接輸入至自動預充 電訊號輸出單元40,其中自動預充電訊號 為其輸出。 在寫入自動預充電情況與讀取自動預充電很類 似，1CAS<〇>及1八<〇>可根據外部輸入指令和訊號來 產生，然後輸入至指定的區塊的自動預充電訊號^生 單元20。 自動預充電❹m號APCG_DETB藉由

的運异保持在低位準，以及讀取 D 汉"貝取自動預充電訊號 ead_APCG<〇q在收到突波結束訊號時產生。 然而，在寫入自動預右雷降 雷™, “情況下’讀取自動預充 電汛唬Read一APCG<〇>必須诵巩宦λ ώ去 ^ _ 义/員通過寫入自動預充電訊 號產生早π 30,以確保tWR在寫入運算中。 寫入自動預充電訊號WrUe_ApCG<〇>，可崾由 ”自動預充電訊號產生單元3〇的第一和第二延遲 31 32來延遲twr從自動預充電訊號產生單元 的輸出’來作為自動預充電訊號APCG<0>。 可提供—寫人訊號射使得只有—寫人自 充'訊號，以及讀取自動預充電訊號可選定並輪出。 如第1圖所不之一寫入自動預充電訊號產生 疋必須在每區塊形成，即使每個寫入自動預充電 200908004 導致在該地區的半 =。產生單元3 〇具有相同的結構 導體元件的面積相當大。 【發明内容】 本發明提供了一種自動猫亡兩 自 勤預充電電路，能夠藉由在 星塔^ 兄，、予冩入自動預充電訊號產生 早原，來降低電路面積。 根據目前發明之自動箱亡 俨㈣U “ 電電路之半導體記憶 組破置’包括多數的讀取自動 甘+ > 貝#9勖預充電訊號產生單元， 其中母個可邏輯性地結合— π 4 CAS的指令訊號， :内部位址訊號’及預自動預充電訊號，來產生—自 :預偵測訊號’以及讀取自動預充電訊號；一 動預充電訊號產生單元，可鋅由 ^ ^】猎由延遲任一讀取自動預 充電訊號一預定的時間，爽姦* . . ώ 朿產生一寫入自動預充電訊 號，和多數的自動預充電訊號輸出單 結合内部CAS的指令訊號，允μ 、科性地 相7汛唬，内部位址訊號，自動預 充電訊號，以及寫入自動預充電訊號來輸出一自動預 充電訊號；其中，多數讀取自動預充電訊號產生單 I以及自動預充電訊號輸出單元可分享寫人 充電訊號產生單元。 視 讀取自動預充電訊號產生單元包括：根據内部 CAS訊號來控制自動預檢測訊號的第一個控制單元. 在自動預充電訊號延遲日寺間期間’帛—閃鎖單元’ 鎖自動預偵測訊號；第一次延遲單元延遲閂鎖單元的 10 200908004 輸出訊號；以及第一邏輯運算單元可藉由突波結束1 號，可邏輯地結合第一延遲單元的輸出訊號，來輪出 自動預充電訊號。 寫入自動預充電訊號產生單元包括一第二延# 單元’可延遲讀取自動預充電訊號一預定時間；以及 —邏輯單元可邏輯性地結合預充電自動訊號，自動預 檢測訊號，且訊號延遲一預定時間來產生寫入自動 充電訊號。 $ 該邏輯單元包括一讀取自動預充電訊號選擇單 元，可選擇任一多數的讀取自動預充電訊號，並輪出 選定的自動預充電訊號至第二延遲單元。 讀取自動預充電訊號選擇單元，包括一 的運异單70，可接收多數的讀取自動預充電訊號，以 及一反向器可反向一 NAND的運算單元的輸出

綠璉饵早元包括一第二個閂鎖單元，可接收讀 =動預充電訊號，以及已反轉之自動預充電偵 ’並產生—啟動訊號，可驅動此寫入自動預充 以及-NAND運算單元，可接收此驅動訊號，且 此訊號可透過第二延遲單元延遲一預定時間。且 :二閃鎖單元和卿〇運算單元的數目，都遊 +導肋·記憶體裝置的記憶區塊相同。 '、 200908004 當内部CAS的指令訊號，和内部位 發時，自動預充電訊號產生單元包括第二邏輯運；： 二：輸出；•寫：：號;第三邏輯運算單元可從邏輯 運，早兀，璉輯性地結合寫入訊號輪出，且讀 預充電訊號和寫入自動預充電訊號來輸出前自動預 充電訊號；和第四邏輯運算單元可延遲第二邏輯運 算單元之前自動預充電訊號-預定時間，使得自動預 充电訊號輸出來完成自動預充電運算。 因為多個區塊皆有-自動預充電電路，共用一單 -寫入自動預充電訊號產生單元，因此在本發明中， 可能減少半導體元件的總面積，從而提高單元的效 率。 【實施方式】 以下本發明較佳具體實施例可參考以下附圖而 的得到詳細敘述。 第2圖為一根據本發明具體實施例之自動預充 電电路方塊圖，其中包括四個記憶區塊，每一皆含有 一自動預充電控制電路100、200、300 、400，可分 子一單一寫入自動預充電訊號產生單元500 。 每個自動預充電控制電路100、200、300、400， 包括—讀取自動預充電訊號產生單元110、210、 3 10、410和自動預充電訊號輸出單元120、220、320、 420。 12 200908004 每個自動預充電電路100、200、3〇〇、伽 享寫入自動預充電訊號產生單元500。寫入自動預二 電訊號產生單元500’可接收讀取 =:一，以及從讀取自動預

ApJ二1 021°、310、410的自動預偵測訊號 APCG·〜<3>，J出寫二：：預充電訊號 - - ΙΟΛ ^輸出讯唬至自動預充電訊 號輸出早 7G 120、220、320、420 。 如第2圖所示’各個區塊包括自動預充電控制電 路，且各自動預充電控制電路是相同的;因此，口有 ㈣預充電控制電路刚及寫入自動預充電訊號產 生單元500至區塊<〇>加以詳釋。 讀取自動預充電訊號產生單元11〇詳細結構如 第3圖所示。寫入自動預充電訊號產生單元⑽之詳 細結構結果表明如第4圖及第5圖所示，且有關自動 預充電訊號輸出單元120的詳細結構如第6圖所示。 參考第3圖’讀取自動預充電訊號產生單元 no,包括多數反向器miIV3,多數皿迎閘極 腦至削’問鎖電路U1’一延遲單元m，多數 pmos電晶體P1至P2 ’以及多數nm〇s電晶體犯 至N2。 NAND閘極ND1執行一 Nand邏輯運算一内 部位址訊號IA<〇>，其中可冑由反向器IV1，以及- 200908004 犬波運號ICAs<〇>來反向。NAND閘極NDl 係被輸入至PMO電晶體ρι的閘極端。内部CAS指 令訊號ICAS<0>係被輸入至NMOS電晶體N1的閘 極鈿’而内部位址訊號ΙΑ<0> ’係被輸入至NMOS 電晶體N2的閘極端。該pM〇s電晶體p2可根據前 自動預充電控制訊號PRE_APCGB<0>開啟或關閉。 MOS電晶體Pl、p2、N1和N2可根據上文所述 輸出自動預偵測訊號APCB_DETB的輸入訊號來切 換。舉例來說’如果内部CAS指令訊號<〇>，以及 内部位址<1〇>在一較高的位準，NMOS電晶體的N1 和N2可開啟’且電壓VSS可施加，使得輸出的自動 預充電偵測訊號APCB_DETB可藉由閂鎖電路111 處於低位準。因此，反向器IVl，NAND閘極ND1， 以及MOS電晶體Pi，N1及N2負責控制自動預偵 測訊號 APCG_DETB。 當PMOS電晶體P2打開時，NOR閘極NR1可 對前自動預充電控制訊號PRE_APCGB<0>，且由閂 鎖電路111號和延遲單元D1延遲所問鎖的訊號，來 執行NOR邏輯運算。 NAND 閘極 ND2在一突波結束訊號 YBST_ENDBP9下執行一 NAND邏輯運算，且當一 NOR邏輯運作執行時，可獲得内部CAS的指令訊號 ICAS<1>，ICAS<2> 以及 ICAS<3>。 14 200908004 NAND閘極ND3對從NOR閘極NR1輸出的訊 號’及從NAND閘極ND2輸出的訊號，執行一 NAND邏輯運算，來產生讀取自動預充電訊號 Read_APCG<0>。 自動預充電偵測訊號APCG_DETB和讀取自動 預充電訊號Read_APCG可在讀取自動預充電訊號產 生單元110中產生，並輪入至自動預充電訊號產生單 元 500。 參考第4圖，寫入自動預充電訊號產生單元500 包括：一邏輯單元510，可邏輯性地結合自動預债測 訊號 APCG_DETB<0>、APCG_DETB< 1 >、APCG_DETB<2> 以及APCG_DETB<3>與對應之讀取自動預充電訊號 Read_APCG<0>、Read_APCG<l>、Read—APCG<2> 以及Read_APCG<3>，以輸出分別寫自動預充電訊 號 Write_APCG<0>，Write_APCG<l>，Write_APCG<2>a 及 Write_APCG<3> ;第一延遲單元520可延遲（依照 内部時鐘）一從多數讀取自動預充電訊號之邏輯單元 選定的訊號Delay_input，以及第二延遲單元530， 可根據與CAS延遲CL延遲第一延遲的單元的輸出 訊號。第二次延遲單元延遲的訊號可輸入至邏輯單元 510 〇 邏輯單元510的詳細結構可如第5圖所顯示。 15 200908004 參考第5圖，邏輯單元510包括一多數反向器 IV10，以 IV15 和多數 NAND 閘極 ND10 至 ND22。 該邏輯單元510包括一選擇單元512,可選擇其 中任一來自讀取自動預充電訊號產生單元110、210、 310、410的讀取自動預充電訊號Read_APCG<0>、 Read一APCG<1>、Read_APCG<2>、Read—APCG<3> 〇 選擇單元512包括NAND閘極ND10和反向器 IV10。訊號Delay_input可經第一延遲單元520及第 二延遲單元530,經由選擇單元512輸出，並輸出延 遲訊號Delay_output並輸入至邏輯單元510。 讀取自動預充電訊號<0>，以及反向預充電偵測 訊號APCG_DETB<0>藉由閂鎖電路組成的NAND 閘極ND11和ND12維持在低位準。閃鎖電路產生一 啟用單一訊號，以便啟動寫入自動預充電訊號。 NAND閘極ND13執行的NAND邏輯運算上的閂鎖 訊號具有低的位準，以及延遲訊號Delay_output來 產生寫入自動預充電訊號Write APCG<0〉。 從其他區塊輸出的訊號也可透過上述所描述的 相同程序，輸出作為寫入自動預充電訊號 Write一APCG<1>、Write_APCG<2>、Write_APCG<3>。 寫入自動預充電訊號Write_APCG<0>，可輪入 至自動預充電訊號輸出單元120。 16 200908004 參考第6圖，自動預充電訊號輸出單元120，包 括多數的反向器IV31及IV34，多數的NAND閘極 ND31以ND38,傳輸閘極的T1，以及延遲單元D2 。 NAND閘極ND31可就内部位址訊號IA<10>和 内部CAS指令訊號ICAS<0>執行NAND邏輯運算， 且一反向器31可反向NAND運算的訊號。該傳輸閘 極T1可在根據反向訊號，由反向器IV31選擇性地 控制寫入訊號WT。 NAND閘極ND32對從讀取自動預充電訊號產 生單元110的讀取自動預充電訊號Read_APCG<0> 輸出執行NAND運算，以及一從閂鎖單元121來的 輸出訊號，其中包括反向器IV32和IV33。NAND閘 極ND33對輸出訊號從閂鎖單元12 1以及寫入自動預 充電訊號Write_APCG<0>執行一 NAND邏輯運 算，並可從寫入自動預充電訊號產生單元500輸出。 NAND閘極ND34可對從NAND閘極ND32和ND33 輸出前自動預充電控制訊號PRE_APCGB<0>的輸出 訊號執行NAND邏輯運算。 NAND閘極ND37可經由反向器IV32就主動訊 號ACT執行NAND邏輯運算，和一由NAND閘極 ND35和ND36所閂鎖的訊號。NAND閘極ND38可 對延遲單元D2的延遲訊號執行NAND邏輯運算， 以及將NAND閘極ND37輸出的訊號進行反向。反 17 200908004 向器IV34可反向從NAND閘極ND38輸出的訊號， 來產生自動預充電訊號 APCG<0>。啟動訊號 PWRUP_A，可輸入至NAND閘極ND36來啟動電 路。 上圖提到的控制訊號將以下文解釋。 内部位址訊號IA< 10>可用於確定是否自動預充 電運作欲執行或否。此訊號可當寫入指令或讀取指令 時啟用（其中包括自動預充電指令）被驅動。 内部CAS的指令訊號ICAS可用於對應訊號寫 入或t買取的訊號，來通知電路突波運算的啟始時間 點，以及一内部CAS指令訊號ICAS，可負責啟動電 路使得等電路運算可從突波運算的啟始點開始。 寫入訊號WT可用於從讀取運算中篩選寫入運 昇。寫入訊號WT在寫入運算時可在—較高的位準， 而在讀取運料’可在—較低的位準。也就是說，如

果：動預充電指令為輸入’其中只有一個寫入自動預 充電訊號和自動預充電訊號可以被選擇及輪出。、 主動訊號ACT可從區塊輸出的主動的回 =訊號ACT可負責同步，並在預充電運^ 間點確保操作的步驟。 束的τ 突波結束訊號YBST—ENDBP9 結束突油的Η主叫田L 來'通·知電路 笛7同达 勁頂兄电運作的開始。 第7圖為根據本發明顯示之自動 初預充電訊號輸 18 200908004 出單元之時序產生圖。 如第1圖所示，如果内部CAS指令訊號ICAS<0> 可在一較高的位準下激發，自動預偵測訊號 APCB_DETB<〇>利用閂鎖電路在低位準訊號來產 ^。當突波結束訊號YBST一ENDBP9為低位準輸入 =’讀取自動預充電訊號以吨ApcG< 準下產生。 # % m 儘官我們在前文中描述本 作為介紹，然而任何熟f此 =佳只把例以 本發明的範圍與精神下，1白瞭解，在不違背 化、增附或替代。本發明的蔚η ^有不同的修改、變 利申請範圍來顯明。 圍與精神將由以下的專 19 200908004 【圖式簡單說明】 第〗圖為一 第2圖為一 電電路方塊圖。 電電路方塊圖。 很據本發明具體徐 汽知例之自動預充 自動預充電訊號產 自動預充電訊號產 弟3圖為第2圖所顯示讀取 yj. QP _ 王早元詳細結構圖。 第4圖為第2圖所顯示寫入 生單元詳細結構圖。 單元 圖所顯示之自 第7圖為第2 單元之時序產生圖 動預充電訊號輸出 20 200908004 【主要元件符號說明】 ίο:自動預充電電路 20 :讀取自動預充電訊號產生單元 30 :寫入自動預充電訊號產生單元 31:第一延遲單元 32:第二延遲單元 40 :自動預充電訊號輸出單元 100 動 預 充 電 控 制 電 路 110 士矣 5貝 取 白 動 預 充 電 訊 號 產生 單 元 120 1 動 預 充 電 訊 號 出 〇σ 一 早7G 200 動 預 充 電控制 電 路 210 士矣 5貝 取 動 預 充 電 訊 號 產生 單 元 220 白 動 預 充 電 訊 號 m 出 早兀 300 動 預 充 電 控 制 電 路 310 讀 取 動 預 充 電 訊 號 產生 單 元 320 白 動 預 充 電 訊 號 輸 出 〇〇 — 早兀 400 動 預 充 電 控 制 電 路 410 士矣 5貝 取 動 預 充 電 訊 號 產生 單 元 420 動 預 充 電 訊 號 ¥m 出 tJU — 早兀 500 寫 入 動 預 充 電 訊 號 產生 單 元 111 閂 鎖 電 路 510 ： 邏 輯單 元 520 第 一 延 遲 單 元 530 ： 第 二延 遲單元 512 選 擇單 元 121 閂 鎖單 元 21

Claims (1)

1. 200908004 十、申請專利範圍： ，其中 I. 一種半導體記憶體裝置之自動預充電電路 多數的自動讀取預充電訊號的產生單

   自動預充電訊號， 生單元，其 邏輯性地結合一内部攔存取脈 號，一個内部位址訊號，和一 以產生一個自動預檢測訊號和 一自動預充電訊號； 一寫入自動預充電訊號產生單元，可延遲任 何一讀取自動預充電訊號一特定的時間，來產生 一寫入自動預充電訊號；以及 多數的自動預充電訊號可輸出單元，每一個 在邏輯上可結合各自内部的CAS指令訊號，内部 位址訊號，讀取自動預充電訊號，以及寫入自動 預充屯5fl號，來輸出一自動預充電訊號； 其中’多數的讀取自動預充電訊號的產生單 元和自動預充電訊號輸出單元可分享此寫入自動 預充電訊號的產生單元。 2.如申凊專利範圍第1項之自動預充電電路，其 中’讀取自動預充電訊號的產生單元包括： 一第一個控制單元，可根據内部C AS訊號， 控制自動預充電檢測訊號； 22 200908004 一第一個閂鎖單元’可在前自動預充電訊號 的延遲時間内’閂鎖住自動預充電偵測訊號； 一第一延遲單元’可延遲一閂鎖單元的輸出 訊號；以及 一第一個邏輯的運算單元，可邏輯地結合第 一延遲單元的輪出訊號與突波結束訊號，來輸出 讀取自動預充電訊號。 3. 如申請專利範圍第丨項之自動預充電電路，其 中’讀取自動預充電訊號的產生單元包括： 一第二延遲單元，可在一預定時間内延遲讀 取自動預充電訊號；以及 一邏輯單元，可邏輯地結合讀取自動預充電 sfl號’自動預充電檢測訊號，且延遲訊號一預定 時間來產生寫入自動預充電訊號。 4. _如申請專利範圍第3項之自動預充電電路，其 中，邏輯單元包括一讀取自動預充電訊號選擇單 元，可選擇的任何一多數讀取自動預充電訊號， 並輸出選定的讀取自動預充電訊號給第二延遲單 元。 5. 如申請專利範圍第1項之自動預充電電路，其 中’讀取自動預充電訊號選擇單元，包括一個 NAND的運算單元，可接收多數的讀取自動預充 電訊號’以及一反向器，可反向一 NAND型的運 23 200908004 异單疋的輸出訊號。 6.如申請專利範圍第3項之自動預充電電路，1 中’邏輯單元包括： /、 一第二個閂鎖單元，可接收讀取自動預充電 汛號，以及一反向自動預偵測訊號，並產生—^ 動Λ號’以驅動此自動預充電訊號；以及 』一 NAND運算單元，可接收啟動訊號，且此 巩唬可經由第二延遲單元延遲一預定的時間。 7’ =申請專利範圍第6項之自動預充電電路，其中 弟二閂鎖單元和的NAND運算單元的數目與半 導體記憶體裝置内的記憶體區塊是相同的。 8.如申請專利範圍帛i項之自動預充電電路，其 中’自動預充電訊號的產生單元包括： 八 。一第二邏輯運算單元，可在内部CAS指令訊 'U和内部位址訊號驅動時，輸出一寫入訊號； _ 一第三邏輯運算單元，可邏輯性地結合從第 二2輯運算單元輸出的寫入訊號，與讀取自動預 充電訊號，以及寫入自動預充電訊號來輪出前自 $力預充電訊號；以及 _ 一第四邏輯運算單元，延遲第二邏輯運算單 π的丽自動預充電訊號一預定時間，使得自動預 充電訊號可輸出完整的自動預充電操作。 、 24