TW200907909A - LCD display with a gate driver outputting non-overlapping scanning signals - Google Patents

Description

200907909 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種液晶顯示器及驅動電路，特別是有關於 閘極驅動器(Gate Driver)中一阻隔電路及時序調控方法。 【先前技術】 第4A圖是傳統液晶顯示器的結構方塊圖。請來照第4a圖， 液晶顯示器400包括閘極驅動器410、一資料驅動器(Data DriVer)420、畫素矩陣(PixelMatrix)430以及時序控制器(Timing Co—ller)440。晝素矩陣430包括複數個閘極線1〇4、複數個資料 線106、複數個晝素107及晝素電容1〇8。閘極線1〇4與資料線1〇6 均排列於基板402上且彼此交錯。每一畫素1()7包含一薄膜電晶 體應’ _於閘極線1〇4及資料線1〇6。晝素電容刚麵接於^ 膜電晶體109。閘極驅動器410包括第一移位暫存器411、第二移 位暫存器4Η '…以及第Ν移位暫存器4U，其中Ν為大於i之 正正數。帛p(l^p獨移位暫存|| w係根據時序控制器糊輸 ^時脈訊號(Clock)CLK卩及啟始訊號(StartPulse)STp，或掃描 。孔遽S(p-l)(其中p>1)，而輸出掃描訊號郎，以開啟晝素矩陣· 之第P列晝素，進而接收資料驅動器42〇輸出之晝素資料訊號。 請同時參照第4B圖及第4C圖，第4β圖是第4A圖中 器之_驅動器仙及晝素矩陣(請〇s架财 為例)之耗接線路圖；第扣圖是第犯圖中問極驅動器 = 200907909 訊號s(p-l)、Sp及s(p+1)與時脈訊號CLK之時序圖 制器440輸出之時脈訊號CLK，於進入時序週期τ(日$ '控 訊號S(p-l)將為低電壓準位L〇w(〜vss)輸出，而第ρ移：^ 4!1以及第(P+l)移位暫存器川尚無訊號輸出，亦即掃描訊號子^

及s(p+i)皆為高電壓準位High(〜VDD);於時序週期田時^第P 移位暫存器411將根據時脈訊號CLK及處於低電壓準位l〇 ^ =訊號S(p-l) ’而輸出低電壓準位L〇w之掃描訊號知，此時之^ 第(P-1)移位暫存器W將處於關閉狀態；以此類推，於時序週期 T(P+1)時’第(p+1)移位暫存器411亦以同樣方式輪出低電壓準位 Low之掃描訊號S(p+1)。 ▲然而，由於移位暫存器中關元件之元件特性，於接受時脈 訊號CLK之觸發時，將造成第㈣移位暫存器川輸出之掃描訊 號s^-i)在Tp結束時仍處於低賴準位L〇w，即掃㈣號 之上昇時脈邊緣尚未被觸發時，第口移位暫存器Ml輸出之掃描 訊號Sp即由高電壓準位High轉化為低電壓準位L〇w，而使第 列與第P列_線將在某-段時間同時處於開啟狀態，如此將劣 化晝面顯示品質。 對於相鄰兩級移位暫存器在同一時序上所發生的閘極端掃描 訊號干涉之情形，於美國專利第5818412號、第596細號及第 6670943 20050156859'20060248421 及胸〇_239等，亦提出改善之道；其利用閘極驅動器所包含 200907909 之一緊接於移位暫存n之訊號阻隔電路，達到第級的上昇時 脈邊緣較第p級的下降時脈邊緣早紐，以提供無重疊之掃描訊 號至相㈣級移位暫存騎姆應之祕線。細，前述專利及 專利申凊公開文件觸示之喊阻購路設計較為獅，皆包含 複數個複雜的糖閘電路，故無法使用麵〇s或pM〇s架構之單 種主動7G件貫賴設計，*難以達到精簡製程及節省成本之目標。 【發明内容】 本發明提供-種可輪ά無重4掃描訊狀酿轉器，包括 相互麵接之複數級閘極驅動電路，用以輸出複數個掃描訊號。每 級閘極驅動電路包括—移位暫存器及—阻隔電路，其中移位暫 用以阻隔移位 以根據-時脈訊號及前—級難驅動電路之掃描訊號而 生-知描訊號’阻隔電路係姻於移位暫存器， 暫存器輸&之触峨達1定時段。 本發明另提供-種液晶顯示器，其、 =資料驅動器。晝素矩陣包括_“=停: 間極線垂直的資料線、複數個 資料線均排列於基板上；每—書♦勺人:素電谷。刖述間極線與 資料線及一閘極線;晝素電:接二-薄臈電晶體’耦接於- 用以輸出複數個晝素資料至資^於r電晶體。資料驅動器係 複數級閘極驅動電路，用以輪 ϋ鶴姑括相互她之 動電路包括：-移位暫翻 响訊號，每-級閘極驅 用根據—時脈職及前-級閘極 200907909 驅動電路之掃描訊號喊生—掃描訊號；以及—阻隔電路，祕 於雜位暫存器，__該移位暫麵輸出之掃描訊號達一預 本發明另提供—種液晶顯示器輸出無重疊掃描訊號之方法， 包括。.-移位暫存n根據—雜訊號及前—㈣極鶴電路之掃 描减而產生—掃描訊號；以及當該移位暫存器輸出之掃描訊號 達一工作時段時，使賭制訊號控_接於該移位暫存器之阻 電路’阻隔該移位暫存器輸出之掃描峨達—預定時段; 【實施方式】 請參考第1A圖’其為本發明液晶顯示器之第一實施例的結構 方塊圖。液晶顯示器100包括一基板搬、一晝素矩陣⑽、 極驅動器削、-資料驅動器12G及—時序控制器刚，其中液晶 顯示器1〇〇周邊電路設計主要為CM〇s架構，而晝素矩陣13〇之 薄膜電晶體為NM〇S架構並設置於基板1〇2上。晝素矩陣〗3〇包 括複數條閘極線UK、複_資料線廳、複數個晝素1〇7及一晝 素電容108。閘極線1〇4與資料線1〇6均排列於基板1〇2上，且兩 者彼此交錯。每-畫素107包含一薄膜電晶體1〇9,柄接於一閘極 線104及-資料線106。晝素電容1〇8祕於薄膜電晶體應。間 極驅動為110包括相互轉接之N級閘極驅動電路⑴，分別用以 依序輸出N個掃描訊號S1〜Sn，以開啟晝素矩陣⑽之各列畫素， 進而接收資料驅動ϋ 12〇輪出之晝素資料訊號D1〜Dm，其im、 200907909 n為大於1之正整數。帛p(i^p獨閘極驅動電路ill係根據時 序&制益M0輸出之時脈訊號CLK以及啟始訊號STP，或掃描訊 5虎S(P]X其中p>1) ’而輪出掃描訊號Sp，以開啟晝素矩陣13〇 之第P列晝素。 請參考第1B圖及第K圖，其為第1A圖中第㈣級、第p 級及第㈣)級間極驅動電路⑴之第一線路方塊圖及時序圖，其 =任一閘極驅動電路111之阻隔電路112包括-第-P型通道的 又控開關7G件II6 ’其源極_於移位暫存器411，以及—第二N 型通道的受控開關元件118，其源極墟於一低準位電壓源一 (VSS) ’ ；及極轉接於第-P型通道的受控開關元件116的没極。 根據時序控制器140輸出之時脈訊號CLK，於時序週期制)結 束時’第(P~l则極驅動電路m將輸㈣賴準位卿(〜篇^ 之掃描訊號S㈣，而在時序_Tp結束之前一段時間内，二控 做號_及嫩㈣時設定為_(〜vdd)，以使第ρ級社 升時脈邊緣較第㈣級的下降時脈邊緣晚被觸發，亦即利用間極 =動器11G之阻隔電路112的输元件m、m及控制訊號 :、㈣的時脈調控，於移位暫存器4ιι輸出之掃描訊號達一 :乍時段時，使用控制訊號⑽、0E2控制_於移位暫存器4ΐι 彻_ m’關移位暫存器411輸出之掃描訊號達一預定時 :對:提供無重3之#描时°至相鄰之兩級_軸電路111所 =極線。以此類推’於時序週期τ㈣)及丁㈣時，第 (Ρ咖驅細111糾嘛— 200907909 明參考第ID圖及第正圖，其為第认圖中第㈣級、第p 級及第(p+1)級閘極驅動電路之第二線路方塊圖及時序圖，其中任 問極驅動電路之阻隔電路113包括一第一 N型通道的受控開關 π件m，其汲極輕接於移位暫存器4ΐι，以及一第二p型通道的 又U關元件119，其源純接於—高準位電壓源（仰⑴，没極 j接於S N型通道的受控開關元件ιΐ7的源極。根據時序控制 裔】4〇輸出之時脈訊號CLK，於時序週期τ㈣結束時，第㈣ 級閘極驅動· 111將輸&高電壓雜High(〜VDD)之掃描訊號 (P )而在時序週期Tp結束之前一段時間内’二控制訊號奶拉 =〇Ε2皆同時設定為L〇w(〜vss)，以使第ρ級的上昇時脈邊緣 (P )、及的下降時脈邊緣晚被觸發，亦即利用閘極驅動器11〇 隔電路113的叉控開關元件i i7、i【9及控制訊號X㈣、XQE2 ^脈調控’於411移位暫存器輪出之掃描訊號達-工作時段時， ^馳制訊號X〇E1、_控制輪於移位暫存器411之阻隔電 供益舌田阻⑽多位暫存器411輸出之掃描訊號達一預定時段，以提 H豐之掃描訊號至相鄰之兩級_驅動電路⑴ 閘極線。以此類推，於時岸 驅動雷技〗n * 寺序週期丁㈣)及T(p+2)時，第㈣閘極 動電路⑴亦以同樣方式輪出掃描訊號s(p+D。 第(Pii= 81其為第1A圖中具有複數組受控開關元件之 弟㈣級及第？級__ 千之 極驅動電路之阻隔電路114包括路方T，其中任一閑 匕栝—第一 p型通道的受控開關元 200907909 件，其源極耦接於該移位暫存器，以及一第二通道的受控開 關7〇件’其源極触於—低準位電壓源（vss)。馨於因應各種不 同寬長比(AspectRati〇)之薄臈電晶體元件設計，本發明之阻隔電 路亦可利用複數個同步之控制訊號(〇Eai 〇Eaw，〇Ebi ， 及相對應之複數個受控_元件，於移位暫存If 411輪出之掃描 訊號達一卫作時段時，使用控制訊號(〇Eai...〇EaM，OEb^.OEbN) 控制耦接於移位暫存器411之阻隔電路114，阻隔移位暫存器4ιι 輸出之掃描訊號達-預定時段，而提供無重4之掃描訊號至相鄰 兩級閘極驅動電路所相對應之閘極線。 明參考第1G圖’其為第ία圖中具有複數組受控開關元 件之第(P-l)級及第p級_驅動電路的第四線路方塊圖，其中任 -閘極驅動電路之阻隔電路115包括—第—N型通道的受控開關 元件’其汲極織於移㈣姑411，以及—第二p型通道的受控 開關元件’其源極耗接於一高準位電壓源（VDD)。攀於因應各種 不同寬長比(Aspect Ratio)之薄膜電晶體元件設計，本發明之阻隔 電路亦可利用複數個同步之控制訊號pc〇Eai_X()EaM， ^OEUOEbN)，及相對應之複數個受控開關元件，於移位暫存 器411輸出之掃描訊號達一工作時段時，使用控制訊號 PCOEHEaM ’ X〇Ebl"，x〇EbN)控制輕接於移位暫存器4ιι之 =隔 U5 ’阻隔移位暫存器115輸出之掃描訊號達一預定時 4而提供無重且之掃描訊號至相鄰兩級閘極驅動電路所相對應 之閘極線。 11 200907909 請參考第2A圖及第2B ®，其為由nm〇s架構所組成之本發 明第二實施例’揭示第(p-l)級、第p級及第(p+1)級閘極驅動電路 之線路方塊圖及時序圖，其中阻隔電路212包括一第一 N型通道 的夂控開關元件200，其汲極耦接於移位暫存器411，以及一第一 N型通道的受控開關元件2〇2，魏極雛於—低準位電壓源，: 極搞接於第- N型通道的受控開關元件2〇〇的源極；其中控制訊 唬OE及XOE得、為相互相反相位，同步地控制二N型通道的受控 開關元件200、202，以阻隔移位暫存器411輸出之掃描訊號達一 預定時段。與第-實施例的相異處主要為：第二實施例之液晶顯 示器周邊電路設計及晝素矩陣230之薄膜電晶體為NM〇s架構， 而兩者皆為NMOS架構係為節省製程步驟與成本之最佳方法丨此 外’本設計使用至少存有-反相她賴數個㈣職來同步控 制阻隔電路212,以提供無重疊之掃播訊號至相鄰之兩級閉極驅動 電路所相對應之閘極線。 ^時序週期T㈣㈣結束時，第㈣級雜鷄電路將輸 出局電縣位High(〜VDD)之掃描訊號s㈣之前，控制訊號〇e 及其反相她x〇E祕分顺^ High(〜VDD)及_(〜 vss)，並維持該狀態直到時序週期τρ+ι開始之際，而使第p級的 上昇時脈邊緣較第㈣級的下降時脈邊緣晚被觸發，亦即利用阻 隔電路2!2之受控開關元件·、2〇2及浦訊號〇ε、獅的時 脈調控’以提供無重疊之掃描魏至相鄰兩級閘極驅動電路所相 200907909 對應之閘極線。以此類把_ ，於日才序週期Τ(ρ+1)及Τ(ρ+2)時，第(ρ+1) 閘極驅動電路亦以同檨 乐Φ ) " 式輪出向準位之掃描訊號S(p+1)。 明第二2 圖及第3B圖，其為由PM〇S架構所組成之本發 =了 1 ’揭示第㈣級、第P級及第㈣)級閘極驅動電路 之線路方塊圖及時序圖 斤圖其中阻隔電路312包括一第一 P型通道 的受控開關元件_，其源極轉接於移位暫存器4ιι，以及一第二 P型通道㈣控開關元件搬，其源_接於—高準位電壓源 (VDD) ’ ；及極輪於第—p型通道的受控關元件之汲極。

”第例的相異處，主要為第二實施例之面板周邊電路設計 及晝素矩陣33G之_電晶體為觸S _，_者皆為PM0S ^構係純省餘㈣與成本之最佳綠；此外，本設計使用至 ^存有β反相她的魏個控制喊QE、XQE來測阻隔電路 乂提供無重⑧之掃描訊號至相鄰之兩級閘極驅動電路所相對 應之閘極線。 ，田時序聊Tp即將結糾’第p、賴極軸電路將輸出低電 壓準位Low(〜VSS)之掃描訊號Sp之前，控制訊號〇Ε及其反相 相位ΧΟΕ亦將分別且同步地設定為Η(〜仰〇)及l(〜vss)，並維 持省狀敍断序獅Tp開始之際’而使得第p級的下降時脈邊 緣車乂第(ρ·1)級的上昇時脈邊緣晚被觸發，以提供無重疊之掃描訊 就至相鄰峽_购電顧減狀聰線。以此類推，於時 序m(p+l)及Τ(ρ+2)時’第(p+l)閘極驅動電路亦以同樣方式輸 13 200907909 出低準位之掃描訊號s(P+1)。 、斤乂根據本發明之輪出無重疊掃描訊號之液晶顯示器及其 =法閘極驅動器之設計適用為CM〇s、丽及顺^架構， 皆能提供無重疊之掃描訊號至相鄰級閘極驅動電路所相對應之問 極線，而改善液晶顯示器之晝面品質。 通過以上較佳具體實施例的詳述，已更加清楚描述本發明的 特徵與精神’而並_上觸㈣的較佳具體實酬來對本發明 要求保護的範圍加以限制。相反地，其目的是希望能涵蓋各種改 邊及具相等性的安排于本發明所要求保護的權利要求範圍内。上 述實知例僅為例示性說明本發明的原理及其功效，而非用於限制 本發明。任何本領域的技術人員均可在不違背本發明的技術原理 及精神的情況下，對上述實施例進行修改及變化，皆應屬本發明 之涵蓋範圍。 【圖式簡單說明】 第1A圖為本發明液晶顯示器之第一實施例的結構方塊圖。 第圖為第ία圖中第(ρ_ι)、第p及第(p+i)級驅動電路之第一線 路方塊圖。 第1C圖為第ία圖中第(p-i)級、第p級及第(p+1)級閘極驅動電路 之第一時序圖。 第1D圖為第1A圖中第(p-1)'第p及第(ρ+1)級驅動電路之第二線 14 200907909 路方塊圖。 第1E圖為第1A圖中第(p-l)級、第p級及第(ρ+ι)級閘極驅動電路 之第二時序圖。 第1F圖為第1A圖中具有複數組受控開關元件之第(p_i)級及第p 級閘極驅動電路之第三線路方塊圖。 第1G圖為第1A圖中具有複數組受控開關元件之第(?_丨)級及第p 級閘極驅動電路之第四線路方塊圖。 第2A圖為由NMOS架構所組成之本發明第二實施例的線路方塊 圖。 第2B圖為由NMOS架構所組成之本發明第二實施例的時序圖。 第3A圖融PMOS㈣離成之本發明第三實施_線路方塊 圖。 第3B圖為由PMOS架構所έ目忐> 士 μ 再^、，且成之本發明第三實施例的時序圖。 第4Α圖為傳統液晶顯示器結構方塊圖。 第犯_4Α圖中傳統液晶顯示器之__及畫素矩陣 …PMOS架構之TFT為例)之缺線路圖。 第4C圖為第4B圖中閘極驅動薄 與時脈訊號CLK之時序圖^出掃描訊號S㈣、％及一 圖之時序圖。 【主要元件符號說明】 1〇〇 ' 400 :液晶顯示器 102 ·基板 104 :閘極線 15 200907909 106 :資料線 107 :晝素 108 :晝素電容 109 ·•薄膜電晶體 110、410 :閘極驅動器 111 :閘極驅動電路 112、113、114、115、212、312 :阻隔電路 116、117、118、119、200、202、300、302 :受控開關元件 120、420 :資料驅動器 130、430 :晝素矩陣 140、440 :時序控制器 411 :移位暫存器 16

Claims (1)

1. 200907909 十、申請專利範圍： 1.:種可輪出無重㈣描訊號之_驅絲，包括相互_ 每一級閘極驅 數級閘極驅動電路，用以輸出複數個掃描訊號 動電路包括： 移位，存器，用以根據一時脈訊號及前一級間極驅動電路 之掃描訊號而產生一掃描訊號；以及 一阻隔電路，耦接機移位暫存^，用雜隔該移位暫存器 輸出之掃描訊號達一預定時段。 2.如申請專利範圍第i項所述之問極驅動器，其中該阻隔電路包 括一 N型通道(N_channel)以及一 p 道(p_channei)之受控開 關元件。 # 3·如申請補範圍第1綱述之雜驅動器，其巾雜隔電 括： -第-N型通道的受控關元件，包含—源極及—沒極，該 第- N型通道的受控開關元件之源極雛於言亥閑極線，& 第- N型通道的受控開關元件之錄輕接於該移位暫存' 器；及 一苐一Ν型通道的受控開關元件，包含一汲極及—源極，兮 第二Ν型通道的受控開關元件之汲極_於該閘極線，該 第二Ν型通道的受控開關元件之源極耦接於一低準位電壓 源0 17 200907909 4.如申請專利範圍第！項所述之間極驅動器，其令該阻隔電 括. -第- P _道的受控關元件，包含—汲極及—源極，該第 - P型通道的受控關元件之汲極耦接於該閘極線，該第 一 P型通道的受控開關元件之源極耦接於該移位暫存器； 及 … -第二P型通道的受控開關元件，包含-汲極及—源極，該第 二P型通道的受控關元件之汲_接於該·線，該第 二P型通道的受控開關元件之源極耗接於一高準位電壓 源。 5. —種可輸出無重疊掃描訊號之液晶顯示器，包括： 一基板； 複數條閘極線，排列於該基板上； 複數條資料線，排列於該基板上，並_複數條閘極線交錯； 複數個晝素，每-晝素包含一薄膜電晶體及—晝素電容，該薄 膜電晶接於一資料線及一閘極線，該晝素電容輕接於 該薄膜電晶體； =貝料恥動器用以輸出複數個晝素資料至該複數個資 以及 、 閘極驅動器’包括相互柄接之複數級閘極驅動電路，用以輸 出複數個掃描訊號，每—級閘極驅動電路包括： 18 200907909 移位暫存n ’用以根據—時脈峨及前—級閘極驅動電 路之掃插訊號而產生一掃描訊號；以及 阻^3電路’耦接於該雜暫存$，用雜隔該移位暫存 器輪出之掃描訊號達一預定時段。 6.如”專利範圍第5項所述之液晶顯示器，其中該阻隔電路包 括N型通道以及一p型通道之受控開關元件。 7 士申。月專利範圍第5項所述之液晶顯示器，其中該阻隔電路 括： 第N型通道的受控開關元件，包含一源極及一没極，該 第N型通道的党控開關元件之源極耦接於該閘極線，該 第N型通道的受控開關元件之汲極耦接於該移位暫存 器；及 -第二N型通道的受控開關元件，包含—汲極及—源極，該 第二N型通道較控開關元件之没_接於該難線，該 第二關通道的受控開關元件之源極耗接於-低準位電壓 源。 8.如申請專利顧第5項所述之液晶顯示^，其中雜隔電路包 括： 一第- P型通道的受控開關元件，包含_汲極及—祕，該第 一 p型通道靖關元件之汲極麵於該閘極線，該第 19 200907909 - P型通韻f朗關元狀雜__移位暫存器丨 及 -第二P型通道的受控開關元件，包含—汲極及1極，驾 二p型通道的受控_元件之汲極雛於該閘極線，該第 - P型通道的受朗關元件之源軸接於—高準 源。 9. 如申請專利範圍第5項所述之液晶顯示器，其中該資料驅動器 產生控制該阻隔電路之控制訊號。 σ 10. 一種液晶顯示器輸出無重疊掃描訊號之方法，包括： 一移位暫存器根據一時脈訊號及前一級閘極驅動電路之掃描 訊號而產生一掃描訊號；以及 當該移位暫存器輸出之掃描訊號達一工作時段時，使用控制訊 號控制耦接於該移位暫存器之阻隔電路，阻隔該移位暫存 器輪出之掃描訊號達一預定時段。 η·如申請專利範圍帛10項所述之方法，其中該阻隔電路包括一 第一Ρ型通道的受控開關元件，其源極耦接於該移位暫存器， 以及一第二Ν型通道的受控開關元件，其源極耦接於一低準 位電壓源’其中該控制訊號係為相互相同相位，同步地控制該 二型通道以及該ρ型通道的受控關元件，以阻隔該移轉= 器輪出之掃描訊號達該預定時段。 20 200907909 12.=申請專利範圍帛10項所述之方法，其中該阻隔電路包括— 第—N型通道的受控開關元件，其汲極耦接於該移位暫存器， 以及-第二P型通道的受控開件，其源極_於—高準位 電壓源’其中該控制訊號係為相互相同相位，同步地控制該N 型通道以及該P型通道的受控開關元件，以阻隔該移位暫存器 輸出之掃描訊號達該預定時段。 °° 以如申請專利範圍帛10項所述之方法，其中該阻隔電路包括— 第-N型通道的受控開關元件，其汲極叙接於該移位暫存器， 以及-第二雜通道的受控關元件，其祕麵接於—低準 位電壓源，其中該控制訊號係為相互相反相位，同步地控制該 二N型通道的受控開關元件，以阻隔該移位暫存器輸出之掃" 描訊號達該預定時段。 1《如申請專利範圍g 10項所述之方法，其中該阻隔電路包括一 第一P型通道的受控開關元件’其源極耦接於該移位暫存哭， 以及-第二1>型通道的受控關元件，其源極_於—高= 电壓源，其中该控制訊號係為相互相反相位，同步地护^彳該— P型通道較㈣關元件’雜隔該移崎翻輪出 號達該預定時段。 κ 21