[go: up one dir, main page]

TW200904008A - Voltage control oscillator - Google Patents

Voltage control oscillator Download PDF

Info

Publication number
TW200904008A
TW200904008A TW096125689A TW96125689A TW200904008A TW 200904008 A TW200904008 A TW 200904008A TW 096125689 A TW096125689 A TW 096125689A TW 96125689 A TW96125689 A TW 96125689A TW 200904008 A TW200904008 A TW 200904008A
Authority
TW
Taiwan
Prior art keywords
circuit
current
voltage
node
control
Prior art date
Application number
TW096125689A
Other languages
English (en)
Inventor
Tzu-Chien Tzeng
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW096125689A priority Critical patent/TW200904008A/zh
Priority to US12/167,952 priority patent/US20090015319A1/en
Publication of TW200904008A publication Critical patent/TW200904008A/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03Astable circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator

Landscapes

  • Amplifiers (AREA)

Description

200904008 九、發明說明: 【發明所屬之技術領域】 本發明係有關一種電壓控制震盪器’特別是一種應用於電流模式閃鎖 ' 型之電壓控制震盪器。 【先前技術】 一般傳統的電流模式(current mode logic,CML)閂鎖(iatch)型之電壓 (控制震盪器(voltage controlled oscillator,VCO),其輸出頻率曲線在一定的 調變範圍内可以維持一階(first-order)的特性。因此,具有線性度高之優 點’且如果應用於鎖相迴路(phaselockedloop,PLL)中,震盪器的相位雜 訊(phase noise)也相當小。 傳統的電流模式閂鎖型之電壓控制震盪器(〇^-1扯(^>^\^〇),實現 方法如「第1A圖」所示。電壓控制震盪器A1包含:放大電路A1〇、交 叉耦接閂鎖電路(cross-coupled latch) A20、負載電阻A30、及電流調變電路 Q A40。且電壓控制震盪器A1的電壓輸出處(Vout)連接負載電容(Cl()ad)。因此, 上述之電壓控制震盪器A1 (VCO cell)的等效電路,可以看成是負載電阻 A30和交又搞接問鎖電路A20所形成的電阻(-1/gm)並聯,再與輸出的負載 1容形成的一個RC迴路。其中’放大電路A10作為電壓控制電流源以提 供電流予RC迴路,用以維持電壓控制震蘯器的震盪能量。而藉由調整電 流調變電路A40中之第-控制電壓Vci與第二控制輕%,可以控制流過 放大電路趙與蚊雛闇電路A2G的電流比例。 電流模式閂鎖型之電壓控制震盪器,其工作電壓及偏壓點(biasing 200904008 point)須保證所有的MOS電晶體皆操作於飽和區(saturati〇nregi〇n)。以「第 1A圖」作說明,於電源電壓(Vdd)到接地電壓(Vgn)之間其中某一條迴路為 例,共串聯負載電阻A3G、放大電路A1G中的_顆M〇s電㈣、電_ 變電路A40中的一顆MOS電晶體’及電流調變電路A4〇中的電流源(電流 • 源於實現上通常為MOS電流鏡所鏡射之電流,因此電流源也可當作是M〇s 電甜體)。如此’總共串聯3顆MOS電晶體與-負載電阻A3G。因此,整 體來說,為了使得電壓控制震盪器能夠正確操作,所需的工作電壓至少為 (Vt + 3*Vdsat + Vswing ;其中 ’ Vt 為 MOS 電晶體的閥值電壓(thresh〇ld 讀age) ’UM〇S電晶體的飽和電壓,而ν—為負健阻鹰兩端 的飄移電壓。從訊號處理的角度觀之,Vswing的輸出振幅通常會希望取大一 些,以使得電路具有較佳之抗雜訊及抗抖動的能力,但實際上為了確保下 一級電路的輪入放大器之M0S電晶體也能夠維持在飽和區,則乂咖叩的值 最大為vt。如此,整個電壓控制震盪器所需的工作電壓至少為+ 3*Vdsat。這對電源賴日漸縮小的趨勢來說是很嚴苛的限制,特別是在先進 製程裡,MOS電晶體的門檻電壓相較於電源電壓的比例提高,如此造成電 源電壓的《餘度(voltage headroom)不足,將使得傳_電流模胡鎖型之 電壓控制震盪器的應用受到侷限。 : 請參照「第1B圖」,該圖所示為習知電流模式問鎖型之電壓控制震盈 器之第二例。為了解決上述之電壓餘度的問題,採用如「第ΐβ圖」的方式。 利用電流鏡(current mirror) A50將欲調變的電流折往電源端,改用pM〇s 電晶體A6〇來控制電壓調變量。採用這種做法可將原本第一例中賴控制 200904008 震虚器的操作電壓限制由原來的2*v沙Vdsat降低至2*Vt + 2*Vdsat。減少 了一個M0S電晶體的串聯所造成的壓降(即-個Vdsat)。 " 然而’採用上述第二例之方式將產生新的問題。由於電流鏡A5〇間的 不匹配會造成誤差的累加,進而使得雜訊增加。因此,電流鏡錢的匹配 度__)需要夠好,才不致讓誤差大過欲調變的量。由於製程條件的關 係不易製化出元全匹配的電晶體,而組成完全匹配的電流鏡。所以,第 -例所減的方式固然降低操作龍的限制,而增加了電壓餘度,但同時 也因為電流鏡不匹目&的_、,而增加了雜訊。 【發明内容】 *有監於此本u提出_種電壓控制震i器,可應用於低電壓操作的電 •模式Η鎖迴路中。本發明提出之電壓控制震盪器不僅擁有傳統電流模式 閃鎖型之《控制驗!I騎有優點,纽僅需較韻電源電壓,增加電 壓餘度(voltageheadroom)。加上不需使用電流鏡,因此可避免電流鏡不匹配 所產生的缺點。 本發月提iij種電壓控制震盡器包含:放大電路、放大電路端電流源、問 鎖電路、閱電路端電流源、負載電阻及電_變電路。放大電路具有第 一節點,放大電路端電流源—端連接第—節點,另—端連接接地電壓。 閃鎖電路具有第二節點,卩韻電路端電流源—端連接第二節點,另一端連 接接地電壓。貞載電阻—端電性連接放大電路期鎖電路,另_端電性連 接電源電壓(vdd)。電流調變電路包含第一 pM〇s開關、第二pM〇s開關與 調變電路端電絲,其巾第_PMC)S關連接m ^pM〇s開關 200904008 連接第一即點’且調變電略端電流源一端連接第一 pM〇s開關與第二 開關,另一端連接電源電壓。
#發明亦提tH-種電壓控制震魅包含:放大電路、放大電路端電流 、'、1鎖電路Θ鎖電路蠕電流源、負載電阻及電流調變電路。放大電路 声點放大電路端電流源一端連接第-節點,另-端連接電源電 壓門鎖電路具有第二節點,閃鎖電路端電流源一端連接第二節點,另一 端連接電源電壓。貞載電阻—端電性連接放大電路期鎖電路,另一端電 ί生連接接地電壓。電麵魏路包含第—麵^關、第二刪開_ 聰路端電流源,其中第—_開_第—節點,第二刪開關 連接第二節點’且機電路端電輯―端連接第-NM0S f與第二 NM〇S開關,另一端連接接地電壓。 本發明亦提出—種糕钟«故含:放大電路、_電路、放大 流源、_桃端電麵及電_魏路。放錢料—輸接 、別,其另—端具有第—節點。_電路其-端_於輸出埠,其另 ΐ = 軸_ —_ ’料提供流經第 電流量,路端電流源_第二節點,用來提供流經 第-即點之弟二電流量。電流調變電路_於第—節點及第 依據至少-控制輕,自第1流量中分流至少—部份;,用來 流經放大電叙刪,錢自㈣w恤少—^,以決定 以決定流朝鎖電路之電流量。射,電壓姉震盪電路之2電抓r 對應於流紐大電路之電流量及流經_電路之電流量。,頻率,係 200904008 有關本發明的較佳實闕及其功效,細合®式說明如后。 【實施方式】 请參照「第2圖」,該圖所示為本發明電壓控制震魅之第—實施例。 本實施例之祕控制震i器主要包含:放大電路10、問鎖電路20、負載電 • _、電流調變電路4〇、放大電路端電流源50、及問鎖電路端電流源6〇。 其中放大電路10、_電路2G、負载電阻3Q係以差動形式(纖咖如 configuration)相互連接。 Γ 放大電路10包含第-節點12,閃鎖電路2〇包含第二節點仏於本實 施例中’放大電路10係為-由二NM〇s電晶體所組成之差動放大器,閃鎖 電路20則為一由二NM〇S電晶體所組成之交錯輕合對⑺叩w pair)。負載電阻30由-對電阻器所組成,其一端電性連接放大電路川與 閂鎖電路20,另-端電性連接電源電壓(%)。電流調變電路*包含第一 PM0S開關41、第二PMOS開關42、與調變電路端電流源43。其中,第 -PM0S關4丨連接放大電路1G巾的第__ 12,而第二pM〇s開關 〇 42連接問鎖電路2〇中的第二節點22。且調變電路端電流源43-端連接第 - PM0S開關41與第二PM0S開關42,另—端連接電源電壓(〜)。放大 t路端電流源、50之-端係連接放大電路10中之第_節點12,另一端則連 : 齡接地端(Vgn)。閃鎖電路端電流源60之-端係連接閃鎖電路2〇中之第 二節點22,另一端則連接於接地端(VGN)。 電流調變電路40中的第一 PMOS開關41連接到第一控制電壓%,而 藉由調整第-控制電壓vG1可控制讀電路端電流源43流進第—節點12 200904008 之電流量I, ’再加以於本實施例中,放大電路端電流源5〇係自第一節點ο 汲取(drain) -固定之電流量,則流經放大電路ι〇之電流量工广㈠丨, 即可藉由調整第-控制電壓Va來間接控制。相似地,電流調變電路中 的第二PMOS開關42連接到第二控制電塵%,而藉由調整第二控制· Vo可控儀魏路端錢源43錢第二節點22之電流量,再加以於本 實施例中’問鎖電路端電流源6〇係自第二節點22沒取一固定之電流量i5,
則流經閂鎖電路20之電流量工7 來間接控制。 15 一 12,即可藉由調整第二控制電壓VC2 於本實施例中’調變電路端電流源43之電流量13為一固定值,其〆部 份之電流量W經由第—p廳開關41流向第—節點12,其剩餘部心 電流量12則經由第二PMOS開關42流向第二節點22 ;亦即,= h + i2。 如圖中所示,第一控制電壓Vci連接第一 PM〇s開關4i的閑極,藉由調繁 第一控制電壓Vci的大小,即可控制其所流通的電流量,甚至將其斷路。同 樣的’第二控制電壓Vc2連接第二pM〇s開關42的間極,藉由調整第# L/ _®VG2的大小,即可控制其所流通的電流量,甚至將其斷路。 以「第2圖」為例,若將第一控制電壓%調小,調變電路端電流源 43流進第—節點12的電流量h就會變大,則流經放大電路1G之電流f _就會連帶地變小;相對地,此時若將第二控制電壓Vc2相對應地調大,調變 電路端電流源43流進第二節點22的電流量。就會變小,則流經閃鎖電絡 2〇之電流量17就會連帶地變大。反之,若將第一控制電壓%調大,旅將 第-控制電壓VG2調小’則流經放大電路1Q之電流量16就會變大,而流經 10 200904008 閃鎖電路20之電流量17則會變小。如此,即可藉由調整第一控制電壓% 與第二控制電壓Vg2,來控雛經放大電路1G之電流量i6與流朗鎖電路 20之電流量17的比例,而不同的電流量,即對應於不同的偏壓點,電壓控 制震盪器的震麵率也會隨之改隨,翻電壓控制震盪鮮的效果。 在此須注意的是’為了使得雛賴解的過財輸出城之振幅盡 可能維持在-㈣變動範圍之内,第—控制電壓%與第二控制電壓% 通系會以差動甙號的开>式進行控制’亦即第一控制電壓、口與第二控制電壓 VCWX-特定共模(_n〇nm()de)電壓位準為中心,對稱地變動。然而, 熟習電子電路設計的人應可理解,本發明並不以此為限。 如上所述’本實施例中所提出之電壓控制震盈電路,係於以丽〇s電 晶體為主所構成的電路巾(包減A電路1G、_電路2()、放大電路端電 流源5〇,閃鎖電路端電流源60等)’利用一以PM〇s電晶體為主所構之電 流調變電路40,將電流調變機制向上折往(脇)電源端,亦即連接於電源 電壓(Vdd)。在這樣的組態下’電流調變電路4〇會依照第一控制霞%與 第二控制電Μ να之調變大小,以改變自第—節點12與第二節點22分流 (branching)之電流量大小的方式,來改變流經放大電路及問鎖電路加 之電抓里’以調整震麵率:亦即,以自放大電路端電流源5()減去部份電 流量1,、及自_電路端電流源6〇減去部份錢量12之方式,來決定震盈 頻率。如此則使得電流調變電路4〇不需如習知技術一般,需經過額外的電 /;il鏡翻轉因此,排除了電流鏡不匹配(mismatch)所產生的缺點。 再者’本實施例所提出之電壓控制震蘯電路,以電源電壓(Vdd)到接地 11 200904008 電壓(vGN)之間的其中某-條迴路為例,總共串聯負載電阻3〇、放大電路ι〇 中的-顆聰電晶體’以及放大電路财—端所連接的電流源(電流源於 實現上通“ MOS糕賴賴之糕,因此電麵也可#作是M〇s電 晶體)。如此,總共串聯2顆MOS電晶體與一負载電阻3〇。因此,整體上 需消耗的電壓為Vt + 2*Vdsai + Vswing。其t,V—如前所述最大為值%。 如此,整個電壓控制紐器需消耗的電壓為+ 2*ν_。比傳統習知技 術所消耗的電壓2*Vt + 3*Vdsat,節省—個U。因此,本發明所提出之 電壓控制震盪電路,除了排除電流鏡不匹配所產生之缺點外,更降低傳統 上消耗電壓過高之缺點,進而提高整體電路之電壓餘度。 請參照「第3圖」為本發明電壓控制震盪器之第二實施例。「第3圖」 與「第2圖」之差異處在於:「第3圖」中調變電路端電流源43包含第一 刀机431與第二分流432。其中,第一分流431連接第一 pm〇S開關41, 而第二分流連接第二PM0S開關42。且第一分流43丨與第二分流432之電 流值為調魏路端電流源43之電紐的—半。也就是,將縣的單一調變 電路端電流源43,劃分為兩個電流分流,因此總電流值與「第2圖」中一 致,並不會多消耗額外的電流。 於第3圖」中更包含一個分流電阻44,且分流電阻44 一端連接於第 刀/瓜431與第一 pm〇s開關41之連接處’另一端連接於第二分流432與 第一 PMOS42開關之連接處。在此實施例中,在第一分流431與第二分流 432之間’多連接一個分流電阻44,其可達到源級退化(source degeneration) 的效果’使得電流調變電路4〇之控制電壓的線性範圍更廣,而增加電流調 12 200904008 變電路40之線性度(linearity)。 請參照「第4圖」為本發明電壓控制震盈器之第三實施例。「第*圖 以第3圖」之電路架構為基礎,而其所衍生的電路架構同樣可套用於「第 2圖」中於第4圖」之第三實施例中,連接於放大電路1〇之第一節點 I2的放大電路端電流源5〇係以相互串接㈤她)之兩組電流鏡來實現。 相似地,連接於⑽電路20之第二節點22的_電路端電流源6〇亦以相 互串接之兩組電流鏡來實現。此種以電流鏡串接“cade)組態所構成之 電流源,可以減少輕控繼i電路所產生之舰透過電流鏡轉合至電路 了他挪所造成之干擾4 —方面,還可增加電流鏡的輸出阻抗,減少通 道長度調變(ch_el length modulati〇n)的影響。上述串接之兩組電流鏡當 中,位於下方者(即距接地端較近者)4元件尺寸通常會設計為較位於上 者為大(例如.兩者尺寸之比例為1〇 : U,如此所達到之減少干擾的效 果會更佳’但是本發明並抑此驗。又,串接之電流鏡數目亦不以兩個 為限。 述第2圖」第3圖」及「第4圖」三個實施例,可以將放大電 門鎖電路2G、f流機電路40、放大電路端電減5〇、及問鎖電 路端電流源60中的M0S電晶體,由觸s替換為圓s,而丽〇s替 換為PMOS。再將電源電壓(Vdd)及接地電壓(d的位置對調。如此,可以 成為^種互補型之電壓控制震魏路。其實施例如「第$圖」、「第6圖」 第7圖」所不’分別為本發明電壓控制震魅之第四、五、六實施例。 底下以「第5圖」為例作說明,而「第6圖」及「第7圖」如前述為將「第 13 200904008 3 ϋ」及「第4圖」中PMOS、NMOS電Μ互換,以及電源電壓、接地電 請參照「第5圖」為本發明第四實施例’此實施例與「第2圖」之電 路架構類似,差異在於由PMQS替換為NM〇s,而丽⑶替換為pM〇s, 且電源電壓(vdd)及接地電壓(vGN)的位置對調。所以,負載電阻另一端改 為電性連接接地電壓(VGN)。電流調變電路40所包含的兩個開關改為第一 NMOS開關45及第二NMOS開關你。而調變電路端電流源43 一端連接第 - NMOS開關45與第二NM〇S開關46,另_端則連接接地電壓(Μ。 電流調變電路40中的第-NM〇S開關45連接到第一控制電壓%, 而藉由調整第-控制電壓VC1可控制放大電路端電流源、5〇流進第一節點12
l4 _ 1丨’即可藉由調整第-控制電壓九來間接控制。相似地,電流調變電 路40中的第二NMOS開關46連接到第二控制電壓γ
提供-固定之電流量15’則流經閃鎖電路2〇之電流量17 = 15 — 即可藉 由調整第二控制電壓vC2來間接控制。 於本實施例中’調變電路端電流源43之電 _之電流量13為一固定值,其一部
2。如圖中所示,第一控制 14 200904008 電壓VC1連接第-NM〇S « 45的_,藉由難第—_電壓%的大 小,即可控做所流義糕量,甚至將其斷路。同制,第二控㈣壓 Va連接第二NMOS開關46的閘極,藉由調整第二控制電壓%的大^, 即可控制其所流通的電流量,甚至將其斷路。 r 以「第5圖」為例,若將第-控制電壓Va調小,放大電路端電流源 5〇流進第-節點12的電流量I】就會變*,則流經放大電路1〇之電流量^ 就會連帶地變大;相對地,此時若將第二控制賴%相對應地調大,_ 電路端電《 60流進第二節點22的電流量㈣會變大,則流_鎖電路 2〇之電流量17就會連帶地變小。反之’若將第一控制電壓^調大,並將 第二控制電壓VC2調小,則流經放大電路1〇之電流^就會變小,而流經 問鎖電路20之電流量17則會變大。如此,即可藉由調整第—控制電壓% 與第二控制《 Ve2,來控做減大電路1G之電流量i6與流關鎖電路 之電流量17的比例,而不_電流量,即對應於不_偏壓點,電壓控 制震盡器的Μ頻率也會隨之改隨,達到電壓控制震盪頻率的效果。 雖然本發_技朗容已經以較佳實施例揭露如上,然其並非用以限 定本發明,任何熟習此技藝者,在獨離本發日月之精神所作些許之更動與 潤飾,皆應涵蓋於本發明的範軸’邮本剌之保護朗當視後附之申 請專利範圍所界定者為準。 【圖式簡單說明】 第1Α圖:習知電流模式_型之電壓控制震盈器之第一例。 第1Β圖:習知電流模式_型之電紐制震盪器之第二例。 15 200904008 第1B圖:習知電流模式閂鎖型之電壓控制震盪器之第二例。 第2圖:本發明電壓控制震盪器之第一實施例。 第3圖:本發明電壓控制震盪器之第二實施例。 第4圖:本發明電壓控制震盪器之第三實施例。 第5圖:本發明電壓控制震盪器之第四實施例。 第6圖:本發明電壓控制震盪器之第五實施例。 第7圖:本發明電壓控制震盪器之第六實施例。 「 【主要元件符號說明】 A1 :電壓控制震盪器 A10 :放大電路 A20 :交叉耦接問鎖電路 A30 :負載電阻 A40 :電流調變電路 A50 :電流鏡 U A60:PMOS電晶體 10 :放大電路 12:第一節點 20 :閂鎖電路 22 :第二節點 30 :負載電阻 40 :電流調變電路 16 200904008 41 :第一 PMOS開關 42 :第二PM0S開關 43 :調變電路端電流源 431 :第一分流 432 :第二分流 44 :分流電阻 45 :第一 NM0S開關 46 :第二NMOS開關 50 :放大電路端電流源 60 :閂鎖電路端電流源

Claims (1)

  1. 200904008 十、申請專利範園·· 1. 一種電壓控制震盪電路,包含: -放大電路’包含一第—節點; 一放大電路端電流源端連接該第_節點,另—端連接一接地電 壓(Vgn); ’閂鎖電路,包含一第二節點
    壓; •閃鎖電路端電流源,-端連接該第二節點,另—端連接該接地電 一負載電阻…端電性連接該放大電路與朝鎖電路,另-端電性 連接一電源電壓(Vdd);及 -電流調變電路’包含一第一 PM〇Sp·、一第二?聰開關與 -調變電路端電流源,其中該第__PM〇s開關連接該第—節點,該第二 PMOS開關連接⑤第二節點,且該調變電路端電流源—端連接該第一 PMOS開酸4第二pM〇s開關,另—端連接該電源電壓。 2_如請求項i之賴控制震魏路,其中該放大電路、朗鎖電路及該負 載電阻係以差動形式(differentiai configUrati〇n)連接。 3. 如請求項1之賴㈣紐電路,其中該電流調魏路中鄉一 pM〇s 開關連接-第一控制電壓’藉由調整該第一控制電壓控制該調變電路端 電流源流進該放大電路之電流量。 4. 如請求項1之電壓控制驗電路,其中該電流調變電路中該第二pM〇s 連接-第二控制電壓,#由調整該第二控制電壓控制該調變電路端 18 200904008 電流源流進該閂鎖電路之電流量。 電路端電流源係以至少一 電路端電流源係以至少一 5. 如請求項1之電壓控制震盪電路,其中該放大 電流鏡(current mirror)串接(cascade)而成。 6. 如請求項1之電壓控制震盪電路,其中該閂鎖 電流鏡串接而成。 路端電流源包含一第一 PM〇S開關,該第二分
    7·如請求項1之電壓控制震盪電路,其中該調變電 分流與一第二分流,其中該第一分流連接該第_ 流連接該第二PMOS開關。 8. 如請求項7之電壓控繼i電路,其中_—分流與該第二分流之電流 值為該調變電路端電流源之電流值的一半。 9. 如請求項7之電壓控繼盈電路,更包含—分流電阻,—端連接於該第 -分流與該第-PMQS陶之連接處,另—端連接於該第二分流與該第 二PMOS開關之連接處。 10.—種電壓控制震盪電路,包含: -放大電路’包含—第一節點; 一放大電路端電流源,一端連接 概職第m端連接-電源雷 壓(vdd); 一閃鎖電路,包含-第二節點; 另一端連接該電源電 -閃鎖電,電絲,—端連接該第二節點
    端電性連接該放大電路與闕鎖電路,另-端電性 19 200904008 連接一接地電壓(vGN);及 一電流調變電路,包含一第一 NMOS開關、一第二nm〇s開關與 一凋&電路端電流源,其中該第_ 開關連接該第一節點,該第二 NMOS開關連接該第二節點,且該調變電路端冑流源一端連接該第一 NMOS開關與該第二_03開關,另一端連接該接地電壓。 11·如請求項10之電壓控制震盪電路,其中該放大電路、該閂鎖電路及該負 載電阻係以差動形式連接。 12. 如請求項1G之電壓翻震盪電路,其巾魏_魏路巾鱗-丽〇s 開關連接-第-控制電壓,藉由調整該第一控制電壓控制該放大電路端 電流源流進該放大電路之電流量。 13. 如請求項1〇之電壓控制震遭電路,其中該電流調變電路中該第二丽 開關連接H制,藉_第二控制電壓㈣朝鎖電路端 電流源流進該閂鎖電路之電流量。 H.如請求項1G之電壓控制震i電路,其中該放大電路端電流源係以至少一 電流鏡串接而成。 15. 如請求項10之《控制缝f路,其巾關魏路端電流源係以至少一 電流鏡串接而成。 16. 如請求項10之電驗制震1電路,其巾翻魏路端電流源包含一第一 分流與-第二分流’其中該第—分流連接該第_麵⑽開關,該第二分 流連接該第二NMOS開關。 Π.如請求項16之電壓控制震|電路,其巾該第—分流與該第二分流之電流 20 200904008 值為該調變電路端電流源之電流值的一半。 18. 如請求項16之電壓控制震盪電路,更包含一分流電阻,一端連接於該第 一分流與該第一 NMOS開關之連接處,另一端連接於該第二分流與該第 二NMOS開關之連接處。 19. 一種電壓控制震盪電路,包含: 一放大電路,其一端耦接於一輸出埠,其另一端具有一第一節點; 一閂鎖電路,其一端耦接於該輸出埠,其另一端具有一第二節點; 「 一放大電路端電流源,耦接於該第一節點,用來提供一流經該第一 節點之第一電流量; 一閂鎖電路端電流源,耦接於該第二節點,用來提供一流經該第二 節點之第二電流量;以及 一電流調變電路,耦接於該第一節點及該第二節點,用來依據至少 一控制電壓,自該第一電流量中分流至少一部份之電流量,以決定流經 該放大電路之電流量,以及自該第二電流量中分流至少一部份之電流 U 量,以決定流經該閂鎖電路之電流量; 其中該電壓控制震盪電路之震盈頻率,係對應於流經該放大電路之 , 電流量及流經該閂鎖電路之電流量。 20. 如請求項19之電壓控制震盪電路,其中電流調變電路包含: 一第一MOS開關,耦接該第一節點,依據該控制電壓決定流經該放 大電路之電流量;及 一第二MOS開關,耦接該第二節點,依據該控制電壓決定流經該閂 21 200904008 e〇nfigurati〇n)連接 電略,其巾該放大電麯電流聽以至少- 鎖電路之電流量。 21·如請求項19之電壓控制震盪電路, 電阻係以差動形式(differential 2^ 如請求項19之電壓控制震盪 電流鏡串接而成。 23·如請求項19之電壓控制震盪電$, 至少一電流鏡串接而成。 其中放大電路、却鎖電路及該負載 、中遠其中該閂鎖電路端電流源係以
TW096125689A 2007-07-13 2007-07-13 Voltage control oscillator TW200904008A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW096125689A TW200904008A (en) 2007-07-13 2007-07-13 Voltage control oscillator
US12/167,952 US20090015319A1 (en) 2007-07-13 2008-07-03 Voltage controlled oscillation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW096125689A TW200904008A (en) 2007-07-13 2007-07-13 Voltage control oscillator

Publications (1)

Publication Number Publication Date
TW200904008A true TW200904008A (en) 2009-01-16

Family

ID=40252612

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096125689A TW200904008A (en) 2007-07-13 2007-07-13 Voltage control oscillator

Country Status (2)

Country Link
US (1) US20090015319A1 (zh)
TW (1) TW200904008A (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2375578A1 (de) * 2010-04-09 2011-10-12 aizo group ag Verfahren zur Datenübertragung von einem Sender zu einem Empfänger in einem Wechselspannungsnetz sowie Vorrichtung zur Datenübertragung für Wechselspannungsnetze
ES2538250T3 (es) * 2009-09-30 2015-06-18 Aizo Group Ag Procedimiento para la transmisión de datos de un emisor a un receptor en una red de tensión alterna, así como dispositivo para la transmisión de datos para redes de tensión alterna
CN102522984B (zh) * 2011-12-31 2014-02-19 杭州士兰微电子股份有限公司 锁相环及其压控振荡电路
US9294091B1 (en) * 2013-10-17 2016-03-22 Xilinx, Inc. Method and apparatus for providing a differential output driver with a cross-coupled cell
US9628054B1 (en) * 2016-01-06 2017-04-18 Global Unichip Corporation Current-mode logic latch circuit
US10530296B2 (en) * 2018-01-31 2020-01-07 Synaptics Incorporated Oscillator temperature coefficient adjustment
JP7189456B2 (ja) * 2018-11-22 2022-12-14 株式会社ソシオネクスト 電圧制御発振器およびそれを用いたpll回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5525937A (en) * 1992-12-28 1996-06-11 Sony Corporation Frequency conversion circuit with UHF/VHF common PLL buffer
US5864228A (en) * 1997-04-01 1999-01-26 National Semiconductor Corporation Current mirror current source with current shunting circuit
JP2003298394A (ja) * 2002-04-05 2003-10-17 Fujitsu Ltd 相互コンダクタンス型増幅回路、相互コンダクタンス型フィルタ回路及びフィルタ処理方法
US6985036B2 (en) * 2003-11-26 2006-01-10 Scintera Networks, Inc. Digitally controlled transconductance cell
US7388406B2 (en) * 2005-07-12 2008-06-17 Agere Systems Inc. CML circuit devices having improved headroom

Also Published As

Publication number Publication date
US20090015319A1 (en) 2009-01-15

Similar Documents

Publication Publication Date Title
US5994939A (en) Variable delay cell with a self-biasing load
US6650191B2 (en) Low jitter ring oscillator architecture
TW200904008A (en) Voltage control oscillator
JP3260615B2 (ja) 電圧制御発振器
CN102843132B (zh) 一种能抑制电源噪声的低电压压控振荡器
JP5009123B2 (ja) 広い電圧範囲と温度範囲で振幅が制御可能な水晶発振器
CN103346784B (zh) 一种用于锁相环的匹配型电荷泵电路
CN105406824A (zh) 共模反馈电路、对应信号处理电路和方法
TWI434510B (zh) 差動接收器
Della Sala et al. A 0.3 V rail-to-rail three-stage OTA with high DC gain and improved robustness to PVT variations
JPS6038907A (ja) 大スイングcmos電力増幅器
US7701270B2 (en) Structure for a high output resistance, wide swing charge pump
CN109995363A (zh) 一种自偏置结构的环形压控振荡器
TWI342119B (en) Output stage circuit and operational amplifier thereof
US8575979B2 (en) Fully differential adaptive bandwidth PLL with differential supply regulation
US7167052B2 (en) Low voltage differential amplifier circuit for wide voltage range operation
US8058909B2 (en) Transconductance amplifier
TWI336029B (en) Current regulating circuit, method of regulating current source, and charge pump circuit
CN101471634B (zh) 输出级电路以及使用其的运算放大器
CN104242923A (zh) 压控振荡器
KR100804650B1 (ko) 래치를 가지는 차동-단일 컨버터 및 이를 구비한 위상동기루프 회로
CN119727672B (zh) 一种迟滞比较器电路及系统
WO2019078993A1 (en) HIGH-EXCURSION, LOW CONSUMPTION DETECTION AMPLIFIER WITH DYNAMIC OUTPUT STAGE POLARIZATION
CN101442310A (zh) 电压控制振荡电路
JP2001094404A (ja) 電圧制御遅延回路