TW200832511A - Patterning methods - Google Patents
Patterning methods Download PDFInfo
- Publication number
- TW200832511A TW200832511A TW096137978A TW96137978A TW200832511A TW 200832511 A TW200832511 A TW 200832511A TW 096137978 A TW096137978 A TW 096137978A TW 96137978 A TW96137978 A TW 96137978A TW 200832511 A TW200832511 A TW 200832511A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- insulating layer
- substrate
- pattern forming
- forming method
- Prior art date
Links
Classifications
-
- H10P50/73—
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H10P50/283—
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Description
200832511 九、發明說明: 【明 屈頁 1 發明領域 本發明揭露有關於圖案形成方法。 5 【先前技術】 發明背景 奈米級線寬(約100 nm或更小)適合使用於多種結構,如 分子電子裝置。已經發展出多樣的製程及工具(例如:微 影、電子束蝕刻等)以達成奈米級線寬。然而,這些工具的 10解析度(微影及電子束蝕刻)在某些例子中受到光學繞射及 電子散射效應的限制。此些限制使其等難以獲得大小超越 其解析度限制(例如從約50至100 nm的目前技術之微影工 具,或從約10至30 nm的目前技術之電子束蝕刻工具)或具 有高縱深比的奈米級線寬。 15 明内容】 發明概要 本發明有關一種圖案形成方法,其包括提供一基材, 其具有一絕緣層於其上及一矽層於該絕緣層上;在部份該 矽層上形成-光罩;移除部份的該石夕層與該絕緣層,以暴 20露出部份該基材,藉此由該光罩覆蓋之石夕層及_層_ 在基材上;祕刻在曝露區域的該絕緣層,因而該絕緣居 的向度實質上保留未改變;及除去該光罩及剩餘 圖式簡單說明 層° 本發明之目的、特徵及優點可參考後文詳細說明及配 5 200832511 ' 合圖式而顯見,其中相似的標為對應相似但並不完全一致 的元件。為簡潔說明,具有先前已描述功能之標號在後續 圖式中出現時將不再描述。 第1A至1G圖為共同說明本發明圖案形成方法之實施 5 例的圖示流程圖;及 第1A至1D與1G圖共同說明本發明圖案形成方法的可 替代實施例之圖示流程圖。 L實施方式】 較佳實施例之詳細說明 10 本說明書所揭露之圖案形成方法的實施例為有利地形 成具有高解析度圖案及高縱寬比的奈米級線寬。在本發明 方法之全部實施例中,結構高度實質維持不變,但結構的 寬度改變。 第1A、IB、1C、id、IE、1F及1G圖共同繪示本發明 15揭露之圖案形成方法的實施例之圖示流程圖。第ΙΑ、1B、 1C、1D及1G圖共同繪示本發明揭露之圖案形成方法的可替 代實施例之圖示流程圖。藉由本發明方法之實施例形成的 結構10為圖示於第1G圖中。 現參照第1A圖,基材12上具有一絕緣層14,及一矽層 20 16建立在絕緣層14上。基材12材料的範例包括但未限定為 石夕晶圓、GaAs、石英、炼融氧化石夕、GaN、藍寶石,及/或 其他類似基材材料,及/或其等混合物。 在一貫施例中,基材12為一絕緣層上覆矽(SQI)基材。 預購或是預形成的SOI基材包括基材12(如矽晶圓)、絕緣層 6 200832511 14(如二氧化矽)及矽層16。 在另貫鈀例中,絕緣層14位於基材12上,且接著矽 層16建立在絕緣層14上。層14、16可以任何適當的技術形 成。该些技術的例子包括但未限定為熱形成、蒸鍍、錢鑛、 5蠢晶形成、低壓化學氣相沈積(LpcVD)、電漿輔助化學氣 相沈積(PECVD)、大氣壓力化學氣相沈積(ApcvD),或任 何其他適合的化學或物理氣相沈積技術。 本文揭露的實施例中,二氧化石夕為絕緣層14合適的絕 緣材料。咸彳a,其他適合材料可被使用做為絕緣層14,如 10氮化物及氮氧化物。一般來說,絕緣層14的高度Η在圖案形 成製程中實質上未改變;因此,絕緣層14為選定或建立具 有預計高度Η。 現參照第1Β圖,一光罩18以任何預計的圖案在矽層16 上建立。其可理解,光罩18形成的圖案最終轉移至部份的 15矽層16及絕緣層14。因此,光罩18可形成為具有寬度W, 此寬度為奈米級線見20的初始寬度w!(繪示於第ic圖)。 光罩18可使用任何適合之光罩材料形成,其包括但不 限制為金屬(如鎳、鉻,或類似的,或其混合物)、介電質、 聚合物、阻劑材料或其混合物。光罩18的形成可由蝕刻、 20印刷(如喷墨或接觸印刷技術)、輻射束"寫入,,製程、掃描探 針"寫入”製程、或類似者、或其等組合者獲得。 第1C圖繪示移除未被光罩18覆蓋的部份石夕層16及絕緣 層14。移除該些層可透過反應性離子蝕刻 '離子研磨、電 漿輔助蝕刻、或類似者、或其組合者達成。一般來說,實 7 200832511 質上移除層14、16之二者此部份的全部厚度,因此暴露出 部份的基材12(原先被該些層14、16覆蓋)。其可理解,一旦 移除製程完成,層14、16由光罩18覆蓋的區域保留在基材 12上。此製程轉移光罩18的圖案至矽層16及絕緣層14。 5 如圖示,圖案化的絕緣層14形成每一具有初始線寬\\/^ 的奈米級線寬20。如前述,初始線寬W!為光罩18的寬度W。 這些奈米級線寬的初始形成留下至少一部分的絕緣層14直 接與矽層16接觸,同時暴露出其他部份。 光罩圖案轉移至層14、16後,暴露絕緣層14(即奈米級 10 線寬20)於一濕蝕刻製程。此製程的一非限制例範例為氫氟 酸濕蝕刻。此製程實質上蝕刻或移除絕緣層14的露出區 域,因此留下層/線寬14、20之高度實質未受損。就本身而 言,奈米級線寬20的初始寬度界!減少至預期的最後寬度 WF。可理解該寬度的減少是可被控制,至少為部份地,其 15係藉由稀釋的氫氟酸的濃度及/或絕緣層14暴露於濕蝕刻 製程的時間。一般來說,如果奈米級線寬20暴露於一相對 短時間的濕蝕刻,則會比若奈米級線寬20暴露於一較長時 間的濕蝕刻有較少的初始寬度界1被縮小。蝕刻可於幾秒鐘 至幾分鐘達成。蝕刻時間可由下述方程試算出: 20 [(初始線寬-預期最後線寬)/2]/(餘刻速率)=蝕刻時間(1) 作為一非限定的範例,熱成長之二氧化矽在1:50稀釋 氫氟酸的#刻速率為約5 nm/min。為縮小約50 nm的初始線 8 200832511 寬界!至約20 nm的最後線寬WF,使用方程式(1)算出蝕刻時 間為[(50-20)nm/2]/(5nm/min) = 3分鐘。在另一非限定的例 子中,奈米級線寬20的初始寬度w!為約1〇〇 nm,且奈米級 線寬20的最後寬度Wp(濕蚀刻後)為約1〇 nm。 5 如第1D圖所示及前述,矽層16係做為一阻障層以實質 地防止濕餘刻衝擊絕緣層14的上表面。因此,絕緣層14的 高度Η實質上未改變。咸信矽層16有益於在濕蝕刻中保護絕 緣層14的直接鄰近區域。然而,可理解絕緣層14的該此區 域具有一表面直接接觸矽層16,且一暴露的表面可藉由曝 10 露表面進行濕蝕刻。 第1Ε至1G圖繪示完成濕钱刻製程後的本發明方法之 實施例。一般來說,此實施例係用在當基材12由石夕形成時。 如第1Ε圖所示,濕姓刻製程完成後,一保護層22建立在美 材12的暴露部份上。該層22有益於在移除矽層ι6時保★蔓石夕 !5 基材12。該保護層22的範例包括但未限定為氮化物、金屬、 聚合物、阻劑材料、或其等混合物。保護層22可經由任何 適當的技術建立,其包括但未限定為蒸鍍、濺鍍、旋轉、塗 覆、回蚀、或類似者、或其等之組合。 第1F圖繪示形成保護層22後,移除光罩18及石夕層16。 20 光罩18及矽層16的移除可連續或實質上同時進行。在_實 施例中,光罩18及矽層16的移除係以反應性離子蝕刻或濕 化學蝕刻達成。 移除光罩18及矽層16後,本發明方法之此實施例包括 移除保護層22,如繪示於第1G圖。保護層22可藉由化學濕 9 200832511 , 蝕刻或電漿輔助乾蝕刻達成。光罩18、矽層16及保護層22 - 的移除留下具有預期最後寬度wf之奈米級線寬20的結構 10 ° 在此方法的另一實施例中,完成濕蝕刻製程之後(繪示 5於第1D圖),光罩18及矽層16被移除,如第1G圖所不。一般 來說,本發明方法之此實施例適合於當基材12為非矽材料 ‘ 時。在此實施例中,因為基材12與矽層16為不同材料,移 除矽層16的製程將不會有害於基材12。因此,在此實施例 可不需要保護層22(如繪示於第1E及1F圖)。光罩18及矽層 10 16的移除可如前述進行,例如,經由反應性離子餘刻。 如前所述,第1G圖繪示具有一或多個奈米級線寬20的 結構10。線寬20的高度Η實質上與絕緣層14的初始高度相同 (由絕緣層形成奈米級線寬20)。線寬20的最後寬度WF係從 縮減奈米級線寬20(繪示於第1C圖)的初始線寬W〗而來。 15 雖然已詳述數個實施例,熟於是項技術人士可由揭露 之實施例進行潤飾。因此,前述說明應視為例示說明而非 用以限制本發明。 【圖式簡單說明3 第1A至1G圖為共同說明本發明圖案形成方法之實施 20 例的圖示流程圖;及 第1A至1D與1G圖共同說明本發明圖案形成方法的可 替代實施例之圖示流程圖。 【主要元件符號說明】 10···結構 12···歸 200832511 14…絕緣層 20…奈米級線寬 16···石夕層 22···保護層 18…光罩 11
Claims (1)
- 200832511 十、申請專利範圍: 1. 一種圖案形成方法,其包括: 提供一基材,其上設有一絕緣層且該絕緣層上設有 一石夕層; 5 在該矽層之至少一部份上形成一光罩; 移除部份的該矽層與該絕緣層,以暴露出部份的該 基材,藉此被該光罩覆蓋之矽層及絕緣層保留在該基材 上; 濕蝕刻在曝露區域之該絕緣層,藉此該絕緣層的高 10 度實質上未改變;及 移除該光罩及該保留的矽層。 2. 如申請專利範圍第1項之圖案形成方法,其中該基材為 一絕緣層覆矽基材,其包括: 一矽晶圓; 15 設置於該矽晶圓上的該絕緣層:及 設置於該絕緣層上的該矽層。 3. 如申請專利範圍第1項與第2項任一項所述之圖案形成 方法,其中該絕緣層為二氧化矽。 4. 如申請專利範圍第1至3項任一項所述之圖案形成方 20 法,其中在移除該光罩及剩餘的該矽層前,該方法更包 括形成一保護層在該基材的暴露部份,且其中在接著移 除該光罩及剩餘的該矽層後,該方法更包括移除該保護 層。 5. 如申請專利範圍第4項所述之圖案形成方法,其中該保 12 200832511 護層係選自於氮化物、金屬、聚合物、阻劑材料、及其 等組合者。 6. 如申請專利範圍第4項與第5項任一項所述之圖案形成 方法,其中形成該保護層可由蒸鍍、濺鍍、旋轉塗覆、 5 回蝕、或其等之組合達成,且其中該保護層之移除可由 濕化學蝕刻、電漿輔助乾蝕刻或其組合達成。 7. 如申請專利範圍第1至6項任一項所述之方法,其中濕蝕 刻由氫氟酸濕蝕刻達成。 8. 如申請專利範圍第1至7項任一項所述之圖案形成方 10 法,其中濕蝕刻縮小該絕緣層的一寬度。 9. 如申請專利範圍第8項所述之方法,其中濕蝕刻以一預 定時間完成,因而可控制絕緣之寬度(W!、WF)。 10. 如申請專利範圍第8項與第9項任一項所述之圖案形成 方法,其中該絕緣層之一初始寬度約100 nm,且其中該 15 絕緣層的縮減寬度約10 nm。 11. 如申請專利範圍第1至10項任一項所述之圖案形成方 法,其中該光罩的形成可由微影、、印刷、輻射束、掃 描探針或其組合達成。 12. 如申請專利範圍第1至11項任一項所述之圖案形成方 20 法,其中該光罩係選自於氮化物、金屬、聚合物、阻劑 材料、及其等組合者。 13. 如申請專利範圍第1至12項任一項所述之圖案形成方 法,其中部份矽層與絕緣層的移除係藉由反應性離子蝕 刻達成。 13 200832511 14. 如申請專利範圍第1至13項任一項所述之圖案形成方 法,其中矽層與絕緣層的移除部份轉移一由光罩形成的 圖案至該矽層與該絕緣層。 15. —種結構,包括: 5 一基材;及 至少一絕緣結構形成在該基材上,該絕緣結構在HF 濕蝕刻製程期間形成一矽層並接著移除,該矽層可使絕 緣結構的高度在H F濕蝕刻製程期間仍保持實質未改變。 14
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/546,663 US20080108224A1 (en) | 2006-10-12 | 2006-10-12 | Patterning methods |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW200832511A true TW200832511A (en) | 2008-08-01 |
Family
ID=39360231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096137978A TW200832511A (en) | 2006-10-12 | 2007-10-11 | Patterning methods |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080108224A1 (zh) |
| TW (1) | TW200832511A (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101224140B1 (ko) * | 2009-12-30 | 2013-01-18 | 에스케이하이닉스 주식회사 | 반도체 장치 제조방법 |
| SG185547A1 (en) | 2010-05-18 | 2012-12-28 | Agency Science Tech & Res | Method of forming a light emitting diode structure and a light emitting diode structure |
| FR2997551B1 (fr) * | 2012-10-26 | 2015-12-25 | Commissariat Energie Atomique | Procede de fabrication d'une structure semiconductrice et composant semiconducteur comportant une telle structure |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5965898A (en) * | 1997-09-25 | 1999-10-12 | Fed Corporation | High aspect ratio gated emitter structure, and method of making |
| GB9819821D0 (en) * | 1998-09-12 | 1998-11-04 | Secr Defence | Improvements relating to micro-machining |
| US7012298B1 (en) * | 2002-06-21 | 2006-03-14 | Advanced Micro Devices, Inc. | Non-volatile memory device |
| JP4222035B2 (ja) * | 2003-01-20 | 2009-02-12 | セイコーエプソン株式会社 | 成膜用精密マスク及びその製造方法、エレクトロルミネッセンス表示装置及びその製造方法、電子機器 |
| US7115965B2 (en) * | 2004-09-01 | 2006-10-03 | International Business Machines Corporation | Vertical bipolar transistor with a majority carrier accumulation layer as a subcollector for SOI BiCMOS with reduced buried oxide thickness for low-substrate bias operation |
| US20060081908A1 (en) * | 2004-10-14 | 2006-04-20 | Smayling Michael C | Flash gate stack notch to improve coupling ratio |
| KR100719366B1 (ko) * | 2005-06-15 | 2007-05-17 | 삼성전자주식회사 | 트렌치 소자분리막을 갖는 반도체 소자의 형성 방법 |
-
2006
- 2006-10-12 US US11/546,663 patent/US20080108224A1/en not_active Abandoned
-
2007
- 2007-10-11 TW TW096137978A patent/TW200832511A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| US20080108224A1 (en) | 2008-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2008045544A2 (en) | Patterning methods | |
| EP2235743B1 (en) | Two-dimensional patterning employing self-assembled material | |
| TW200901272A (en) | Method for forming fine patterns in semiconductor device | |
| JP5264237B2 (ja) | ナノ構造体およびナノ構造体の製造方法 | |
| KR100763538B1 (ko) | 마스크 패턴의 형성 방법 및 이를 이용한 미세 패턴의 형성방법 | |
| TW200842510A (en) | High-z structure and method for co-alignment of mixed optical and electron beam lithographic fabrication levels | |
| US9076713B2 (en) | Locally passivated germanium-on-insulator substrate | |
| JP2022043249A (ja) | 保護キャップ層を用いるプラチナ含有薄膜のエッチング | |
| TW200832511A (en) | Patterning methods | |
| US7419917B2 (en) | Ion implanted microscale and nanoscale device method | |
| CN100524618C (zh) | 制造精细结构的无抗蚀剂光刻方法 | |
| US8207048B2 (en) | Method for producing ordered nanostructures | |
| TW200401946A (en) | Process for etching photomasks | |
| CN112447528A (zh) | 集成电路的制作方法 | |
| US6210842B1 (en) | Method for fabricating stencil mask | |
| JPH11111695A (ja) | 白金薄膜パターンの形成方法及び半導体装置の製造方法 | |
| US20060115965A1 (en) | Ion implanted microscale and nanoscale device method | |
| JP2010062212A (ja) | 半導体装置の製造方法 | |
| JP2002299705A (ja) | 微小面積トンネル接合の作製方法 | |
| JP6403017B2 (ja) | インプリント用テンプレート基板の製造方法、インプリント用テンプレート基板、インプリント用テンプレート、および半導体装置の製造方法 | |
| Palermo et al. | Lateral diffusion of titanium disilicide as a route to contacting hybrid Si/organic nanostructures | |
| TW200303583A (en) | Method for forming a pattern in a semiconductor substrate | |
| She et al. | Analysis of cotton-like silica contaminants induced by oxygen containing plasma stripping of organic structures on silicon wafer | |
| KR100912958B1 (ko) | 반도체 소자의 미세 패턴 제조 방법 | |
| WO2006101458A1 (en) | Method for patterning ferrelectric/piezoelectric films |