TW200836311A - Semiconductor device package with multi-chips and method of the same - Google Patents

Description

200836311 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體元件封 多晶片半導體元件封裝結構以及其方、"，、係指一種 裝尺寸並增加良率與可靠度。〃此結構可降低封 【先前技術】 / 近年來高科技電子製造業，發展 之電子產品，半導體技術之 ：“生與人性化 ‘細線ι以及微小化元件等技 Μ 上已有#足夕、#丰曰 干V體封衣於尺寸縮減 較短導㈣ ？曰圓級封裝之目的與優點，藉由使用 U 降低製造成本、降低寄生電容效應與寄 電感’以得到較佳之訊雜比（SNR)。 之曰Γ= 裝技術需要於晶圓上切割晶粒以成為個別 =曰立：接者對個別之晶粒作封裝，故而此技術之製程須 費相虽時間。也因為當高度要求電子元件尺寸，此 封裝技術便高度影響積體電路之發展。因上述之理由曰曰二 裝技術之發展演進便由球狀矩陣（ball grid array，Β =褒晶片球狀矩陣（flip chip ball grid array，FC BGA)、晶 尺寸封裝（chip scale package，csp)、曰曰曰圓級封褒（w: evel package，WLp)等技術發展至今日。，，晶圓級封褒，，顧名 心義’整個之其他製程’如整體封裝以及所有之内部連結， :及，他相關之製程’其於將晶圓切割製程（切割）成為口個 Π,, 乂 口 I於完成所有組 、二、衣衣％後，晶圓上之個別之半導體封裝，其具有複 200836311 圓級封裝具有極小之封裝尺寸，並 數個半導體晶粒，此晶 具有極佳之電氣特性。 scal於衣^方法中晶圓級晶片尺寸封裝㈣加leVel chip 曰ΓΓ: ΓΓWLCSP)為一種先進封裝技術，其中晶粒於 :®上直接製造、測試，且接著切割成個別之晶粒，以為 又面黏者產線組裝。因為晶圓級封裝技術其標的為整個晶 穴章rr晶片或晶粒’故而於切割製程前，封裝與測 Ιΐί 進—步，WLP製程之先進，可使製程中之打 線接s'晶粒黏著以及底部填膠等製程可被省略。藉由使 用WLP技術，其成本與製造時程可被縮短，且WLP之社 構大小與晶粒面積相當，此技術之實施可切合電子元件： ^匕之需求。進-步，WLCSp其具有於晶粒面積範圍内印 ，佈電路，以作為焊接點之優點，其可於晶粒面積上形 =列達到重佈烊點，有效利用晶粒上之面積。其焊點位 於重佈電路所形成倒晶凸塊，故其晶粒之底側可藉由微小 之知點，直接連接於印刷電路板。 雖:、、、： WLCSP可大幅減少訊號路徑距離，但當其曰粒 ^合度與㈣μ樹增加時’其仍然難以提供所有谭=於 曰曰粒表面上’晶粒上之腳位數因整合度高而增加時，i於 一陣列中重佈腳位變得能以達成。縱使腳位重步可達成，、 其腳位堅之㈣可能便得過小，以致於印刷電路板無法達 到線寬要求。此㈣前述之結構與製程技術，於大腳位數 之封^，將遭遇良率與可靠度之困難，進—步此方法於製 作上將有高成本與費時之缺點。 、 200836311 WLP技術為一種先進封裝技術，其中之 ^ = 著!晶粒切割成單顆，二二^ 一片g日;ΘΒ #、及封I技術其標的為整個晶圓，而非單 進3 :二故:^ / WLP衣耘之先進’可使製程中之打人 部填膠等製程可被省略。藉由使用wi二， == 夺程可被縮短，且·之結構大小與晶粒 面知2，此技術之實施可切合電子元件極小化之需求。 雖^ WLP技術具有上述優點，其仍 響鞭技術之接受度。例如，WLp結構之兩㈣以及^ =CB)間，其熱膨脹係數（CTE)差異（失配仙咖叫，成 為^結構不穩定之關鍵因素。正因為先前技術使用模制 封固石夕晶粒，美國專利N〇. 6,27i,469中所揭露之封 衣、、·σ構’即受到C T E失配因素之困擾。眾所週知，矽材料 之CTE為2.3，但其模制化合物材料之咖範圍約— 8 0。於製程中當到達模制化合物與介電層材料之固化、、西产 更高時，此-配置造成晶片位置移位且其内部連結之= 移動’受溫度循環很難使其回到原先位置（此歸因於環氧樹 脂特性，當固化溫度接近/超過薄離轉化態溫度丁幻，造^ 良率與性能問題’此意味習知封褒技術，無法應用高腳位 數，且可能增加製造成本。 進一步，某些技術包含將晶粒直接形成於基板之上， 此半導體晶粒之焊墊藉由重佈製程重佈，其包含一重佈層 於複數個焊墊中，成為一面型陣列，此增層將增加封裴^ 200836311 積，而且更增加封裝面積，此將與降低封裝體積之需求相 牴觸。 更進一步’習知技術以形成，，平板，，型封冑，困擾於複 雜製程’其需要鑄模機具，以注入成型材料並封固，於熱 固化合物後之撓曲，其未必能控制晶粒面與化合物於同一 水平’也許須使用化學機械研磨法（CMp)製程將其磨 這將增加製作成本。 於上述觀點上’本發明提出一新平板級封裝③— scale Package，PSP)多晶片結構與方法’以克服上述之缺 【發明内容】 f發明前述之形式、目的、觀點、特徵及優點將隨著 佳f施例中詳細的描述及其伴隨之圖式而愈見明 頒，八細即描述與圖式僅用以述明本發明。而 ^ 疇將由隨附之專利請求項來定義。 5之靶 構與方 構與方 同之熱 、本發明之一目的為提出一半導體元件封|結 法，其可提供一超薄封裝結構。 " 、本發明之另一目的為提出一半導體元件 法，其於基板上有較佳之可靠度， 膨脹係數(CTE)。 ”⑽具有相 叙明之又一目的為提出一半導體元件 法，其可提供—簡單製程以形成_ =構與方 毛月之再-目的為提出-半導體元件封穿社槿盘士 法，其可降低成本並提高&率。 “構與方 200836311 之另一目的為提出一半導體元件封裝結構與方 '八可提供一較佳之低腳位數元件解決方案。 =㈣提出之半導體元件封裝結構，其包含一基板立 :八=晶粒容納孔穴、連接通孔結構、以及於基板上表 A之弟—接觸料與基板下表面之第二接觸烊墊；至少一 第一晶粒其具有第一焊接焊墊放置於晶粒容納孔穴之中. -第-黏著材料形成於第一基晶料 之侧辟門·二一與此基板中之晶粒容納孔穴所形成 土 ，弟知線（bondmg wire)形成以接合第一 與第一接觸墊，·至少一第-曰抑1目女^ 弟知墊 弟一日日粒其具有弟二接觸墊放置於 :日0粒上’·—第二焊線形成以接合此第-焊塾與此第 Γ —晶粒黏著膝膜（Led咖)形成於此第二 :!之下；與一介電層形成於此第-與第二焊線以及第一 與弟二晶粒間。 本發明提出一方法以形成之半導體元件封裝，其至少 一基板其中具有一晶粒容納孔穴，以連接通孔結 【、:基，之:表面之第一接觸塾與於下表面之第二接觸 塾，在一晶粒重佈工呈卜；隹彡壬 即/、上進仃重佈，將該至少一且 焊塾之第-晶粒以一取置精細對準系統依適當的間距，置 於此晶粒容納孔穴；以晶粒重佈工具黏著基板；填入一第 才料於晶粒背面；填入一第二黏著材料於晶粒邊緣 ，、匕土板之晶粒容納孔穴間之間隙，其或可同時將第一愈 弟二黏性材料填人，其中之黏性材料或使用同—材料；自 晶粒重佈工具將”板材”(板材係指基板與晶粒黏著於一）分 200836311 開’·形成一第一焊線以連接此 形成一第-+曰細、、土 干墊，、此第一接觸墊； 、、主你—干、以連接此谭墊與此第二接觸墊；塗佈、灌 ^散佈—介電層於此第—晶粒上之主動層 =且將封I结構（以板材形式）黏著於於一膠ς = 製程成為個別元件。 胗胰上以切告j 包含η出r法以形成之半導體元件封裝，其至少 構斑於其* 中具有一晶粒容納孔穴，以連接通孔結 粒 上表面之第一接觸墊與於下表面之第二接觸 ，土板站者於晶粒重佈工具；在一晶粒重佈工具上進行 重佈/將4至V -具有第—接墊之第—晶粒以—取置精細 對準系統依適當的間距置於此晶粒容納孔穴；形成一第一 焊線以連結此第一焊墊與此第一接觸墊；放置一第二晶 (其具有一黏性膠膜於晶粒背面）其具有第二焊墊之此第 晶粒上；形成一第二焊線以連結此第二焊墊與此第一接觸 墊；形成一介電層於此第一、第二晶粒之主動面上，以及 此基板上表面與此第一晶粒與與第二晶粒以及晶粒容納孔 穴側壁間之間隙；於晶粒重佈工具上分離，，板材，，(板材型態 為基板上具有晶粒與黏著材料-此處為介電層）；並黏著 此封裝結構（以板材形式）於一膠膜上以切割製程成為個別 元件。 【實施方式】 本發明將以較佳之實施例及觀點加以詳細敘述，而此 類敘述係解釋本發明之結構及程序，只用以說明而非用以 限制本發明之申請專利範圍。因此，除說明書中之較佳實 200836311 施例之外，本發明亦可廣泛實行於其他實施例。 如圖一所示為根據本發明之實施例，以作為半導體元 件封裝結構100之側視圖，其中封裝1〇〇包含一基板1〇2、 一第一晶粒104、一晶粒容納孔穴1〇5、一第一黏著材料 106、一第二黏著材料1〇7、一第一焊墊1〇8、一第一金屬 或導電層11 0、一第一焊線112、一第一接觸墊j丨3、連接 通孔結構114、第二接觸墊115、一第二晶粒122、第二焊 , 墊126、一晶粒黏著膠膜124、一第二焊線128、一介電層 、 118以及複數個導電凸塊12〇。 如圖一所示此基板1〇2其具有一晶粒容納孔穴1〇5， 以容納一第一晶粒104於其中，此晶粒容納孔穴1〇5位於 此基板102自上方表面至下方表面，此晶粒容納孔穴預先 形成於基板102中，此第一黏著材料1〇6塗佈（黏貼）於此 第二晶粒104之下表面之下，作為此第一晶粒1〇4之密封。 =第二黏著材料107亦填入此第一晶粒1〇4邊緣與此晶粒 I合納孔八105之侧壁間之間隙，其中之此第一黏著材料工〇6 與此第二黏著材料1〇7可為同一種材料。 此基板102進一步包含連接通孔結構114形成於其 中，此第一接觸墊113與第二接觸墊115(於有機基板）分別 形成於此連接通孔結構114之上表面與下表面以及此基板 102之上表面與下表面，導電材料重新填入此連接通孔結 構114中，以作為電性導通，此為此基板^⑽之預成形製 程。 此外亦可以一金屬或導電層110塗佈於此晶粒容納孔 11 200836311 穴104之側壁，此亦即此金屬層丨丨〇形成於包圍此第一晶 粒104之此第二黏著材料1〇7與此基板ι〇2之間，其可藉 由使用某些特殊材料，增進晶粒邊緣與晶粒容納孔穴之側 壁105間於基板102上之固著強度，尤其是橡膠型態之黏 著材料。 此第一晶粒104放置於此基板1〇2中之此晶粒容納孔 穴105之中，第一焊墊1〇8形成於此第一晶粒1〇4之上表 面，第一焊線112之形成以連接此第一焊墊1〇8與此第一 接觸墊113。 本發明進一步包含一第二晶粒122形成於一晶粒黏著 膠膜124之上，且接著至於此第一晶粒1〇4之主動面之上。 換s之，此第二晶粒122置於此第一晶粒1〇4之上，且露 出此第一焊墊126以作為電性連結。此第二晶粒122其具 有形成複數個第二焊墊126於此第二晶粒122之上表面， 形成一第二焊線128以連結此第二焊墊126與此第一接觸 墊113。接著，一介電層118形成，以覆蓋此第一焊線112、 此第二焊線128、此第一晶纟1〇4之上表面、此第二晶粒 122以及此基板1〇2。 接著複數個導電凸塊120形成，並藉由㈣μ 面’連接至此第二接觸墊115，接著使用迴焊製程以迴‘ (reflow)錫Τ，此第一晶粒丨〇4與此第二晶粒可藉由此 凸塊120以及此第—焊、線112與此第二焊線128,通過此 通孔結構114作電性連接。 、匕此 此介電層128可作為保護外力造成封裝可能之損壞， 12 200836311 此金屬層110與此第二黏著材料107可作為緩衝區，藉由 此第二黏著材料107之具有彈性，以吸收此第_晶粒)〇4 與基板102間因溫度循環所產生之熱機械應力，前述之結 構其為周邊形式（peripheral type)之平面閘格陣列封 (LGA)。 又 於一貫施例中，此基板丨〇2之材料包含環氧樹脂型之 FR5、FR4、BT ⑽胺 _三氮雜苯樹脂 epoxy)，此基板1〇2之材料亦可包含金屬、合金、玻璃、 矽、陶究或PCB(印刷電路板）。其中之合金包含合金 42(All〇y42)(42%鎳—58%鐵）或為柯華合金（K〇var)，（29% 鎳17/^鈷_ 54%鐵）。進一步，此合金較佳之組成為合金 42，其為一種鐵鎳合金，其成分為42%鎳與％%鐵，由於 其熱膨脹係數，使得其適合與微小化電路之矽晶片接合。 此外其合金以可使用柯華合金（K〇var)，其組成為29%鎳、 17%鈷與54%鐵。 ' 此基板102之材料以有機基板如環氧樹脂型之FR5、 BT、PCB 佳’其中具有預先^義之通孔或預先姓刻之銅 金屬電路，此之熱膨脹係數與此基板1〇2之熱膨脹係數相 同為較佳，基於此基板1〇2之熱膨脹係數與此pCB(母板） 之熱膨脹係數配合，此於本發明中之設計可提供一較佳之 可罪度。此有機基板其具有高玻璃轉化態溫度如環氧 树月曰型之FR5或BT為較佳，銅金屬（CTE約為16)亦可使 用，而玻ί离、陶竟、石夕亦可為基板之材料，此第二黏著材 料10 7為石夕膠填性材料。 13 200836311 於一實施例中，此第一黏著材料106與第二黏著材料 107，其可為紫外光（uv)硬化或熱硬化方式之環氧樹脂或 矽膠型材料。此第一黏著材料亦可包含金屬材料，進一步 此介電層材料118可為液態膠（liquid c〇mp〇und)、樹脂、 矽膠且亦可為苯環丁烯（BCB)、矽氧烷高分子（sinr)或聚 亞醯胺（PI)。 於一實施例中，此晶粒黏著膠膜124之材料其包含但 不限定於彈性材質，此晶粒黏著膠膜124其具有間隔球 (spaceballs)於其中，其可作為緩衝區域，以吸收此第一晶 粒104與此第二晶粒！ 22間，因溫度循環或固化時所 產生之機械應力。 請參照圖二a，此為一根據本發明之另一實施例，以 作為半導體元件封裝結構200之側視圖，一基板2〇2包含 一連接通孔結構214形成於此基板2〇2之四週邊，此亦即 此連接通孔結構214分別形成於此基板2〇2之兩側邊（或四 週邊），-第-接觸墊213與第二接觸墊215分別形成於此 連接通孔結構214上表面與下表面以及部分之此基板2〇2 之上表面與下表面’其導電材料再灌人此連接通孔結構 214以作為電路連接。 ^進一步此封裝結構200包含一第二晶粒222,其具有 複數個第二焊塾226於此晶粒222之上表面，此第二晶粒 222形成於一晶粒黏著膠膜似，接著放置此第工晶粒奶 於此第-晶粒204之主動面之上。換言之，此第二晶粒⑵ 放置於此第—晶粒綱’並露出此第-焊墊208以作為電 14 200836311 性連、、、口。一第二焊線218連結此第二焊墊226與第一接觸 墊213，接著複數個導電凸塊22〇形成於此第二接觸墊 215，根據形成於此第一晶粒2〇4中之此第一焊墊2⑽，以 及形成於此第二晶粒222中之此第二焊墊226，以及此第 一知線212與此第二焊線228，此導電凸塊22〇可藉由通 過此連接通孔結構214作電性連結。 此外至屬層或導電層210塗覆於此晶粒容納孔穴 205之側壁，亦即此金屬層21〇形成於為此黏著材料2们 所包覆之此第一晶粒204與此基板2〇2之間。 進步如圖一與一中所示，於此封裝200中之不同單 元，與此封裝100中之單元類似，其中詳細之敘述在此省 略。 圖一 b為一根據本發明之一實施例，以作為半導體元 件封裝結構200之侧視圖，此第一接觸墊213形成於連接 通孔結構214上，此連接通孔結構214位於切割道23〇上， 換§之每個封裝於切割後，各具有半個通孔結構2 Μ，此 可表面黏著製程中增進㈣炫接品f，且可降低封裝尺寸 (foot print)。同樣地此半個通孔結構214之結構可形成於 此晶粒容納孔穴205(圖中未顯示）之侧壁，其可代替此導電 層210,此外上述之通孔結構214亦稱作連接渠〇⑽此州％ trench) 〇 根據圖三為一根據本發明之一實施例，以作為半導體 元件封裝結構200之側視圖，為—根據本發明之另一實施 例，一封裝結構200可被形成於此第二終端接墊215上盔 15 200836311 ，故省略其詳細描述。 118面之厚度約118至 102之上表面約1〇〇至 ，可提供一超薄結構其 積約為晶粒面積加上各 PCB製程，形成一晶片 需導電凸塊，其他單元類同於圖一 於此基板102上表面至介電層 218微米為較佳，厚度b由此基板 15 0被米為較佳，根據本發明設計 總厚度小於500微米，且其封裝面 邊〇·5毫米至丨毫米，以使用傳統 級封装（CSP)。 芩心圖四，其為根據本發明之一實施 <列，以作為半 體元件封裝結構1G0之下視圖，其中之封裝⑽背面包含 此基板、102(錫膏罩幕層於圖中未顯示）以及此第二黏著層 形成於此，且周圍具有複數個第二接觸墊1丨5。如圖中 卢、本區域外圍’此封裝i⑼包含—金屬層⑼以濺鑛或電 鍍方式佈於此第一晶粒之背面，以代替此第一黏著材料 06其可增加熱傳導率’目中虛、線内區域為此第二晶粒 122面+積不意’此金屬層15〇可以錫膏與印刷電路板熔接， 此可藉由印刷電路板上銅箱將熱導出（產生自晶粒之熱）。 一參照圖五，其為根據本發明之一實施例，以作為半導 體兀件封裝結構1〇〇之上視圖，封裝1〇〇之上視圖中包含 此基板102 ’ 一第一晶粒104形成於此第一黏著材料106。 複數個接觸墊113形成於此基板102邊緣區域之四 周，此第一焊線i 12形成並連接此第一焊墊1〇8與此第一 接觸墊113 ’進一步第二晶粒122形成於此第一晶粒 之上，並露出此第一焊墊1〇8，此第二焊線128形成以連 結此第二焊墊126與此第一接觸墊113,此處須注意，此 16 200836311 =广及此第二谭線128於介電層li8形成後，即為 + 口J 見0 例盘：外Γ裝100可應用於更高腳位數，#中之發明實施 圖五相類似，故省略詳細說明，根據此周圍型之發明 揭路，可提供一良好之低腳位數封裝解決方案。 根：本發明之另一觀點，本發明進一步提出一方法以 作ί:半導體元件封裝100其中具有多顆晶粒，例如此第 第二晶粒122,參考圖六…，以作為形 广體70件封裝100方法之側視圖，其實施步驟如下且 /、步驟亦可參考圖七&_圖1 f相關方式進行。 如圖六a所示，首先此具有一晶粒容納孔穴1〇5之基 板⑽，連接通孔結構114與此第—接_ ιΐ3設置於一 土板102之上表面’以及第二接觸塾ιΐ5言免置於此基板 U下表面’其中二欠晶粒容内孔穴1〇5與此連接通孔結 構114以及此第一接觸墊113與第二接觸塾ιΐ5預先成型 於此基板102内。如圖μ所示在一晶粒重佈工具綱上 進行重佈，將該至少-具有第—焊墊⑽之第—晶粒ι〇4 以-取置精細對準系統依適當的間距置於此晶粒容納孔 穴。如圖六c所示’此基板1〇2黏著至重佈工具3〇〇,此 亦即此晶/粒104之主動面藉由塗佈膠水（未顯示）黏著於晶 拉重:布工具300。此第二黏著材料1〇7填入介於此晶粒刚 與此弟一晶粒104背面之第一黏著材料1〇6間之空隙後， 此第-與第二黏著材料接著硬化’於應用中，此第一黏著 材料106與此第二黏著材料1〇7之組成可為同一材料，接 17 200836311 著封裝結構精由晶粒重佈工具3 0 0分開。 f * 1 於清潔此第一焊墊108之上表面以及此第一接觸蟄 113之後（此膠水圖案可能殘留於第一焊墊ι〇8之上表面以 及此第一接觸墊113 )，如圖六C藉由此第一焊線112形成 並連結此第一焊墊108至此第一接觸墊113，緊接著形成 於此晶粒黏著膠膜124之上之一第二晶粒204,將晶粒204 放置於此晶粒202之上，此第二晶粒2〇4並未蓋住此第一 焊墊108，故而此第一焊墊1〇8可露出並作為電性連結， 此第二晶粒202之上具有此第二焊墊126，接著以第二焊 線128連接此第二桿墊126與此第一接觸墊113。 ★接著如圖六d所示，於此第一晶粒104之主動層以及 此第一晶粒122與此基板1G2之上表面，披覆（塗佈、灌注 或散佈）並硬化之此介電層118，以作為此第一焊線ιΐ2以 ^此第-晶粒⑽之此第二焊線128此第二晶粒122與此 2 ::2二之保護。終端接觸墊形成於此第二接觸墊115藉 由錫T (或錫球）塗佈，技装技&、u 、，；怖接者错由迴焊方式形成複數個導電 凸塊12 0，並且連結之此繁— 孰姿私_ Λ 弟一接觸墊115,接著此封裝結構 黏者於一膠膜，以作為切割製程之用。 此外一金屬或導電声 此”…〜 或可形成於此基板102中之 此日日粒谷納孔穴1〇5之側 T < 先成型，一金屬膜至屬可於基板製程中預 北 、S可使用濺鍍或電鍍於此第一曰籾1以 之背面作為此第一翔荽又π此弟日日粒104 求。 ^材料1G6’以得到較佳之熱處理需 根據本發明之另一 點 ，本發明亦提出另一方法以 形 18 200836311 成具有晶粒容納孔穴2G5並連結通孔結構2i4之半導體元 件封衣200，圖七a —七h為一根據本發明之另—實施例， 以作為形成半導體元件封裝方法之側視圖。 —形成此封裝200之步驟可包含提供一具有晶粒容納孔 穴205之基板202,連結通孔結構215與此第一接觸墊Μ) 於此基板繼上表面以及—第二接觸墊215於此基板202 下表面。如圖七之a此基板2〇2黏於一晶粒重佈工具300 上換σ之，此基板202之主動面（作為焊接）藉由塗佈圖 案膠水（圖中未顯示），黏著於晶粒重佈卫具3⑼上。如圖 七=b其中於此第一晶粒2〇4其具有第一焊墊2〇8形成於 此第一晶粒204之上表面，並且此第一黏著材料2〇6(其或 可為黏性膠膜）形成於此第一晶粒204之背面，藉由取置精 細對準系統依適當的間距，此第一晶粒2〇4重置於晶粒重 佈工具300上。如圖七之c，接著此第-焊線212形成， 由此第一焊墊208連結至此第一接觸墊213。 ★ 士圖七之d，緊接著此第二晶粒222形成於晶粒黏著 膠膜224，並接著置於此第一晶粒之上並露出此第一 烊墊208。如圖七之e，此第二晶粒222具有此第二焊墊 226形成於此第二晶粒之上，接著此第一黏著材料與 此晶粒黏著膠膜224被固化。如圖七之e，並形成此第二 太干線228以連結此第二焊墊226以及此第一接觸墊213。 如圖七之f接著此介電層21 8形成於此第一晶粒204 之主動面之上、此第二晶粒222以及此基板2〇2上表面， 作為第二黏著材料207，完全覆蓋此第一焊線212與此第 19 200836311 一知線228，並且填入晶粒邊緣與此晶粒容納孔穴2〇5側 壁間之空隙。如圖七之g所示，接著固化此介電層2丨8， 亚於藉由此晶粒重佈工具分開此封裝結構後，清潔此基板 202之背面與此第一黏著材料206。 此終端接觸墊另外可藉由塗佈錫膏形成於此第二接觸 墊215之上，此亦可形成複數個導電凸塊並連結至第二接 觸墊215，緊接著此封裝結構2〇〇黏著於一膠膜3〇2以施 行晶粒切割製程。 如圖七之h所示，於一實施例中，一傳統切割刀232 用於晶粒切割製程，此刀具232對準切割道23〇以分離晶 元，藉由切割製程，使之成為單一晶粒。 此外一金屬層或導電層210形成於此基板2〇2中之此 晶粒，納孔穴之側壁上’此為前述之預形成型。形成此第 黏著材料206之另一製程步驟，包含種子金屬濺鍍、形 成圖案、電鍍（銅）、光阻去除、金屬濕姓刻等步驟，以形 成此金屬層150。 於一實施例中形成導電凸塊120與220之方式，可以 紅外線迴焊方式達成。 須注意於圖中所示之材料與結構之佈置，並非為限制 ^發明’其中之材料與結構之佈置可根據不同狀況 求，作出調整。 根據本發明之觀點，本發明提出—半導體封裝結構复 納孔穴結構’其可提供一超薄之封裝結構，其 、'旱度小於，u米’且其封裝面積略大於晶粒面積。 20 200836311 進:步本發明提出一周邊形式之扇出結構，以作 數兀件封裝解決方案。本發明提出一簡單半導體元件封裝 方法，其可增進可靠度與良率。本發明更進-步提出一新 式多晶粒結構，且其可將晶片封裳結構尺寸極小化，以及 降低成本並簡化製程。故而本發明揭露之此 起薄曰曰片尺寸封裝結構與其製程方法，提供—超越習 二之效二並解決習知技藝之問題。此方法可應用於 ，基板工業’且亦可藉由調整並應用於其他相關產業。/ 上述敘述係為本發明之較佳實施例。此領域之技 應得以領會其係用以說明本發明而非用以限定本發明；主 ，之專利_範圍。其專利保護範圍當視後附之中 範圍及其等同領域而定。凡孰籴此领地2姑蓺上 :::利r或範圍内，所二二二 :::=:成之等效改變或設計，且應包含在下 【圖式簡單說明】 及後：=:藉Γ兒明書中若干較佳實施例及詳細敘述以 戶斤右★。然而，此領域之技藝者應得以領合 裳結構之側視=據本毛明之以例’以作為半導體元件封 圖二a為一根據本發明之另一實施例，以作為半導體 70件封裝結構之側視圖； 、 21 200836311 一圖一 b為一根據本發明之又一實施例，以作為半導體 元件封裝結構之側視圖； ” _

圖三為一根據本發明之再一實施例 件封裝結構之側視圖； 圖四為一根據本發明之一實施例， 封裝結構之下視圖； 圖五為一根據本發明之一實施例， 封裝結構之上視圖； ’以作為半導體元 以作為半導體元件 以作為半導體元件 圖六 成半導體 a -六d為一根據本發明之一實施例 元件封裝方法之侧視圖； 以作為形 障】 a I 1 劣 —為一根據本發明之另一實施例 形成半導體元件封裂方法之侧視圖。 【主要元件符號說明】 以作為

W0封裝結構 102基板 104第一晶粒 105晶粒容納孔穴 106第一黏著材料 10 7弟—黏著材料 10 8苐一焊塾 110金屬層 112第一焊線 113第一焊墊 114連接通孔結構 115第二接觸墊 118介電層 120導電凸塊 12 2弟^一晶粒 124晶粒黏著膠膜 126第二焊墊 128第二焊線 150金屬層 200半導體元件封裝結構 22 200836311 202基板 215第二接觸墊 204第一晶粒 21 8第二焊線 2 0 5晶粒谷納孔穴 220導電凸塊 206第一黏著材料 222第二晶粒 207第二黏著材料 224晶粒黏著膠膜 208第一焊墊 226第二焊墊 212第一焊線 228第二焊線 213第一接觸墊 230切割道 214連接通孔結構 300晶粒重佈工具 23

Claims (1)

1. 200836311 十、申請專利範圍： 1. 一半導體元件封裝結構其包含： 一基板’其中至少具有-晶粒容納孔穴、連接通孔結構 以及於此基板上表面之第一接觸墊與於此基板下表面 之弟二接觸墊； 至少-具有第—焊塾之第—晶粒，其放置於此晶粒容納 晶粒之下； 粒與此基板之晶粒容孔 一第一黏著材料形成於此第一 一第二黏著材料填入此第一晶 穴側壁間空隙； - 線形成並連結此第—焊墊與與此第—接觸塾； 晶粒之 至少一第二晶粒其具有第二焊墊放置於此第 一弟-焊線形成並連結此第二焊墊與此第_接 一晶粒黏著材料形成於此第二晶粒之下；以及 粒 -介電層形成於此第一、第二焊線與此第一 以及此基板上方。 乐一£ 2. 如申請專利範圍第1項所提之結構，進一 電凸塊連接該第二接觸墊。 步包含複數個 24 3. 200836311 4.如申請專利範圍第1項所提之結構，進一步包含一金屬 或導電層形成於該晶粒容納孔穴結構之侧壁上。 5 ·如申凊專利範圍第1項所提之結構，其中之連接通孔纤 構貫穿該基板。 ^ 6·如申請專利範圍第1項所提之結構，其中之連接通孔結 構形成於該基板之四周側。 7.如申請專利範圍第！項所提之結構，其中該基板之材質 包含環氧樹脂型，FR5、FR4、Β 一三氮樹脂⑼贿⑽心 triazine，BT)。 8· 如申請專利範圍第1項所提之結構，其中該基板之材質 亦包含金屬、合金、矽、陶瓷或印刷電路板。 9·如申請專利範圍第8 金42(42%鎳與58% 54% 鐵）。 項所提之結構，其中該合金包含合 鐵）或科華合金（29%鎳、17%鈷與 1〇·如申請專利範圍第1項 料盥筐-針〇 1 、&徒之、、、吉構，其中該第一黏著材 枓與弟一黏者材料之材豆 固化形式材料，或/ 3 VU固化形式以及熱 一衣虱树知、橡膠形式材料。 25 200836311 11. 如申4專利範圍g i項所提之結構，其中該晶粒黏著材 料之材質可包含彈性材料。 '、 12. 如申請專利範圍第1項所提之結構，其中該連接通孔結 構中被填入一導電材料。 13. 如申請專利範圍第i項所提之結構，其中該介電層材料 包含液態膠（liquid C〇mp〇und)、樹脂矽膠。 14. 如申請專利範圍第i項所提之結構，其中該介電層材料 包含苯環丁 _CB)1氧烧高分子（讓)或聚亞酿胺 15.如申請專利範圍帛i項所提之結構，其中該第—黏著材 料之材貝可包含藉由_鑛且/或電鑛於該第—晶粒 之金屬。 26 1 6· —形成半導體元件封裝之方法其包含： 提供-至少具有一晶粒容納孔穴之基板，其中藉 通孔結構連結此基板之上表面之第_接觸細 妾 板之下表面之第二接觸墊； 土 晶粒重佈工具上進行重佈，將該至少一具有第—曰 第-晶粒，以一取置精細對準系統依適當的間距之 焊接此基板至此晶粒重佈工具； ’ 200836311 填上一第一黏著材料於此晶粒之背面； 填入-第二黏著材料於此晶粒邊緣與此基板之晶粒容 納孔穴間之間隙； 由此晶粒重佈工具分開此封裝結構； 形成-第-焊線以連結此第一焊墊與此第一接觸墊； 放置至少一具有第二焊墊之第二晶粒於此第一晶粒上； ::一1二焊線以連結此第二焊墊與此第-接觸墊； 板之上表面上； -弟--粒之主動面以及此基 黏著此封裝結構於一狀赠 晶粒。 ㈣㈣上，以切割製程切割成為個別 17. 如申請專利範圍第16項所提之方法 — 複數個焊料凸塊於該終端接塾之步驟。谷 18. 如申請專利範圍第17項 凸塊步驟，可使/ ，，、中形成該焊接 』便用紅外線迴焊方式施行。 心申請專利範圍第16項所提之方法 焊墊上之導電凸塊之方式，可使用錫膏成型 20.如申請專利範圍第16項所提之方法 、 _ -藉由具有圖案化膠水將該第一晶粒之、，-步包含 該晶粒重佈工具之步驟。 之主動面黏著於 27 200836311 21. 如申請f利範圍第16項所提之方法，其中進—步包含 一將該第一與第二黏著材料固化步驟。 22. 如申請專利範圍第16項所提之方法，#中進一步包含 將黏著膠膜形成於該第二晶粒之步驟。 23·如申請專利範圍第22項所接 、汁杈之方法，其中晶粒黏著膠 Μ之材料包含彈性物質。 其中進一步包含 24·如申請專利範圍第16項所提之方法， 一固化該介電材料之步驟。 其中進一步包含 之该晶粒容納孔穴之 25.如申請專利範圍第16項所提之方法， 一形成金屬或導電層於該基板中 側壁之步驟。 26=:專利細16項所提之方法，其中於形成該焊 月”進一步包含一清潔該封裝之上表面之步驟。 27·:形成半導體元件封裝之方法其包含： 提供一基板其中具有至少一晶 孔結構連〜谷、、内孔八，精由連接通 構，於此基板之上表面之第一接觸 板之下表面之第二接觸塾； 28 200836311 焊接此基板至此晶粒重佈工具； 晶粒重佈工具上丨隹> I 々 曰，、上進仃重佈，將该至少一具有第一焊墊之 第曰曰，，以一取置精細對準系統依適當的間距重佈； 形成第一焊線以連結此第一焊墊與此第一接觸墊； 放置至^具有第二焊墊之第二晶粒於此第一晶粒上； 形成第一焊線以連結此第二焊墊與此第一接觸墊； 形成；丨電層於此第一與第二晶粒之主動面以及此基 板上表面上，並且將其填入此晶粒邊緣與此基板之晶 粒容納孔穴間之間隙； 自a日粒重佈工具上分離此封裝結構；以及 黏者此封裝結構於—膠膜上，以切割製程切割成為個別 晶粒。 28·如申請專利範圍第27項所提之方法，#中包含-炫溶 複數個導電凸塊於該第二接觸墊上之步驟。 29. 如申請專利範圍第28項所提之方法，纟中形成該導電 凸塊步驟，可使用紅外線迴焊方式施行。 30. 如申凊專利範圍第28項所提之方法，&中形成該第二 接觸塾上之導電凸塊之方式，可使用錫膏成型。 31. 如：請專利範圍第27項所提之方法，其中進—步包含 一藉由具有圖案化膠水將該第一晶粒之背面黏著於該 29 200836311 驟 晶粒重佈工具之步 之方法，其中進一步包含 32.如申請專利範圍第27項所提 一將該介電材料固化步驟。 利範圍第27項所提之方法，其t進-步包含 弟—黏著材料於該第—晶粒背面之步驟。 34.如申請專利範圍第”項所提之方法，i中進―“八 將晶粒黏著膠膜形成於該第二晶粒之步驟。^匕3 35·如申凊專利範圍第34項所提 彈性物質。 之方法，其中 之材料包含 36·如申晴專利範圍第27項所提之方法，其中進—， 一形成金屬層於該基板中之該晶粒容納孔 步包含 步驟。 八之側壁之 30