TW200834817A

TW200834817A - Semiconductor structure and method of manufacture

Info

Publication number: TW200834817A
Application number: TW096147283A
Authority: TW
Inventors: Michael Albert Tischler
Original assignee: Hvvi Semiconductors Inc
Priority date: 2006-12-15
Filing date: 2007-12-11
Publication date: 2008-08-16
Also published as: US7888746B2; US20080142923A1; WO2008076651A1

Description

200834817 九、發明說明：【發明所屬之技術領域】本揭示内容中所揭示的具體實施例一般係關於電及半導體技術，且更明確而言，係關於包含介電結構之半導體結構。【先前技術】從某些應用（例如高頻率或射頻（RF)應用），可能需要使用導電石夕基板將被動裝置（例如電感器及/或電容器）與主動裝置整合在一起。然而，當此等被動裝置係形成於導電矽基板上或相對接近於該基板時，被動裝置可能具有相對較低的品質因數（Q)。此外，由於此等被動裝置及導電矽基板之間的寄生電容耦合，所以整合裝置的操作頻率會減小 ° 因此，需要具有可以達到相對較高的操作頻率之一改良式整合裝置且具有擁有相對較高品質因數的被動【實施方式】 &

㈣卜祝明及申請專利範圍中，術語”包括"及” 同其派生㈣可加以使用並預計彼此為同義詞。此外下說明及申請專利jfj φ 1击月寻矛j靶圍中，可使用術語"耦合"及及其派生詞。”連接"可用以指示兩或更連接接實體或電接觸。”耦合,,可咅# 70牛係彼此直彼此直接接觸，但仍彼此協作或相互作用心牛並非可意指兩或更多個元件並未彼此接觸但是係經由二耦元:" 127344.doc 200834817 或中間元件而間接地接合在一起。最後，術語”在…上"、 ’’在…上面”以及”在…之上"可用於下列說明及申請專利範圍。"在…上”、”在…上面，，以及”在…之上”可用以指示兩或更多個元件係彼此直接實體接觸。然而，"在··之上，，亦可意指兩或更多個元件並非彼此直接接觸。例如，”在之上可思指一個元件係在另一個元件之上但並非彼此接觸且可在兩個元件之間具有另一個元件或多個元件。

圖1係半導體結構100之斷面圖。圖！包括一介電平台 (DP) 18、一作用層20及21以及一導電材料23。介電平台 18可以稱為介電結構或介電區，而且作用區（aeti= regi〇n)20&21亦可以稱為作用區域（active打以）或作用區域 Εΐ (active area region) 〇半導體結構1GG之介電平台18包括空隙以及22b、介電材料31之-部分以及垂直結構％。如以下進—步說明，介電平台㈣至少-部分可以在導電材料23與基板％之間以減少導電材⑽與基板36之間的寄生電容。在其他具體實 :例中，"平台18的至少_部分係在導電材料η的至少 :部分與基板36的至少—部分之間以減少導電㈣板36之間的電容。此且體，二11*包括基板36之上的半導體材料16。在某二乍!半導體材料16可包括…稱為裝置層 ==導體層16可用作作用區域，其中可隨後形使用：衣置(例如電晶體或二極體)或主動裝置之部分。可傳統互補金氧半導體（CM0S)、雙極或雙極⑽s I27344.doc 200834817 (BiCMOS)程序在作用區2〇及21中形成主動裝置。半‘體材料16可採用化學雜質或摻雜物（例如侧、填或石申）進仃接雜’以建立其導電率類型（p型或η型）及電阻率。

基板36可包括半導體材料（例如矽）且可根據應用而進行摻雜或不摻雜D 在某些具體實施例中，介電平台18之深度或厚度的範圍可以係彳之約二微米（μιη)至約四十微米而且介電平台18之寬度可以為至少約五微米或較大。在某些具體實施例中，介電平台18之厚度可以為約十微米而且介電平台18之寬度可以為約十微米。在其他具體實施例中，可能需要該介電平台之厚度等於或接近等於半導體結構1〇〇之厚度，即，晶粒之厚度。空隙22Α及22Β可稱為空穴、空氣間隙、開口、空白區或空白空間。此外，如本文說明，對空隙22Α及22Β進行嚴检洽、封以預防自不合需要的氣體或濕氣之任何污染物可月匕會傳播至空隙22 Α及22Β或捕獲於其中。當得以密封日^ ’空隙22 A及22B可稱為密封空氣間隙、密封空隙、封閉式早元或封閉式單元空隙。垂直結構26可以係（例如）柱狀物或壁，且可包括矽層16 之一部分以及介電材料3 i之一部分。為結構26之一部分的層16之該部分係標識為16A。材料16A係定位在介電區18 中且係與層16實體及電隔離。層16之部分係在作用區域2〇及21中。如以下說明，主動裝置或主動裝置之部分係形成於層16而且並非形成於結構26之材料16A中。因此，層16 127344.doc 200834817 可稱為作用層。垂直結構26可用以在介電平台18中形成複數個密封空隙或封閉式單元。雖然圖}中顯示單一垂直結構％，但是本文中說明的方法及設備在此方面不受限制。例如，在替代性具體實施例中’可在介電平台18中形成複數個垂直結構而且，在其他具體實施例（例如以下圖2中說明的具體實施例）中，在介電平台18中未形成垂直結構而且介電平 α 18在此等具體實施例中僅具有單一密封空隙u。、於在；|電平台18中形成多個空隙的具體實施例中，介電平台18具有一封閉式單元組態，其中介電平台18之空隙 22Α及22Β可藉由垂直結構26而彼此實體隔離。因此，若在介電平台18中存在任何斷裂或破裂，則自空隙22八或 2 2 Β中的任何氣體之污染物可能由於封閉式單元組態而包 3在有限的區域中’其中介電平台18之多個空隙係實體上彼此隔離。垂直結構26與空隙22Α及22Β的組合會減小介電平台18 的總電容率，因此介電平台18具有相對較低的介電常數。在某些具體實施例中，可藉由增加空隙22Α及22Β之體積來達到約至少約1.5或較低的介電常數。（例如）由沒有空氣間隙或空隙之介電平台提供的介電常數相比，介電平台18之介電常數得以減小。另外，與固體或填充式介電結構相比，在作用層16及基板36中引起減小的熱應力，_介電平台18包含未由具有不於同基板％及作用層16之熱膨脹係數的熱膨脹係數之固體所佔據的實 127344.doc 200834817 質體積。熱應力可導致在作用層16及基板36中形成之裝置中的位錯及不合需要的過分漏電。二氧化矽具有約3.9的介電常數。因此，不包含空隙但包含二氧化矽的固體或填充式介電結構可具有約3 9的介電常數。在本文中說明的某些具體實施例中，介電平台丨8包含佔據超過40。/。的介電平台18之總體積的空隙。此可產生約 30/。或車乂大的有效介電常數減小，即從約的介電常數至約2.74的有效介電常數。在一項具體實施例中，介電平台 18包含佔據超過50%的總體積之空隙。此可產生約39%的有效介電常數減小，即從約3.9的介電常數至約2 39的有效介電常數。增加介電平台18中的空氣或空自㈣之體積可產生具有約1.5或較小之介電常數的介電平台18。因此，在介電平台18之上形&的被動元件23具有至基板％之減小 =寄生電容。藉由介電平台18之減小的有效介電常數以及介電平台18之增加的厚度來減小寄生基板電容。介電平台18亦可用以提供半導體結構1〇〇中的電隔離。】；ι電平台18可用以將作用區2〇及21彼此電隔離，此 ^可產生在作用區2〇及21中形成的任何主動裝置之間的電隔離在此等具體實施例中，基板3 6可以係電絕緣體且可具有相對較高的導熱性以促進在形成於半導體結構1〇〇中的，何主動裝置之操作期間產生的熱之移除。例如，基板 ^可知用冑電絕緣體且具有相對較高導熱性的材料形成，等材料例如多晶碳化矽（Sic)或氮化鋁（A1N)。 127344.doc 200834817 此外"電平台1 8可用以增加使用半導體結構1 〇〇所形成的任何裝置之操作頻率。例如，被動組件（例如電感器、電容器或電互連）可形成於嵌入式介電平台18之上且可/、有此等被動組件與矽基板36之間之減小的寄生電容耦口 1因為敗入式介電平台18具有相對較低的介電常數或電谷率且因為肷入式介電平台i 8增加被動組件與導電基板之門的距離。減小寄生基板電容可增加使用半導體結構1⑽ 七成的任何裝置之操作頻率。例如，被動組件可包括導電材料23，其中導電材料23可包括（例如）鋁、銅或摻雜多晶夕在各種範例中，被動組件可以係電感器、電容器、電阻器或電互連。此外，介電平台i8可用以形成相對較高品質的被動裝置如具有相對較高品質因數（Q)的電容器及電感器），因為 ’丨電平口 18可用以將被動裝置與基板隔離且分離。諸如電曰曰體或一極體之主動裝置可在各區中形成為鄰近於介電平或/、其毗鄰，而且此等主動裝置可加以耦合並使用被動、且件1列如螺旋式電感器、微波帶傳輸線及形成於介電平σ 18之平坦上表面上的類似物。將被動組件與矽基板％分離使較高Q可針對此等被動組件而得以實現。

例如可在作用區20中形成場效電晶體（FET)1〇1。FET ⑻可以係M0SFET且可包含作用層16之一部分中的源極區110作用層16之一部分中的汲極區12〇、層16之一部分的閘極氧化物130、閘極氧化物i 3〇之上的閘極丨4〇以及一通道區150，該通道區係在閘極氧化13〇下面的層“之 127344.doc -10- 200834817 一部分中且在摻雜區110與120之間形成。若基板36係非導電的，則FET 1〇1可使用介電平台18與形成於作用區21之層16中的任何主動裝置電絕緣。在某些具體實施例中，可能需要基板36為導電的。例如’基板36可作為形成於作用區21中的垂直電晶體之汲極區的一部分。在此範例中，一源極接點或電極（圖中未顯示）可形成於作用層16之上表面上或鄰近於該表面而且一汲極電極（未顯示）可形成於基板36之下表面上或鄰近於該表面。在操作期間，從垂直電晶體中的源極電極至汲極電極的電流可實質上垂直於半導體結構1〇〇之上及下表面。換a之，電流本質上垂直地流經該垂直電晶體，即從定位成鄰近於半導體結構1〇〇之頂部表面的電極至定位成鄰近於半導體結構1〇〇之相對底部表面的汲極電極。一垂直電晶體之一範例係說明在美國_專射請案第ι〇/557，ΐ35 號，其名稱A ”電源半導體裝置及其方法”，言亥專利申請案係於2005年11月17日提出中請，其要求對具有國際存樓曰期2〇05年1月6日及國際公告日期2005年7月28日的名稱為電源半導體裝置及其方法，，之專利合作條約國際申請案號PCT/US 20〇5/〇〇〇9以从值4 - y 0205的優先權，此等專利申請案之兩者係全部以引用的方式併入本文中。儘管僅將單一主動努罟置δ兒明為形成於作用區20及21之作用層16中，但是本文中 ,,—甘中α兄月的方法及設備在此方面不受限制。在某些具體實施例中，中可在作用區20及21之作用層16 甲形成複數個主動裝置。 127344.doc -11 - 200834817 因為介電平台18的至少一部分係形成於矽基板之表面中及下面，所以介電平台18可稱為嵌入式介電結構。圖2係半導體結構110之斷面圖。半導體結構11〇係類似於圖1之半導體結構1〇〇。半導體結構11〇之介電平台18並不包含任何垂直結構，例如垂直結構26 (圖丨）。相反地，介電平台1 8包括單一空隙或空氣間隙22。圖3係基板1〇之斷面圖，該基板可用作半導體結構1〇〇 (圖 1)、110 (圖 2)、200 (圖 11)、3〇〇 (圖 13)以及 400 (圖 14) 的製k基板。基板10包括形成於基礎材料12之上的介電層 14以及形成於介電層14之上以形成基板1〇的半導體材料 16。基板10可稱為絕緣物上矽（s〇I)基板。在某些具體實施例中，基礎材料12可包括矽、碳化矽、多晶碳化矽以及多晶氮化鋁。在基礎材料12包括半導體材料的具體實施例中，基礎材料12可稱為半導體材料或半導體層。基礎材料 12可具有範圍從約1〇〇微米至約1〇〇〇微米的厚度。然而，在某些具體實施例中可透過隨後的薄化程序來減小美料12之厚度。介電層14包括（例如）二氧化矽（Si〇2)且具有範圍從約 1000埃（A)至約2微米的厚度。介電層14可稱為埋入式氧化物（BOX)區或埋入式氧化物層。在某些具體實施例中，可藉由將兩個矽晶圓與氧化表面焊接來形成基板ίο。例如，一個晶圓可包括層12，而且第二晶圓可包括層16，並且可使用沈積技術或熱生長技術 (例如矽的熱氧化）在每一個晶圓上形成二氧化矽層。在形 127344.doc -12- 200834817 成介面氧化物層之後，可藉由將介面氧化物放置成彼此接觸而將晶圓焊接在-起。包含層16的晶圓可進行薄化或抛光至所需厚度’組合的介面氧化物層變為埋人絲化物層 14而且層16變為其中可形成主動裝置的作用層。在其他具體實施例中，可藉由氧植人分離（SIMOX)形成基板10 SIMOX可包含將氧離子植人⑦基板並使用相對較高的溫度退火以形成埋入式氧化物14。

一乳化矽層14之部分可用以形成半導體結構1〇〇 (圖〇、 11〇 (圖2)、2〇〇 (圖u)、3〇〇 (圖13)以及4〇〇 (圖⑷之介電平台18。在某些具體實施例中，基礎材料12可以係犧牲材料’其最初作為形成半導體結構100 (圖1)、m (圖2)、 200 (圖以及300 (圖13)的基礎材料且可在後來加以移矛、如乂下„兒明。在其他具體實施例（例如參考圖14所說明的具體實施例）中，基礎材料12可以係基板層或支揮層’其用以提供機械支禮及/或熱傳導路徑以從半導體結構400 (圖14)移除熱。半導體層16可稱為裝置層或作用層且可用作仙區域或作用區或其之部分’其巾隨後可形成主動裝置（圖中未顯示）或主動裝置之部分（例如電晶體或二極體）。例如，半導體結構100 (圖、110 (圖2)、200 (圖u)、3〇〇 (圖⑺以及 400 (圖14)之作用區域2()及21可包含半導體層16的至少— 部分。此外’可在作縣域2G之何料16巾 101 (圖1)之部分。具有範圍在某些具體實施例中半導體層16可包括石夕 I27344.doc -13- 200834817 從約二微米至約四十微 (例㈣或们進行摻雜/而且m且可採用°型摻雜物摻雜濃度。在使用半導❹财有成^^15個原子w之例中，根據垂直電晶體之二兩疏:電晶體的具體實施 m ^ ^ , 斤而，及極至源極崩潰電壓（b vDS) 員疋來增加或減小層16之厚度及摻雜物濃度。曰：：Γ圖9更詳細地說明，在某些具體實施例中將接至層16。在此等具體實施例中，可能需要晶圓二t間的介面具有相對較低的電阻。此可藉由在層、/形成兩個不同摻雜特性來達到。例如，離賴層14最 =層16之一下部分可具有相對較低的摻雜濃度而且包含 :坏接至晶圓36之表面或介面的層16之上部分可比廣狀邊下部分得到重度地摻雜。在某些具體實施例中，層此下部分可採用雜物（例如石申或磷）進行摻雜並具有約 1.0X1015個原子W之摻雜濃度。層16之上部分可採用η型摻雜物（例如_或填）進行摻雜，並可摻雜成具有接近〇〇〇ι 至約0.005歐姆-cm (Q_cm)之範圍内的電阻率。在此等具體實施例中，晶圓36可具有摻雜特性，其與_之上部;或接觸部分的摻雜特性匹配或實質上匹配。例如，晶圓乂可採用η型摻雜物（例如砷或磷）進行摻雜，並可摻雜成具有接近0.001至約0.005 Ω-cm之範圍内的電阻率。可使用植入或擴散技術設定層16之掺雜特性，或可使用傳統磊晶生長技術形成層16。圖4係較早製造階段中的半導體結構1〇〇之平面圖。在圖 4中所說明的階段中，在半導體層16 (圖3)之上形成介電層 127344.doc -14- 200834817 24並在半導體結構1〇〇中形成開口或溝渠22。溝渠22係用以形成獲得的介電平台18 (圖1)之空隙或空氣間隙22八及 22B (圖1)。圖4顯示一具體實施例，其中介電平台18可用以將半導體層16之區彼此隔離，儘管本文中說明的方法及設備在此方面不受限制。在圖4中說明的具體實施例中，獲得的介電平台包圍作用層16的至少一部分。圖5係沿圖4之斷面線5-5所取的半導體結構1〇〇之斷面侧視圖。介電層24包括（例如）二氧化矽（si〇2)且具有範圍從約100埃（A)至約5000埃的厚度。可使用沈積技術或熱生長技術（例如矽的熱氧化）來形成介電層24。在形成介電層24之後，可使用微影蝕刻及蝕刻程序圖案化層16及24。微影蝕刻程序或操作包含使用光罩並有時可稱為遮蔽操作或動作。微影蝕刻及蝕刻可包含在介電層24 之上形成諸如光阻（圖中未顯示）之輻射感光材料層，接著使用（例如）紫外線（UV)輻射對光阻進行曝光以形成一光罩，且接著使用該光阻光罩及兩次蝕刻來蝕刻層以及“之部分，在BOX層14處停止蝕刻以形成開口、溝渠或空隙 22A及 22B 〇可使用濕式化學職乾式蝕刻程序(例如反應離子儀刻（RIE))來餘刻二氧化石夕層24。接著可使用各向異性钱刻程序來移除半導體層16之_部分，該程序如反應離子韻刻 ⑻E)，㈣石夕具選擇性以便B〇^i4作為餘刻停止層。半導體層16的飿刻形成侧壁28，其係相對較直或垂直。在餘刻半導體層16之後1離或移除氧化物層⑽上的光 127344.doc •15- 200834817 阻。介電層24可作為硬光罩’且可稱為遮蔽層。因為層24之上的光阻(圖中未顯示)係亦蝕刻為用以蝕刻層16的矽蝕刻之部分’所以介電層24可作為硬光罩以預防在形成溝〜期間不合需要地㈣層16及16人之上表面。在替代性具體實施例中，引吏光阻層相對較厚，此將使介電層24具^選十生。 ' 如圖5所示，一或多個垂直結構％可形成為層以及“之蝕刻的部分。垂直結構26可用於介電平台18 (圖1}中的機械支撐以及形成介電平台18中的多個封閉式單元或空隙的分割物。儘管多個開口 22 A及22B係顯示為形成於圖5中，但是本文中說明的方法及設備在此方面不受限制。例如，在替代性具體實施例（例如圖6中說明的具體實施例）中，可在層24 及16中形成單一開口 22，而且圖6所示的半導體結構可用以形成半導體結構11 〇 (圖2)及半導體結構3〇〇 (圖丨3)。圖7係較晚製造階段中的半導體結構1〇〇之斷面圖。在形成開口 22A及22B之後，執行熱氧化程序以氧化半導體材料16及16A之側壁28並形成二氧化矽層3〇。層24、3〇及14 形成一連續氧化物層，而且此連續氧化物層在該等圖式中採用苓考編號3 1加以標識。可隨熱氧化程序之部分而改變二氧化矽層30之厚度。在某些具體實施例中，層3〇之厚度的範圍可以係從約1〇〇埃至約5000埃。在一個範例中，層 30之厚度可以係約1000埃。 127344.doc •16- 200834817 可執行熱氧化程序以便材料16之某些（標識為16A)保持在結構26中，然而，本文中說明的方法及設備在此方面不又限制。在某些具體實施例中，可在熱氧化程序期間消耗結構26之半導體材料16A之全部。減小垂直結構％中的半導體材料16A之數量會減小介電平台18之有效介電常數。圖8係較晚製造階段中的半導體結構1〇〇之斷面圖。在側壁28之熱氧化之後，移除層16及16八之上的介電材料以曝路半導體層16及16A之一表面。例如，可使用（例如）各向異性蝕刻來移除層16及16A之上的介電材料31之部分，該蝕刻保留接觸半導體層16及16人的介電材料31之部分3〇。此各向異性蝕亦將移除開口 22A及22β之底部處的介電材料31之部分。舉例而言，在側壁28之熱氧化之後，諸如反應離子蝕刻（RIE)之乾式蝕刻可用以移除開口 22A及22B之底部處以及層16及16A之上的介電材料31之部分。儘管該等圖式中未顯示，但是在某些具體實施例中，在側壁28之熱氧化之後，可藉由下列方式移除介電材料31之部分：在介電材料31之上形成氮化矽層（Si3N4)(圖中未顯示），接著執行氮化矽之各向異蝕刻以形成氮化物間隔物 (圖中未顯示），其覆蓋介電材料31之部分3〇且留下開口 22A及22B之底部處以及層16及16A之上的介電材料31之曝鉻邛刀，並接著執行濕式化學钱刻以移除介電材料3丨之曝露部分，同時保留接觸半導體層16及16八的介電材料31之部分30。圖9係較晚製造階段中的半導體結構1〇〇之斷面圖。在移 127344.doc -17- 200834817 除層16及16A之上的介電材料以曝露半導體層16及16八之表面之後’可使用（例如）晶圓谭接來密封㈣以及㈣。晶圓焊接可參考將兩個晶圓烊接在形成單一基板的程序。為形成兩個晶圓之間相對較高品質的焊接，兩個 • a%圓之焊接表面或介面應該係相對較扁平或平坦且相對較 . $乾淨。此外，晶圓料參考—程序，藉由其在室溫下將兩個鏡面拋光晶圓彼此黏著而不應用任何宏觀膠效層或外冑力。其亦瞭解為直接焊接紐化焊接。在室溫下焊接可產生相對較弱的焊接而且此等晶圓可進行熱處理以加強橫跨介面的焊接。在晶圓保持在一起的表面力包含靜電、毛及或凡彳于瓦（van der waals)力。隨後的高溫退火可形成兩個接觸材料之間的輝接。晶圓焊接可用以將同一類型的半導體材料（例如兩個碎晶圓）焊接在-起，或可用以將不同頦1的半‘體材料焊接在一起，例如矽晶圓可焊接至化合半導體基板’例如砰化鎵（GaAs)基板。此外，如以下參 φ 考圖所°兒明，晶冑焊接可用以將一半導體材料焊接至將一導電材料（例如金屬層）作為其介面的晶圓。乡考圖9，使用晶圓焊接將一晶圓或基板3 6焊接至圖&所丁的半V體結構。特定言之，使基板36之一表面與層10及 A之曝路表面接觸以焊接基板36至層16及16八並嚴密地山封開口 22A及22B。如以上說明，基板36可以係導電或電的，且可具有相對較高的導熱性，此取決於應用。在某些具體實施例中，基板36可包括摻雜或未摻雜矽，而且基板36可具有摻雜特性，其與層16之上部分或接觸部分 127344.doc -18- 200834817 的摻雜特性匹配或實質上匹配。根據半導體結構100的應用，可在真空中執行空隙22A及 22B之密封以便空隙22八及22B不包含任何氣體。真空可在熱處理期間於空隙22A及22B之壁上產生較小的壓力，並 . I此舉可減小由加熱引起斷裂的可能性。在其他具體實施例中’作為密封程序之部分，可在空隙22A及22B中形成具有相對較高導熱性的氣體，例如氫或氦。在焊接基板36至層16及16A之後，可藉由（例如）拋光層 9 12或將其#刻回至職層14而移除基礎材料12。接著，可使用微影㈣及！*刻程序而移除層16之上的贿層Μ之部分以圖案化介電層31並曝露層16之部分，如圖i所示。可瞭解圖9所示的結構係相對於圖1所示的結構旋轉180度。參考圖1，在圖案化介電層31之後，可在介電平台18之上形成導電材料23並且可在作用區2〇中形成FET 1〇1以形成圖1所示的結構100。半導體結構100之介電平台18包括 φ ㈣似及22B、S〇1基板1 °(圖3)之埋入式氧化物層！4之- 部分、二氧化矽層3〇以及半導體層“A。如圖1所況明，介電平台】8係鄰近於或接觸作用層1 6之 ^ 料，而且介電平台18的至少一部分係在一平面（圖中未 - I員示)下面，該平面係與作用層16之一表面共面或實質上與’、’、面在某些具體實施例中，該平面下面的介電平台 1 8之#刀k 4平面延伸至該平面下面至少約三微主或較大的深度而且該平面下面的介電平台18之部分具有至少約五微米或較大的實唐。拖t Λ 旧見度換5之，介電平台18的至少一部分從 127344.doc -19- 200834817 作用層16之一表面延伸至作用層16之表面下面至少約三微米或較大的深度。圖10係在依據另一具體實施例的製造期間一半導體結構 200之斷面圖。與圖9所說明的具體實施例類似，在移除層 16及16A之上的介電材料24以曝露半導體層16及16A之一表面之後’可使用（例如）晶圓焊接來密封空隙22A及22B。然而，在圖10所說明的具體實施例中，可在基板36之一表面上形成導電材料38,然後焊接基板36至層16及16八。 $電材料3 8可包括金屬’且可包含一或多個導電層。例如，導電材料38可包括一黏著層及/或一抗擴散或阻障層。在某些具體實施例中，導電材料38可包括鋁（A1)、銅 (Cu)、金（Au)、鎢（W)、短（Ta)、鈦（Ti)或鎳（Ni)。導電材料3 8之厚度的範圍可以係從約丨〇〇〇埃至約二十微米。可藉由在基板36之一表面上電鍍、蒸鍍或濺鍍沈積一導電材料而形成導電材料3 8。在沈積導電材料3 8之後且在晶圓焊接之前，導電材料38可使用（例如）化學機械拋光（CMp)加以抛光或平坦化，以在晶圓焊接期間形成相對較高品質的焊接。在基板36之表面上形成導電材料38之後，使用晶圓焊接將基板36之材料38焊接至半導體材料16及16A。在一替代性具體實施例中，導電材料3 8可形成於圖8所不的結構之上，然後進行晶圓焊接。在此具體實施例中，移除沈積在空隙22A及22B之部分中的金屬，然後進行晶圓焊接。圖11係較晚製造階段中的半導體結構2〇〇之斷面圖。在 127344.doc •20- 200834817 將基板36之金屬層38焊接至半導體層16及16入之後，可藉由（例如）拋光層12或將其蝕刻回至BOX層14而移除基礎材料12。接著，可使用微影蝕刻及蝕刻程序而移除層丨6之上的BOX層14之部分以圖案化介電層31來曝露層16之部分並形成結構200，如圖11所示。可瞭解圖丨丨所示的結構係相對於圖10所示的結構旋轉180度。圖12係在依據另一具體實施例的製造期間半導體結構 300之斷面圖。在此具體實施例中，可能需要減小半導體結構300之介電平台區18(圖13)中的導電材料38之數量。例如，減小介電平台區18中的導電材料38之數量將減小介電平台18之有效介電常數。圖6所示的半導體結構可用以形成半導體結構3〇〇。類似於圖5所示的半導體結構之處理，在形成開口 22之後，可氧化側壁28以形成二氧化矽層30。接著各向異性蝕刻可用以移除開口 22之底部處以及層16之上的介電材料^之部分。再次參考圖12，可使用（例如）沈積程序在基板36之一表面上形成導電材料38。圖案化導電材料38以移除將在焊接材料38至層16之後處於開口22之上的材料38之_部分。在沈積並圖案化導電材料38之後，使用晶圓焊接將基板化之材料38焊接至半導體材料16。八在一替代性具體實施例中，導電材料38可形成於層16及介電層31上，且接著選擇性地加以移除以曝露鄰近於門口 U的介電材料31之部分。在此具體實施例中，在沈積並圖 127344.doc -21 - 200834817 案化導電材料38之後’使用晶圓焊接將在層16上的材料“ 焊接至基板36。圖13係較晚製造階段中的半導體結構3〇〇之斷面圖。在焊接基板36之金屬層38至半導體層16之後，可藉由（例如）拋光層12或將其蝕刻回至BOX層14而移除基礎材料12。接著，可使用微影蝕刻及蝕刻程序而移除層16之上的層 14之部分以圖案化介電層31來曝露層16之部分並形成結構 300,如圖13所示。可瞭解圖13所示的結構係相對於圖12 所示的結構旋轉180度。在某些具體實施例中，導電材料38可作為形成於作用區域20或21中的主動裝置之電極或接點。可透過結構3〇〇之頂部側或透過底部侧進行與導電材料38的電接觸。圖14係依據另一具體實施例的半導體結構4〇〇之斷面圖。類似於圖7中的結構之一結構可用以形成半導體結構 400 ° 半導體結構400包含複數個垂直結構26以形成複數個開口或溝渠22。在執行熱氧化程序以形成二氧化矽層3〇之後，可在介電層24之上及開口 22之部分中形成一覆蓋層 410 (例如氧化物層（例如四乙氧基矽（TE〇s)氧化物層》以饴封空隙22。因此，若覆蓋層41 〇經歷斷裂或破裂，則自空隙22中的任何氣體之污染物可能由於封閉式單元組態而包含在有限的區域中，其中空隙22係實體上彼此隔離。舉例而言，使用化學汽相沈積（CVD)或氣體沈積技術，形成介電層（例如氧化物層410)以覆蓋或密封開口 22。例 127344.doc -22- 200834817 如，可沈積熱壁TEOS或電漿TEOS氧化物以便沈積的氧化物材料會在每一個開口 22中累積，從而逐漸地減小每一個開口之大小，直至封閉開口 22，因而在開口 22之上部分中形成介電層410，其中開口22之其餘下部分未得以填充。在使用氧化物層410密封開口 22之後，開口 22可稱為室、 :隙、封閉式單元、空氣間隙、密封空隙或密封空氣間隙。氧化物層410的厚度之範圍可以係從約8,〇〇〇埃至約 12,000埃，而且在一個範例中可以係約9,〇〇〇埃。氧化物層 4 10可松封開口 22以將開口 22與自不合需要的氣體之可能污染物隔離。在某些具體實施例中，可執行獲得的結構之可選平坦化以為結構400提供一平面上表面。例如，化學機械平坦化 (CMP)程序可用以在沈積氧化物層41〇之後平坦化結構4⑽ 之該上表面。可瞭解可調整開口22之寬度以促進在開口22之上部分中而非開口22之下部分中形成氧化層41〇。例如，可減小開口之寬度以預防在開口 22之底部或下部分中形成氧化物層 410。在一項具體實施例中’每一個開口 22之寬度或直徑的範圍係從約0.5微米至約1微米。半導體結構400包含使用s〇I基板形成的介電平台18之一替代性具體實施例。可在介電平台18之上形成被動裝置，例如電感器或電互連。此外’可在作用區域2〇及21之半導體層16中形成主動裝置，而且在作用區域2()中形成的主動裝置可與在作用區域21中形成的主動裝置電絕緣。 127344.doc -23- 200834817 結構400之介電平台18包括s〇I基板1〇之埋入式氧化物層 14 (圖3)、二氧化矽層3〇、空隙22、垂直結構26之一部分，以及介電層410之一部分。結構4〇〇之介電平台18的至 )邛分從作用層16之一表面延伸至作用層16之表面下面至少約三微米或較大的深度。此外，介電平台18之一下部分係鄰近於、毗接或接觸基板層12之一部分，介電平台18 之一橫向部分係鄰近於、毗接或接觸作用層16之一部分，以及介電平台18之一上部分係與作用層16之表面共面，實質上與其共面，或在其之上。口此，已揭示各種結構及方法以提供相對較厚的嵌入式介面平台，其可以係能夠支撐介該介電平台之上的一或多個被動裝置之一介電支稽結構。在各種具體實施例中，所揭示的介電平台可提供電絕緣，減小寄生基板電容，允許形成具有相對較高品質因數（Q)的被動裝置，以及致能使用或結合包含該介電平台之一結構所形成的任何裝置之較高操作頻率。此外，與其他技術及結構相比，所揭示的介電平口及製造該介電平台的方法可減小可能會給予鄰近於，’丨電平台之區的熱應力。此外，已揭示方法及設備，其提供具有相對較高導熱性的半導體結構，此在需要有效率地移除熱之應用中可能有利。乜g已在本文中揭示特定具體實施例，但是並非預計本發月又限於所揭不的具體實施例。熟習此項技術人士應認識到可進行修改及變更而不脫離本發明之精神。預計本發明包含在所附申請專利範圍之範疇内的所有此類修改及變 127344.doc -24- 200834817 更。【圖式簡單說明】圖1係一半導體結構之斷面圖；圖2係另一半導體結構之斷面圖；圖3係一基板之斷面圖；圖4係較早製造階段中的圖丨之半導體結構之平面圖；圖5係沿圖4之斷面線5_5所取的半導體結構之斷面側視圖；

圖6係較早製造階段中的圖2之半導體結構之斷面圖；圖7係較晚製造階段中的圖5之半導體結構之斷面圖；圖8係較晚製造階段中的圖7之半導體結構之斷面圖；圖9係較晚製造階段中的圖8之半導體結構之斷面圖；圖1〇係製造期間另一半導體結構之斷面圖；圖11係較晚製造階段中的圖10之半導體結構之斷面圖；圖12係製造期間另一半導體結構之斷面圖；圖13係較晚製造階段中的圖12之半導體結構之斷面圖；以及圖14係製造期間另一半導體結構之斷面圖。基於說明之簡單及便於瞭解，各圖式中的元件不必按比例繪製，除非明確地如此陳述。在某些情況下，為了避免使本揭示内容模糊不清，未詳細說明已熟知的方法、程序、組件及電路。以上詳細說明性質上僅係示範性，而非預計限制此文件之揭示内容及所揭示的具體實施例之使用。此外，並非預計受上述文字，包含發明名稱、技術領 127344.doc -25· 200834817 域、先刖技術或發明摘要中提出的任何明示气炉干j里^ 束縛。【主要元件符號說明】基板

. 12 基礎材料/基板層 14 16 介電層/BOX層/二氧化石夕層半導體材料/層 16A 材料 ⑩ 18 DP 20 作用層 . 21 作用層 22 密封空隙 22A 22B 23 24 • 26 空隙/空氣間隙/開口 /溝渠空隙/空氣間隙/開口 /溝渠導電材料/被動元件介電層/氧化物層/二氧化矽層/介電材料垂直結構 28 側壁 β 30 31 36 38 100 一"氧化砍層介電材料/介電層基板/晶圓導電材料/金屬層半導體結構 101 FET 127344.doc * 26 - 200834817 110 120 130 140 . 150 200 300 400 馨 410 源極區/半導體結構/摻雜區汲極區/摻雜區閘極氧化物閘極通道區半導體結構半導體結構半導體結構覆蓋層/氧化物層/介電層 127344.doc •27-

Claims

200834817 十、申請專利範園： 1· 一種半導體裝置，其包括：一主動裝置； —基板， . 一第一導電材料，其中該第一 ^ 夺电材枓的至少一部分係在該基板的至少一部分之 •包括一金屬，· -中该弟-導電材料 -作用層’其包括-半導體材料，其中該作用層的至少一部分係在該第一導電姑祖& $ , ♦ 4材科的至少一部分之上，苴中該第一導電材料的至少一邻八孫, 八 ^ σΡ刀係在該作用層的至少一部分與该基板的至少一部合夕門 V, p刀之間，並且其中該主動裝置的至少一部分係在該作用層中；以及一介電結構’其鄰近料作用層，其中該介電結構的至少一部分係在與該作用層之—表面共面、或實質上盘 =面的-平面下面，其中該平面下面的該介電結構^ ::從該平面延伸至該平面下面至少約三微米或較大的冰度而且其中該平面下面的該介電結構之該部分具有至少約五微米或較大的一寬度。 2如明求項1之半導體裝置，其中該平面下面的該介電結構之該邛分具有至少約三微米的一厚度而且其中該作用層具有至少約三微米的一厚度。 3.如睛求項1之半導體裝置，其中該主動裝置具有該作用層中的_锋 . 弟一摻雜區以及該作用層中的一第二摻雜區。
4 . Yg * 八嚷1之半導體裝置，其中該主動裝置係具有形成 127344.doc 200834817 於該作用層之表面上的一閘極、一汲極區以及一源極區之一場效電晶體（FET)，其中該第—摻雜區係該汲極區而且該第二摻雜區係該源極區。 5·如請求項1之半導體裝置’其中該主動裝置係一電晶體 , 或二極體。 6·如請求項1之半導體裝置，其進一步包括該介電結構之上的一弟一導電材料’其中該介電結構的至少一部分係在該第一導電材料的至少一部分與該基板的至少一部分 • 之間以減小該第二導電材料與該基板之間的電容。 7·如請求項6之半導體裝置，其中該介電結構的至少一部分係在該第二導電材料之全部或實質上全部與該基板之間。 8.如請求項6之半導體裝置，其進一步包括一被動組件，其中該被動組件包括該第二導電材料。 9·如請求項8之半導體裝置，其中該被動組件係一互連、一電感器或一電容器。 10:如請求項1之半導體裝置，其中該半導體材料係矽，該基板包括矽，而且該第一導電材料包括鋁（A1)、銅 • (Cu)、金（Au)、鎢（W)、钽（Ta)、鈦（Ti)或鎳（Ni)。 - U·如請求項1之半導體裝置，其中該第一導電材料之一厚度的範圍係從約1000埃至約20微米而且其中該作用層之一厚度係至少約三微米。 12·如請求項丨之半導體裝置，其中該介電結構包圍該作用層的至少一部分。 127344.doc 200834817 13·如請求項1之半導體裝置，其中該平面下面的該介電結構之該部分的深度之範圍係從約三微米至約四十微米。 14·如請求項1之半導體裝置，其中該介電結構之介電常數係小於約3.9而且其中該介電結構包含佔據超過約4〇%的 ‘ 該介電結構之總體積的一或多個空隙。 • I5·如請求項1之半導體裝置，其中該介電結構之該介電常數係約1.5或較小。 16_如請求項1之半導體裝置，其中該介電結構之該介電常 ⑩ 係接近等於或小於二氧化矽之介電常數。 17·如請求項1之半導體裝置，其中該介電結構包括二氧化石夕。 18·如請求項1之半導體裝置，其中該介電結構包含至少一個空隙。 19. 如請求項1之半導體裝置，其中該介電結構包含複數個密封空隙。 20. 如請求項!之半導體裝置’其中該介電結構包含複數個封閉式單元。 21·如請求項1之半導體裝置，其中該介電結構包含複數個垂直結構。 • 22.如請求項1之半導體裝置，其中該介電結構係一介電支撐結構，其用以支撐該介電支撐結構之上的一被動裝置。 I 23. -種製造-半導體結構之方法，其中該半導體結構包括 -第一半導體材料以及鄰近於該第一半導體材料且具有 127344.doc 200834817 至少約三微米或較大的一厚度之一介電結構，其中該介電結構具有至少一個空隙而且其中該介電結構的至少— 攸《亥第—I導體材料之一 &面延伸至該第一半導體材料之該表面下面至少約三微米或較大的—深度，該方法包括：移除該第-半導體材料之一部分以形成該介電結構的該至少一個空隙；焊接半導體材料至該帛—半導體材料以密封該電結構的該至少一個空隙；在該介電結構之上形成—導電材料的至少一部分；以及在該第—半導體材料中形成—主動裝置的至少一部分。 24·如°月求項23之方法，其中該移除包括餘刻該第-半導體材料之-部分以形成該介電結構之該空隙，然後係該焊接该第二半導體材料至該第·一半導體材料。月长員23之方法’其中焊接包括使該第二半導體材料之-表面與該第一半導體材料之一I面接觸以嚴密地密封該空隙。 26. 如請求項23之方法’其進_步包括在該介電結構之上形成—被動裝置，其中該被動裝置包括該導電材料。 27. 如料項23之方法，其中該第二半導體材料包括石夕而且該第一半導體材料包括矽，其中該主動裝置係—雷曰體，並且其中在該第一半導體材料中該形成一主動裝置的至少-部分包括在該第一半導體材料中形成該電晶體 127344.doc 200834817 的至少一部分，其中該形成該電晶體的至少一部分包括：在該焊接該第二半導體材料至該第一半導體材料之後，在該第一半導體材料中形成該電晶體之一源極區；在該第一半導體材料中形成該電晶體之一汲極區；以及在該第一半導體材料之上形成該電晶體之一閘極。 28. —種半導體結構，其包括：一絕緣物上矽（SOI)基板，其具有一基板層、一埋入式氧化物（BOX)層以及一作用層，其中該埋入式氧化物層的至少一部分係在該基板層的至少一部分與該作用層的至少一部分之間；以及一介電區，其鄰近於該作用層，其中該介電區包括該埋入式氧化物層之一部分，其中該介電區的至少一部分從該作用層之一表面延伸至該作用層之該表面下面至Z 約三微米或較大的一深度。 29·如请求項28之半導體結構，其中該介電區之一表面係與該作用層之該表面共面，實質上與其共面，或在其之上。 30. 如請求項28之半導體結構，其中該作用層具有至少約二微米的一厚度。 31. 如請求項28之半導體結構，其中該介電區之一 7子度係至 >、約三微米而且該介電區之一寬度係至少約五微米。 32. 如請求項28之半導體結構，其中該介二 “ 下部分係鄰近於該基板層之一部分，該介電區、 I杈向部分係鄰 127344.doc 200834817 近於該作用層之一部分，而且該介電區之一上部分係與該作用層之該表面共面，實質上與其共面，或在其之上。 33·如請求項28之半導體結構，其中該基板包括一半導體材 34·如睛求項33之半導體結構，其中該半導體材料包括矽並且其中該作用層包括石夕。 35·如晴求項28之半導體結構，其中該介電區包圍該作用層 _ 的至少一部分。 36·如請求項28之半導體結構，其中該介電結構之介電常數係]於、力3 ·9而且其中該介電結構包含佔據超過約扣％的 5亥介電結構之總體積的一或多個空隙。 37.如請求項28之半導體結構，其中該介電區之該介電常數係約1.5或較小。

如睛求項2 8之半導體社错甘士#人守蔽…構，其中該介電區之該介電常係接近等於或小於二氧化矽之該介電常數。如請求項28之半導體結構，其中該介電區包括二矽。 40·如請求項28之半導體結構空隙。 41·如請求項28之半導體結構封空隙。 4 2 ·如請求項2 8之半導體結構閉式單元。 ’其中该介電區包含至少_個 ’其中該介電區包含複數個密 ’其中該介電區包含複數個封 127344.doc 200834817

43.如請求項28之半導體結構，其中該介電區包含複數個垂直結構。 44·如請求項28之半導體結構，其中該介電區係一介電支撐結構，其用以支撐該介電支撐結構之上的一被動裝置。 127344.doc