TW200822333A - Semiconductor package and method for manufacturing the same - Google Patents
Semiconductor package and method for manufacturing the same Download PDFInfo
- Publication number
- TW200822333A TW200822333A TW096142966A TW96142966A TW200822333A TW 200822333 A TW200822333 A TW 200822333A TW 096142966 A TW096142966 A TW 096142966A TW 96142966 A TW96142966 A TW 96142966A TW 200822333 A TW200822333 A TW 200822333A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- wiring
- wiring structure
- resin
- build
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H10W70/60—
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
-
- H10D64/011—
-
- H10W70/685—
-
- H10W74/00—
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
200822333 九、發明說明: 本申請案係根據及主張2006年11月15日所提出之曰 本專利申請案第2006-309452號之優先權,藉此以提及方 式併入該日本專利申請案之整個内容。 【發明所屬之技術領域】 本揭露係有關於一種具有細微佈線結構之半導體封裝 及一種用以製造該半導體封裝之方法。 衣 【先前技術】 _ 現今,許多半導體封裝使用一藉由一增層技術所實現之 多層佈線結構,以及已藉由一半加成法實施細微佈線至約 15至2〇μιη之寬線。 然而,由於在下面相關技藝技術中之問題(1)至(4),無 法進一步實現1 〇μιη或更小之線寬的小型化。 (1) 金屬線形成表面之平坦度及平滑度 為了實現細微佈線,需要一下層之高度平坦。 _ 然而,依據該增層技術,在一下圖案之影響下所形成之 不規則性係不可忽略的。再者,使一做為一基材之樹脂層 平滑化係有利的。然而,為了確保一機械錨固效應以獲得 在該樹脂層與一佈線層間之黏著,必須粗化該樹脂層之表 • 面。 (2) 防鍍層之分辨率(resolution) 雖然佈線之小型化係相依於一防鍍層之分辨率,但是該 防鍍層在該半加成法下需要一大於電鍍之厚度的厚度。因 而,達成一高深寬比(例如:ΙΟμπι之電鍍寬度對20至25μιη 3 UXP/發明說明書(補件)/96-12/96142966 6 200822333 之防鍍層厚度的比率),以及因此,對可達成分辨率係有 限制的。 (3) 佈線之均勻厚度 因為猎由電鍛形成佈線,所以對佈線之均勻厚度會有限 ‘ 制,以及對阻抗匹配亦存有限制。 (4) 在一種子層之蝕刻期間所產生之底切(undercut) §在金屬線電鍍後餘刻一種子層時,可能發生底切,因 而對小型化係有限制的。 日本專利未審查文件:JP-A-2001-339167及 JPH005-45150揭露藉由一增層技術形成一多層佈線結 構,其中該增層技術藉由使用預浸板(一通常藉由使玻璃 布π >貝有樹脂所形成之板)實施加熱及接點接合。然而, ϋ亥專方法未揭不問題(1)至(4)。 【發明内容】 一相關技藝限制之方式 種用以製造該半導體封 示範性具體例提供一種以超出 _ 來小型化佈線之半導體封裝及一 裝之方法。
由導電電鍍層所構成之佈線層彼此堆疊;
一接合層,該接合層係由一 熱塑性樹脂所構成及夾在該 312ΧΡ/發明說明書(補件)/96-12/96142966 200822333 去曰層佈線結構與該細微佈線結構之間,藉此將該等結構接 合在一起。 依據本毛明之另一態樣’該樹脂帶可以由一聚醯亞胺膜 所構成,以及該導電箔係由銅所構成。 依據本七明之另—悲樣,該導電箱之表面的粗糙度可以 疋Ra=0· 1或更小。 依據本發明之另一態樣,該細微佈線結構在上側之佈線 _層的寬度可以是1 0 μπι或更小。 •依據本叙明之另一態樣,該接合層可以由一熱塑性聚醯 -亞胺樹脂所構成。 依據本發明之另一態樣,一種半導體封裝之製造方法包 括: a )彼此堆宜一由樹脂所構成之絕緣層與一由導電電鑛 層所構成之佈線層,藉此形成一增層佈線結構; b)形成一熱塑性樹脂層於該增層佈線結構上; ⑩ C)藉由在一樹脂帶上圖案化一導電箔以形成一比該增 層佈、、泉、、Ό構之佈線層細的佈線層,藉此形成一細微佈線結 構,其中該導電箔係附著至該樹脂帶;以及 d)藉由加熱及加壓在該增層佈線結構之熱塑性樹脂層 *上所豐加之該細微佈線結構以塑化該熱塑性樹脂層,藉此 • 將該等結構接合在一起。 依據本發明之另一態樣,在該c)步驟中,可以以捲轴 式生產線(reel- to-reel 1 ine)在該樹脂帶上製造該細微 佈線結構。 312XP/發明說明書(補件)/96·12/96142966 200822333 佈線3 態樣’分別製造該增層佈線結構及該細微 以及彼此接合這些結構,因而製造-半導體封 二=成Γ該半導體封I之—要安裝-半導體元件之 下部八細微佈線結構,以及使該半導體封裝之一 依據:非增層佈線結構。如同在該相關技藝中,可 適:^ 帶上圖牵务 微佈線結構’可藉由在-樹脂 二=:導電落(亦即,藉由-減去法)以形成-比該 在該半導體封Μ所安裝之半導體元件形成細 【實施方式】 依據本發日月’如下以_減去法形成—細微佈線結 此解決該相關技藝之缺點。 θ (1)金屬線形成表面之平坦度及平滑度 在:細微佈線結構之形成中’可藉由圖案化一樹脂帶 匕層樹脂帶)之-導電箱(亦即,藉由一減去法)以形 成:連接至-半導體元件之佈線層,其中該導μ係附著 至該樹脂帶。因此,可獨創地確保該金屬線形成表面之平 坦度及平滑度。 (2)防鑛層之分辨率 、有關於項(1) ’在該減去法下藉由圖案化該導電箔以形 成該細微佈線結構。於是,可以薄薄地形成約數個微来之 -用於圖案化之防蝕層,以及因而可輕易地獲得高分辨 312ΧΡ/發明說明書(補件)/96-12/96142966 9 200822333 率。 (3) 佈線之均勻厚度 ^ 一上面安裳一半導體元件之細微結構中,藉由圖案化 一導電箔以形成佈線。因此,確保佈線之均勻厚度與該導 ^ 電箔之厚度相符。 〜 (4) 在種子層之蝕刻中所產生之底切 在一上面安裝一半導體元件之細微佈線結構中,藉由圖 ⑩案化一導電箔形成佈線。因此,不需要一在該半加成法中 所必需之種子層。結果,不實施蝕刻,以及不會產生易發 生於蝕刻之切底。 將多考圖1以描述依據本發明之一較佳具體例的半導 體封裝之一範例。 半&體封裝100包括一下增層佈線結構20及一上細 微佈線結構30,其中藉由一夾於其間之接合層25將該下 增層佈線結構20與該上細微佈線結構3〇接合在一起。 • 藉由在一具有一基底佈線層14之核心基板(core substrate)l〇的兩個表面上,彼此堆疊一由一樹脂所構 成之絕緣層16與一由一導電體所構成之佈線層18,以形 成该增層佈線結構20。藉由以蝕刻圖案化在一絕緣基材 ,12(例如:一樹脂)之兩個表面上所成之導電箔以形成該基 •底佈線層14。以穿過該絕緣基板12之通孔13在需要位 置上將在該核心基板10之兩個表面上所成之基底佈線層 14連接在一起。以穿過該絕緣層16之介層17在需要位 置上’將該基底佈線層14與該多層結構之第一層的佈線 312XP/發明說明書(補件)/96-12/96142966 10 200822333 層18以及該多層結構之相鄰佈線層18連接在一起。 在忒細微佈線結構30之上表面側的佈線層34係用以 與一在半導體封裝上所安裝之半導體元件的電極端(中介 層)連接。藉由該減去法形成該佈線層34,其中在該減去 法下藉由在一樹脂帶32上蝕刻一導電箔以實施圖案化及 該導電箔係附著至該樹脂帶32 ,以及該佈線層係一比 該增層佈線結構20之佈線層14及18細之佈線層。特別 _地,形成該增層佈線結構20之佈線層14及18至最少約 15至20_之佈線寬度。在該減去法下形成該細微佈線結 構3 0之上佈線層3 4至1 〇 μπι或更小之佈線寬度。 依據該導電箔所要附著及用於該細微佈線結構3〇中之 樹脂帶32,通常使用單面銅包覆聚醯亞胺膜。亦即,使 用一聚醯亞胺膜做為該樹脂帶及使用銅做為該導電箔,以 及該銅係附著至該聚醯亞胺膜之單一表面。在該帶中,例 如:一具有9μιη厚度之銅箔係附著至一具有2〇至託卵 _厚度之聚醯亞胺膜的一表面。此銅箔之表面的平坦度及平 滑度相當高,因而該表面之粗糙度係Ra=〇· j或更小。因 此,在該減去法下所形成之細微佈線層34具有由該銅箔 所衍生出之高平坦度及平滑度(其中藉由該減去法以蝕刻 -圖案化該銅箔)及以一黏著劑牢固地接合至做為一基材之 ,樹脂帶32,以及不需要該樹脂帶32之粗化。習慣上,為 了確保佈線間之黏著,將一基材之表面粗化至Ra=〇 6至 〇·7μπι。一下層之佈線層無可避免地被相對應地粗化。 一在該細微佈線結構3〇之下表面上的佈線層%用以與 312ΧΡ/發明說明書(補件)/96-12/96142966 11 200822333 該下增層佈線結構20連接。如稍後所詳述,藉由填充、 電鍍及圖案化介層以形成該佈線層36。特別地,沒有必 要為了與一半導體元件連接來小型化該佈線層。 孩接合層25係由一熱塑性聚醯亞胺樹脂所構成,其中 该接合層25係夾在該增層佈線結構2〇與該細微佈線結構 30之間及將該等結構接合在一起。從強度及絕緣特性之 態樣來看,使用一熱塑性聚醯亞胺樹脂做為該接合層託 _之材料車乂佳。亦可以使用液晶聚合物以取代聚醯亞胺樹 脂。該液晶聚合物在低熱膨脹、低成本、非親水特性及低 氣版珍透性之類的方面比聚醯亞胺樹脂有利,以及常常用 以做為一用於一可撓性基板之聚醯亞胺替代物。藉由穿過 該接合層25之介層27在需要位置上將該細微佈線結構 30與該增層佈線結構2〇連接在一起。 現在苓考圖2A至3E以描述一用以製造圖!所示之半導 體封裝的方法。 • 首先將參考圖以至沈以描述一用以製造圖1所示之拎 層佈線結構20的方法。 形成一圖2A所示之增層佈線基板2〇,。特別地,使用 -雙面銅包覆疊層板做為該核心基才反1〇,其中將一銅笛 .附著至該絕緣基材12(例如:一環氧樹脂)之兩個表面上。 -該導電箱係以餘刻而圖案化,因而形成該基底佈線層14。 亦在需要位置上形成用以互連在兩個表面上之基底佈線 層14的通孔13。 在兩個表面上之基底佈線層14上依序提供由一熱固性 312XP/發明說明書(補件)/96·12/96142966 12 200822333 f月曰片(例如·一環氧樹脂)之疊合所形成之絕緣層16 ; 藉由田射加工之類在該絕緣層16中所形成之介層孔;藉 由銅種子電錄及銅電鍍所形成之一導電層及介層17;以 及猎由使用化學蝕刻之類圖案化該導電層所形成之佈線 層18。隨後,依據所需佈線層之數目使該核心基板1〇之 兩個表面經歷類似操作,因而重複一多 成1此,獲得-所述增層佈線板2(),。 如圖2Β所示,在該增層佈線基板2〇,之上表面上形成 一由一熱塑性樹脂所構成之接合層25。特別地,堆疊一 熱塑性樹脂片(例如:一聚醯亞胺樹脂),以及藉由雷射加 工之類形成介層孔27,。 如所述,在該增層佈線基板20,之下表面上形成一防焊 層22,以便完成該增層佈線結構。 以鎳/金電鑛該上及下钸線18之暴露部分 線層受污染或氧化。 万止-亥佈
經由前述處理,獲得一由其上所提供之婵 20與接合層25所構成之組裝28。 3㈢布、、泉…構 除前述處理之外,如圖3A至3E所示 構30。 ^所不形成该細微佈線結 如圖3A所示,使用一上表面覆蓋有一銅 而 銅包覆聚醯亞胺膜32做為該樹脂帶,i 之早面 Τ孩V電箔附著 312XP/發明說明書(補件)/96-12/96142966 13 200822333 至該樹脂帶。在典型範例中,該做為一基材之聚醯亞胺膜 32,具有約20至25μιη之厚度,以及一附著至該帶之銅箔 34具有9μιη之厚度。如稍後所述,該銅箔34,係用以在 该減去法下以圖案化形成該細微佈線層34。 如圖3Β所不’藉由雷射加工等在該膜32之下表面中形 成介層孔37’。該介層孔37,從該膜32之下表面穿過該膜 32及被在δ亥膜32之上表面上所提供之銅箔34,所封閉。 如圖3C所示’藉由銅種子電鍍及銅電鑛,從該膜之下 表面侧形成一下導電層36,及介層37。 如圖3D所示’以化學蝕刻之類圖案化兩個表面,藉以 同時形成該上佈線層34及該下佈線層⑽。 々乂上所述’在上表面上之佈線層%係用以與一要 導體封裝上之半導體元件的電極端(中介層) 下減去法形成該佈線I 34,其中在該減去法 :=刻:附著至該膜32之銅箱來實施圖案化。因 線# 1目4由半加成法所形成之增層佈線結構20的佈 : ,可更容易小型化該佈線層34。 声士在:亥半加成法下’需要-防蝕層,其中該防韻 二因子該做為钱刻標的之佈線層的厚度。基於此理 力成去所糾亥J結果之部分具有一高深寬比,所以由該半 加成法所製成之增声佑 ^ 乂干 細微佈線。相較下;一上構:適合於需要 因此,可㈣地達^ 層對於該料法係足夠的。 佈線。 呵刀辨率,以及可確實地圖案化細微 312XP/發明說明書(補件)/96-12/96142966 14 200822333 如先剛所述,在該半加成法下所形成之增層佈線結構 20的佈線層14及18的最小線寬之典型極限為約15至 20叩。在藉由該減去法之使用形成該細微佈線結構3〇之 上佈線層34的情況中,可充分形成一具有1〇叩或更小之 '線寬。如先前所述,該銅箔34,之平坦度及平滑度係相當 尚’因而達成Ra=〇· 1或更小之粗糖度。結果,在以餘刻 圖案化-銅猪之減去法下所形成之細微佈線34呈現由該 _銅羯=平坦度及平滑度所衍生出之高平坦度及平滑度。再 者,藉由一黏著劑將該細微佈線結構34牢固地接合至該 樹脂帶32,其中該樹脂帶32做為一基材。 人 習慣上’將該做為一基材之樹脂的表面粗化至Ra=〇 6 至〇.7叩,以便確保一電鍍佈線層之㈣。一卩電鐘在該 電鏡佈線層上所形成之下層佈線層不可避免地反映相同 於該基材之粗縫度。因此,該佈線層之厚度變得不均句, 因而產生阻抗匹配之問題。 斤依據本發明,該佈線層之平坦度及平滑度直接反映該銅 泊之平坦度及平滑度。因此,解決在該相關技藝+之缺點。 在該細微佈線結構30之下表面側上的佈線層%係用以 與該下增層佈線結構2〇連接。相較於在該細微佈線結構 =上二提供之佈、㈣34’不需為了與一半導 =來小型化該佈線層36。於是,基本需求係以銅電鑛 及:蝕刻(亦即’在該半加成法下)形成該佈線層36。 最後’如圖3E所示,在形杰古分A . 有該、屈微怖線層34之上表 面上形成一防焊層3 8,以#含# # , 乂使7°成该細微佈線結構30。當 312XP/發明說明書(補件)/96-12/96142966 15 200822333 必要時,亦可以使用一用以防止氧化之有機膜(〇sp)塗佈 該細微佈線結構。 因為可以一捲軸式生產線(ree卜to-reel line)在該樹 •月曰π 32上製造该細微佈線結構30,所以使用以製造該細 微佈線結構之處理侷限至一約4〇至1〇〇mm之相對小帶 見口此亦/、有特別谷易使一電鑛層之厚度均勻的優 點。又具有小的钕刻變化之優點。 _ 將以圖^至犯所示之製程所製造之細微佈線結構3〇 放置在以圖2所示之製程由該增層佈線結構2〇與該接合 層25所形成之組裝28上,以及藉由在一真空熱壓系統中 所實施之加熱及加壓將它們接合在一起。當該等凸塊27 係由焊料所構成時,一在那時所達成之加熱溫度對應於能 允許該等焊料凸塊27之回流及該熱塑性樹脂25之塑化 (流體化)的溫度。通常依據一高於一熱塑性樹脂之塑化溫 度的回ML /m度來设定該加熱溫度。當使用一無錯焊料(例 _如:單獨錫或錫-銀(-銅)合金)時,必須在高於該無鉛焊 料之熔點的2 5 0至3 0 0度之溫度下加熱該組裝。當該等凸 塊27係由一不同於焊料之導電樹脂所構成時,依據具有 較高溫度之該導電樹脂的塑化溫度或該接合層之樹脂的 - 塑化溫度來設定該加熱溫度。 在一典型製造具體例中,在一大尺寸多組裝基板上形成 由該增層佈線結構2 0與該接合層2 5所構成之組裝2 8。 如先前所述,以該捲軸式生產線在該樹脂帶32上製造該 細微佈線結構30。因此,在將該大尺寸基板分割成片後 312XP/發明說明書(補件)/96-12/96142966 16 200822333 及在將該等個別組裝28放置在該等個別細微佈線結構3〇 上後’將該組裝28與該細微佈線結構30接合在一起。在 .另一情況中,在將該帶32分割成片後及在將該等細微佈 線結構30放置在該大尺寸基板上之個別組裝28上後,亦 可將該組裝28與該細微佈線結構30接合在一起。在後者 情況中,在將該大尺寸基板切割成中間尺寸多組裝基板 後,亦可以實施接合。 在本具脰例中,藉由該核心基板1 〇之使用來製造該辦 層佈線結構20。然而,該增層佈線結構並非特別侷限於 該核心基板。亦可以採用一無核心結構卜 structure) 〇 依據本發明,提供一種以超出一相關技藝限制之方式來 小型化佈線之半導體封裝及一種用以製造該半導體^ 之方法。 衣 雖然已描述關於本發明之示範性具體例,但是熟習該 技藝者將明顯易知在不脫離本發明之情況下可以實施夂 種變更及修改。因此,意欲在所附申請專利範圍中涵蓋二 在本發明之貫際精神及範圍内的所有此等變更及修 【圖式簡單說明】 ^ ° 圖1係顯示依據本發明之一較佳具 裝之結構的剖面圖; W +蛤體封 圖2A至2C®係顯示用以製造依據本發明之較佳且 ^圖」所示之半導體封裝的一增層佈線結構與一接合声 之組4的製程之剖面圖;以及 曰 312»V發明說明書(補件)/96-12/96142966 17 200822333 圖3A至3E圖係顯示用以製造依據本發明之較佳具 的圖1所示之半導體封裝的〆細微佈線結構之製程 面圖。 【主要元件符號說明】 - 10 核心基板 !2 絕緣基材 13 通孔 ^^14 基底佈線層 16 絕緣層 17 介層 18 佈線層 20 下增層佈線結構 增層佈線基板 22 防焊層 25 接合層 ⑩27 介層 27’ 介層孔 28 組裝 30 上細微佈線結構 ,32 樹脂帶(聚醯亞胺膜) 34 佈線層 34’ 銅箔 36 佈線層 36’ 下導電層 312χΡ/發明說明書(補件)/96-12/96142966 18 200822333 37 介層 37, 介層孔 38 防焊層 100 半導體封裝
3 GXP/發明說明書(補件)/96-12/96142966 19
Claims (1)
- 200822333 十、申請專利範園: 1.種半導體封褒,包括·· 一增層佈線結構,其中使—由樹脂所構成之絕緣層盘一 由導電電鍍層所構成之佈線層彼此堆疊; 〃 -細微佈線結構,該細微佈線結構係藉由在—樹脂帶上 :案化-導電箱所形成’其令該導電落係附著至該樹脂m 細微佈線結構係包括—比該增層佈線結構之佈線 層更細之佈線層;以及 接口層,該接合層係由一熱塑性樹脂所構成及夹在該 =層佈線結構與該細微佈線結構U此將 合在一起。 得设 2如rt專利範圍第1項之半導體封裝,其中該樹脂帶 糸由4亞胺朗構成,以及該導電㈣由銅所構成。 3·如申請專利_第2項之半導體封裝,其巾該導電羯 之表面的粗糙度係Ra=〇· 1或更小。 4 ·如申清專利範圍第1項本 體封裝,其中該細微佈 線、纟σ構在上側之佈線層的寬度係10卿或更小。 5 ·如申凊專利範圍第1項丰莫 ^ 貝之牛蜍體封裝,其中該接合層 係由一熱塑性聚醯亞胺樹脂所構成。 6·—種半導體封裝之製造方法,包括: a) 彼此堆疊一由樹脂所構成 μ再取您、、、巴緣層與一由導電電鍍 ' 之布線層’藉此形成—增層佈線結構; b) 形成一熱塑性樹脂層於該增層佈線結構上; C)藉由在-樹脂帶上圖案化—導電謂以形成一比該增 312ΧΡ/®_^^(補件)/96·12/96142966 20 200822333 層佈線結構之佈線層更細的佈線層,藉此形成一細微佈線 結構,其中該導電箔係附著至該樹脂帶;以及 d)藉由加熱及加壓在該增層佈線結構之熱塑性樹脂層 上所且加之該細彳政佈線結構以塑化該熱塑性樹脂層,藉此 將該等結構接合在一起。 7.如申請專利範圍第6項丰 中 千V體封裝之製造方法,其 在該步驟c )中,該έ田;, 該樹脂帶上製造。、構係以捲軸式生產線在312XP/發明說明書(補件)/96·12/96142966 21
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006309452A JP2008124398A (ja) | 2006-11-15 | 2006-11-15 | 半導体パッケージおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW200822333A true TW200822333A (en) | 2008-05-16 |
Family
ID=39474775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096142966A TW200822333A (en) | 2006-11-15 | 2007-11-14 | Semiconductor package and method for manufacturing the same |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20080128911A1 (zh) |
| JP (1) | JP2008124398A (zh) |
| KR (1) | KR20080044174A (zh) |
| TW (1) | TW200822333A (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090189289A1 (en) * | 2008-01-27 | 2009-07-30 | International Business Machines Corporation | Embedded constrainer discs for reliable stacked vias in electronic substrates |
| JP2010034197A (ja) * | 2008-07-28 | 2010-02-12 | Fujitsu Ltd | ビルドアップ基板 |
| US9142533B2 (en) | 2010-05-20 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate interconnections having different sizes |
| US9425136B2 (en) | 2012-04-17 | 2016-08-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conical-shaped or tier-shaped pillar connections |
| US9646923B2 (en) | 2012-04-17 | 2017-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices |
| US9299674B2 (en) | 2012-04-18 | 2016-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump-on-trace interconnect |
| US9111817B2 (en) | 2012-09-18 | 2015-08-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structure and method of forming same |
| KR20140134479A (ko) * | 2013-05-14 | 2014-11-24 | 삼성전기주식회사 | 인쇄회로기판 |
| JP5846185B2 (ja) | 2013-11-21 | 2016-01-20 | 大日本印刷株式会社 | 貫通電極基板及び貫通電極基板を用いた半導体装置 |
| US9192048B1 (en) * | 2014-06-20 | 2015-11-17 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Bonding pad for printed circuit board and semiconductor chip package using same |
| CN210157483U (zh) * | 2016-10-27 | 2020-03-17 | 株式会社村田制作所 | 多层基板 |
| JP7001530B2 (ja) | 2018-04-16 | 2022-01-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP6992797B2 (ja) * | 2019-12-26 | 2022-01-13 | 大日本印刷株式会社 | 貫通電極基板 |
| TWI815556B (zh) | 2022-07-15 | 2023-09-11 | 欣興電子股份有限公司 | 線路板結構及其製作方法 |
| CN120300001A (zh) * | 2025-04-11 | 2025-07-11 | 华天科技(江苏)有限公司 | 一种适用于高密度扇出型封装的金属互联结构与方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004064467A1 (ja) * | 2003-01-16 | 2004-07-29 | Fujitsu Limited | 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法 |
-
2006
- 2006-11-15 JP JP2006309452A patent/JP2008124398A/ja active Pending
-
2007
- 2007-11-13 KR KR1020070115459A patent/KR20080044174A/ko not_active Withdrawn
- 2007-11-13 US US11/984,070 patent/US20080128911A1/en not_active Abandoned
- 2007-11-14 TW TW096142966A patent/TW200822333A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008124398A (ja) | 2008-05-29 |
| KR20080044174A (ko) | 2008-05-20 |
| US20080128911A1 (en) | 2008-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200822333A (en) | Semiconductor package and method for manufacturing the same | |
| JP3729092B2 (ja) | 導電性接合材、多層型プリント配線基板及び多層型プリント配線基板の製造方法 | |
| TWI345939B (en) | Method of manufacturing a multilayer wiring board | |
| US20080121416A1 (en) | Multilayer Printed Wiring Board And Manufacturing Method For Same | |
| JPH05267402A (ja) | 薄膜多層配線基板およびその製造方法 | |
| WO2011058978A1 (ja) | 配線基板の製造方法 | |
| WO2007052584A1 (ja) | 積層回路基板の製造方法、回路板およびその製造方法 | |
| JP4691763B2 (ja) | プリント配線板の製造方法 | |
| US8161634B2 (en) | Method of fabricating a printed circuit board | |
| WO2007034801A1 (ja) | フレキシブルプリント配線板およびその製造方法 | |
| JP3299679B2 (ja) | 多層配線基板及びその製造方法 | |
| JP4694007B2 (ja) | 三次元実装パッケージの製造方法 | |
| JP4161604B2 (ja) | プリント配線板とその製造方法 | |
| JPH11204943A (ja) | 電子回路基板およびその製造方法 | |
| JPH11251703A (ja) | 回路基板、両面回路基板、多層回路基板及び回路基板の製造方法 | |
| TWI425900B (zh) | 無核心基板之製造方法及電路薄板之製造方法 | |
| JP2012169486A (ja) | 基材、配線板、基材の製造方法及び配線板の製造方法 | |
| JP5077800B2 (ja) | 多層プリント配線板の製造方法 | |
| JP7119583B2 (ja) | プリント配線板およびその製造方法 | |
| JPS63274199A (ja) | 多層配線の形成方法 | |
| JP4892924B2 (ja) | 多層プリント配線基板及びその製造方法 | |
| JP4821276B2 (ja) | 多層プリント配線板の製造方法及び多層プリント配線板 | |
| JP5077801B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2002076577A (ja) | プリント配線板及びその製造方法 | |
| JP2005109188A (ja) | 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法 |