TW200820613A - Detecting voltage glitches - Google Patents
Detecting voltage glitches Download PDFInfo
- Publication number
- TW200820613A TW200820613A TW096133295A TW96133295A TW200820613A TW 200820613 A TW200820613 A TW 200820613A TW 096133295 A TW096133295 A TW 096133295A TW 96133295 A TW96133295 A TW 96133295A TW 200820613 A TW200820613 A TW 200820613A
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- input signal
- circuit
- amplitude
- voltage
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/0772—Physical layout of the record carrier
- G06K19/07735—Physical layout of the record carrier the record carrier comprising means for protecting against electrostatic discharge
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Manipulation Of Pulses (AREA)
Description
200820613 九、發明說明: 【發明所屬之技術領域】 揭示之實施方案與電路有關的實施。 【先前技術】 普遍稱為智慧卡的安全積體電路卡可為—嵌入式積體電 路硬體器件形式,且相當小適合放在使用者的口袋。安全 積體電路卡可使用在重要訊息必須儲存及共用的許多情 況。例如,可促進按次計費或隨選視訊特徵的轉頻器可= 用一安全積體電路卡將使用者帳號連同對此特徵存取之請 求供應給供應者,且隨後將回應該要求而提供的加密數^ 視訊流予以解密。如另一範例所示,在全球行動通訊 (GSM)電話系統中的一用戶識別模組(SIM)卡可用來儲存使 用者個人資訊,例如他或她的電話薄、器件偏好設定、偏 好網路、儲存的文字或語音訊息與服務供應者資訊。一 SIM卡允許使用者(例如)變更手機而將所有他或她的資訊 維持在SIM卡。智慧卡可使用在各種應用(例如,電子支 付系統,其包括例如公眾運輸卡的特殊化自動轉帳器件與 例如護照、駕駛執照、與醫療身份卡的個人識別文件)。 因為在智慧卡儲存的潛在資料值,所以傳統智慧卡使用 不同技術保全文保護的資料,其包括能以不同方式實體保 濩儲存保護資料及加密資料之電路與資料處理演算法。駭 客可使用各種技術存取或破壞受保護的資料。例如,駭客 可磨掉一部分智慧卡封裝,以便存取内部信號及規避在一 定位置的安全措施。駭客可減緩或加速時脈信號或將電源 124689.doc 200820613 供應施加於電壓干擾,這些可能會使硬體處在傷害狀態受 到影響的動作。特定言之,駭客會(例如)在智慧卡電壓: 應或電廢參考軌注入電壓干擾,暫時偏移電晶體或邏輯閉 極的臨界電壓。在一些實施方案中,此一電壓干擾會導致 硬體跳過特定程序,允許,骇客強行使用邏輯部分,竊取加 . 冑前的資料’獲得有關器件架構或受保護資料本身等的資 ^ 訊。 、 【發明内容】 # 在一些實施方案中,一裝置包括:-渡波器電路,其可 接收一輸入信號及回應該濾波信號而產生;及一比較電 路,其係接收輸入信號與濾波信號,並回應該比較輸出信 號而輸出,其中當濾波信號的振幅小於或實質上等於輸入 信號的振幅時,該比較輸出信號具有一第一位準,且當濾 波信號的振幅大於輸入信號的振幅時,該比較輸出信號具 有具有一第二位準。該濾波器電路可經組態成產生濾波信 φ 號,其包括當輸入信號的振幅實質上恆定或增加時,將一 第一轉移函數應用至輸入信號,且當輸入信號的振幅減少 時’將一弟二轉移函數應用至輸入信號。 * 輸入信號可為對應於一系統電壓供應執之電壓信號。濾 • 波器電路與比較電路可經組態成成偵測在電壓供應執上的 電壓干擾。濾波器電路與比較電路可經組態成成偵測在電 壓供應執上的電壓干擾,該電壓干擾會在一預定時間週期 内,使該電壓供應執位準在實質上標稱電壓位準上開始上 升至一最大電壓位準,並設定回到實質上標稱電壓位準。 124689.doc 200820613 在一些實施方案中,預定時間週期係實質上1〇奈秒或更 少。在一些實施方案中,預定時間週期係實質上1〇〇奈秒 或更少。 在-些實施方案中,濾波器電路包括:一互補式金氧半 導體(CMOS)反相!,其具有—電壓供應輸入、_電壓參 • 考輸入、一邏輯輸入與一邏輯輸出;及一二極體,其具有 . 一陽極端子與一陰極端子。在一些實施方案中,CMOS反 相為的電壓供應輸入係耦合至二極體的陰極端子,該二極 _ 冑的陽極端子係搞合至輸入信號,CMOS反相器的電壓參 考輸入係耦合至系統的一接地參考,CM〇s反相器的邏輯 輸入係耦合至實質上對應於系統接地參考的一電壓位準, 且CMOS反相器的邏輯輸出可提供濾波信號。當二極體是 在正向偏壓狀態時,第一轉移函數可對應於CMOS反相器 的寄生電容及流經一部分的CM〇s&相器與二極體之電流 的充電函數。當二極體是在逆向偏壓狀態時,第二轉移函 ❿ 數可對應於CM0S反相器的寄生電容及流經一部分的 CMOS反相器與二極體之電流的放電函數。 比較電路可包括一比較器,其具有一正輸入 '一負輸入 與比較器輸出,其中’該正端子係搞合至輸入信號,該 - 負知子係麵合至CMOS反相器的邏輯輸出,且該比較器輸 出係提供比較輸出信號。 該裝置進一步包括一警報電路,其接收比較輸出信號, 並回應具有一第一模式或一第二模式之一警報輸出信號而 產生,其中該警報電路經組態成係當該比較輸出信號轉變 124689.doc 200820613 成第二位準時,可於笛 抵式開始輪出盤聋給繁 二模式輸出警報信號1警報輸出’並於弟 -問鎖器;-設定重置正反:電:包括下列之至少-者: 德衣一枯 ^^ 為,或一電路,其經組態成可 儲存值、接收一輸入、並其认 # 一輪ffc ^ 土 儲存值有關之輸入而提 供輸出。該警報電路係經组離成# 變成第二位準,可於第二二成成只要比較輸出信號轉 ^ % 一^式持續輸出警報信號。 該裝置進一步包括一番 、兄之德^ . 電路,其經組態成可在重置狀 、隹^ ^ 杈式輸出警報信號。該裝置可 進一步包括一保護電路,& 之慈鉬蕾々 /、回應以第二模式輸出警報信號 之g報電路而啟動。該保 u, ^ ^ ^ 路了包括一重置電路,其係 將耦3至輸入信號之至少一 ^ ^ ^ , |刀的另一電路予以重置。該 保濩電路可包括一電源控 ^ ^ , 电峪其可將耦合至輸入信號 、夕一部分的另一電路予以電源關閉。 在一些實施方案中,一方法白# —认 法I括接收一輸入信號;判斷 §亥輸入信號的振幅是否實質上增加或保持值定、或減少; 產生-濾波信號’其包括若振幅實質上增加或保持怪定, 將一弟一轉移函數應用至該輸入信號,且若振幅減少,將 第二不同的轉移函數應用至輸入信號;及比較該濾波信號 與接收的輸人信號,且㈣波信號的振幅小於或等於輸入 信號的振幅’提供具有一第一位準的輸出信號,若濾、波信 唬的振幅大於該輸入信號的振幅,提供具有一第二位準的 輸出信號。 當輸出信號從[位準轉變成第:位準時,該方法可進 -步包括閃鎖輸出信號值。提供具有第二位準的輸出信號 124689.doc 200820613 可包括偵測在輸入信號上的 的雷懕+^ , 反干擾。偵測在輸入信號上 干擾可包括摘測電壓干擾,該電壓干擾合在一預定 時間週期内,使輸入信號的位 二彳預疋 ,^ ^ π 干牡貫買上標稱位準上開始 上升至一最大電壓位準,然後 难如 芝口设到實質上標稱電壓位 準。在一些實施方案中,預定 頂疋時間週期實質上係10奈秒或 更少。在一些實施方案中, 預疋時間週期實質上係100奈 秒或更少。
在一些實施方案中,-方法包括產生對應於一器件供應 電壓位準的-輸人信號;判斷位準是否實質上增加或保持 怪定、或減少;產生-據波信號,其包括若位準實質上增 加或保持恆定,將-第一轉移函數應用至輸入信號,且若 位準減少 將一第二不同的轉移函數應用至輸入信號;且 若濾波信號的振幅超過輸入信號的振幅,判定一警報信 號0 若濾波信號的振幅超過輸入信號的振幅,該方法可進一 步包括啟動一保護電路。啟動保護電路包括重置至少一部 分器件。啟動保護電路可包括電源關閉至少一部分器件。 該方法可進一步包括比較濾波信號與輸入信號,以判斷濾 波信號的振幅是否超過輸入信號的振幅。 一或多個實施的細節是在附圖與下面的描述中說明。其 他特徵、目的及優點可從描述與圖式、及文後申請專利範 圍而更明白。 【實施方式】 圖1係可在一輸入信號103上偵測電壓干擾之一系統100 124689.doc -10- 200820613 之一方塊圖。如圖所示,在一實施方案中,系統丨00包括 一濾波器電路106與一比較電路1〇9。濾波器電路1〇6接收 可當作輸入的輸入信號1〇3(例如,χ),並回應一濾波信號 112而產生(例如,y)。在顯示的實施方案中,濾波器電路 106可藉由將兩轉移函數之一應用至輸入信號1〇3而產生濾 波#號112。特定言之,若輸入信號1〇3的振幅實質上係恆 定或增加(dx/dt係大於或等於零),濾波器電路1〇6可將一 第-轉移函數H1(x)應用至輸入信號⑻。若輸入信號1〇3 的振幅減少(dx/dt小於零),遽波器電路1〇6可將—第二轉 移函數HKx)應用至輸入信號丨〇3。 在-些實施方案中’第一轉移函數Ηι⑴實質上傳遞略 變化的輸入信號1〇3,且第二轉移函數Η蝴一衰減函數 應用至具有小時間常數的輸入信號1〇3。因此,兩轉移函 與Η2(χ)可具有實質上通過—干擾上升邊緣 =延遲干擾的下降邊緣之效果,如圖2所述,並在下面詳 有關第二轉移函數Η () 10 6在於入",Λ )的時間常數會影響濾波器電路 :輸…1〇3具有干擾之效果。例 二 影響,有-非常慢下降it:::干:只^ 的小時間常數可對較短的持續時,另-方面’相同 響、或有非常快下降邊緣的干擾 欠有較大的相對影 的靈敏度可透過調整對應於第二 _慮波器電路106 數而調整。 移函數H2(x)的時間常 124689.doc 200820613 比較電路109接收輸入信號103與濾波信號112當作輸 入,並比較其相對大小。基於該比較,該比較電路109輪 出一比較輸出信號115,當濾波信號112的振幅小於或實質 上等於輸入镉號的103振幅時,該比較輸出信號可具有一 第一位準,且當濾波信號112的振幅小於輸入信號1〇3的振 幅時,該比較輸出信號具有一第二位準。
刼作上’比較電路1〇9與濾波器電路106能以下列方式偵 測干擾。在穩定狀態(例如,在輸入信號丨〇3的振幅係實質 上怪定的狀態中),渡波器《路1 〇6將第-轉移函數h1(x)應 用至輸入信號103,以產生具有與輸入信號103實質上類似 輪廓的慮波^號112。(例如,振幅具有可能稍微減少的實 質上類似形狀)。在穩定狀㈣,因為濾、波信號ιΐ2具有與 輸入信號103實質上類似的輪廓,所以比較電路109將可: 第一位準上提供比較輸出信號1 15。 當輸入信號Η)3增加時’如在—正干擾的上升邊緣上, 滤波器電路U)6將持續應用如上述的第—轉移函數Η#), 可產生實質上不變的輸入信號1〇3。因此,當輸入信號⑻ 增加時’由於輸人信號1G3與濾波信號112具有實質上類似 振幅’所以比較電路1G9將可再次提供#作第—位準的比 較輸出信號11 5。 ‘輸入信號1〇3減少時’如在一正干擾的下降邊緣上, 濾波器電路106可將第二轉移 ιη, 〇 , , ^ ^ 夕山数H2(X)應用至輸入信號 ;L 些錢施方案中,第二轉移函數H2(x)係 具有-時間常數的延遲函數。在 數2(X)係 二只施方案中,濾波器 124689.doc •12- 200820613 «路106可使濾波信號112具有與輸入信號1〇3有關的一延 遲與不同形狀的回應。因此,對於在具有銳力下降邊緣 (例如,快速干擾)的輸入信號1〇3中的干擾而言,輸入信號 103本身的振幅將會減少快於對應於似信號ιΐ2的振幅, $致在依%間週期期間,濾波信號〗丨2的振幅將會大於輸 入#號103的振幅。比較電路1〇9可偵測此情況,並在第二 纟準的此週期期間提供比較輸出信號! 15。在某時間週期 之後,(例如,與時間常數有關的一時間週期),渡波信號 • 112的振幅將回復到實質上與輸入信號103相同的振幅,比 較電再次提供在第一位準的比較輸出信號⑴。 在一些實施方案中,比較電路1〇9需要最小的時間量(例 一、保持吟間)以偵測輸入信號103與濾波信號112的振 2差。為要符合此最小的保持時間,時間常數可適當地調 咕(例如,變成明顯較大),以確保系統100設計偵測干擾特 陘將會使濾波信號丨12的振幅會大於輸入信號丨〇3的振幅一 φ 夺間週期,且此至少係與最小持保時間一樣長。 /右$記錄干擾的出現,即使在遽波信號112的振幅已回 /只貝上與輸入#號103相同振幅,且比較電路109已再 • 1始提供在第一位準的比較輸出信號ιΐ5之後,系統⑽ • 括一警報電路118。在一些實施方案中,當比較輸出 」〜115彳欠第一位準轉變成第二位準時,警報電路I”可閂 」車又輪出#號Π 5的值。依此方式,比較電路丨〇9可提供 指示_ 擾是否正在發生的一信號(例如,比較輪出信號 115),妙 “、、而該警報電路118可提供指示一干擾已經發生的 124689.doc -13 - 200820613 一信號(例如,一警報輸出信號121)。系統1〇〇的其他部分 (未在圖1顯示)可使用警報輸出信號121啟動可為如圖5詳細 描述之所需隨後干擾的任何動作。 圖2提供描述上述與參閱圖丨有關的各種信號的一連串波 形。特定言之,圖2顯示在具有持續時間2〇4與一尖峰值 207的輸入信號1〇3上的一干擾2〇1。如圖所示,干擾2〇ι具 有·一上升邊緣103R,在此期間,輸入信號1〇3的振幅係 從一標稱值210朝向峰值207上升;一下降邊緣1〇3F,在此 ’月間,輸入#號103的振幅會降回到標稱值2 i〇。如圖所 示,干擾201會穩定下降回到標稱值21(),但是在其他實施 方案中,干擾201包括輸入信號1〇3的振幅未達標稱值21〇 的區域,然後朝向標稱值21〇增加(或略超過標稱值21〇, 再次未達標稱值21 0),然後趨於穩定。在這些實施方案 中,持繽時間204可包括從上升邊緣1〇3R開始的週期,並 以實質上在標稱值210穩定的輸入信號1〇3結束。 如一實施方案所示,濾波信號112係以輸入信號1〇3增加 的實質上相同方式增加振幅。即是,當輸入信號1〇3增加 呀,濾波信號112具有實質上與輸入信號1〇3相同輪廓(例 如,斜率、時序與振幅相對增加)的上升邊緣U2R。如上 述,濾波信號112的上升邊緣】丨2R會從將第一轉移函數 H】(x)應用至輸入信號1〇3的濾波器電路1〇6(在圖1顯示)產 生。 如一實施方案所示,濾波信號量112會以與輸入信號1〇3 振幅對應減少有關的延遲方式而減少振幅。即是,濾波信 124689.doc 14 200820613 號112的下降邊緣112F陡峭度係低於輸入信號1〇3的對應下 降邊緣103F。如上述,濾波信號!丨2的下降邊緣丨丨2p合〜 將第二轉移函數HKx)應用至輸入信號103的濾波器電路 106產生。在一特定實施方案中,輪廓(例如,在其,,中點,, 的下降邊緣112F斜率)可與第二轉移函數HKx)的時間常數 有關。即是,當時間常數較小時,在其中點的下降邊緣 112F之斜率可為較大的絕對振幅;當時間常數較大時,則 與在其中點的下降邊緣112F斜率有關。 圖2亦顯示比較輸出信號115。在顯示的實施方案中,每 當輸入信號103的振幅小於濾波信號112的振幅時,比較輸 出信號115可在一第二位準219提供。基於比較輸出信號 115的位準,警報電路118開始是以在一第一模式提供一警 報輸出信號121 (透過位準225所述),然後以在一第二模式 提供警報輸出信號121 (透過位準228描述)。 圖3係可實施圖1中所顯示系統1〇〇的一範例性電路3〇〇之 一示意圖。如圖所示,輸入信號1〇3可為對應於一系統的 電壓供應軌3 02的一電壓信號。在一實施方案中,濾波器 電路106包括一互補式金屬氧化半導體(CM〇s)反相器 3〇5,其具有一 pM〇s (p通道金氧半導體(m〇s))電晶體 305A、一nMOS (η通道MOS)電晶體305B、一電壓供應輸 入305C、一電壓參考輸入305D、一邏輯輸入3〇5Ε與一邏 輯輸出305F。如圖所示,濾波器電路1〇6亦包括一二極體 3〇8 ’其具有一陽極端子3〇8Α與一陰極端子3〇8β。二極體 308的陽極端子308Α係耦合至輸入信號1〇3(例如,一對應 124689.doc -15 - 200820613 系統的電壓供應執302);二極體308的陰極端子308B係耦 合至CMOS反相器305的電壓供應輸入305C。CMOS反相器 305的電壓參考輸入305D係耦合至對應系統的一接地參考 311,當作是CMOS反相器305的邏輯輸入305E。最後, CMOS反相器305的邏輯輸出305F提供耦合至比較電路1〇9 的濾波信號112。 在如圖所示的一實施方案中,比較電路丨〇9包括:一比 較器314,其具有一正輸入314A、一負輸入314B、與一比 較器輸出314C。如圖所示,比較器314的正輸入314A係耦 合至輸入信號103 (例如,電壓供應軌3〇2),且比較器314 的負輸入314B係耦合至濾波信號112,如上述,其是由 CMOS反相器305的邏輯輸出305F提供。比較器輸出314C 係耦合至警報電路118。在一實施方案中,如圖所示,警 報電路11 8包括一設定重置正反器3 17。現將描述範例性電 路300的操作。 濾波器電路106的輸出電壓(在邏輯輸出3〇5F與在濾波信 號112上的電壓)係描述有關輸入信號1〇3的三模式:在穩 定狀態的輸入信號103 (例如,實質上恆定);輸入信號ι〇3 的振幅增加;與輸入信號103的振幅減少。當輸入信號1〇3 係在穩定狀態時,濾波信號112的電壓亦在穩定狀態,且 振幅係略低於輸入信號103的振幅。特定言之,如圖所 示,由於CMOS反相器之邏輯輸入305E係連接至系統的接 地參考311 ’ CMOS反相器305係經組態成成在其邏輯輸出 3 05F上提供對應於邏輯"1"值的濾波信號i 12(其特徵通常 124689.doc -16· 200820613 係接近供應電壓的位準)。因為二極體3〇8,所以CM〇s反 相器305的邏輯輸出305F的最大穩定狀態電壓將大約係輸 入^號103的電壓,當二極體是正向偏壓時,橫跨二極體 308上有較少的標準電壓降,橫跨電晶體的通道 上有較少的任何(小)電壓降。 备輸入信號103的上升邊緣上增加時,如於電壓干擾之 上升邊緣,邏輯輸出305F的電壓亦增加。在一恆定電流 上,邏輯輸出305F的電壓增加率係受到CM〇s反相器3〇5的 寄生電容限制(如電容器320的描述)。然而,一增加的電流 了對用於寄生電谷320充電,並抵制此電壓增加之限制。 特疋a之,當輸入信號1〇3增加時,橫跨二極體3〇8上的正 向偏壓亦會略微增加,允許更多的電流流經二極體308。 而且,當輸入信號103的電壓增加時,pM〇s電晶體3〇5A的 閘極源極電壓亦增加(絕對振幅),允許更多電流亦流經 PMOS電晶體305A及充電寄生電容32〇。因為電容的充電率 係與流經電容的電流有關,所以在一些實施方案中,增加 的電流會很快對寄生電容320充電,在邏輯輸出3〇5f(且同 樣地在濾波信號112上)上造成電壓,其輪廓係實質上類似 在輸入信號103上的電壓輪廓(例如,具略微較小的振幅, 由於上述的電壓降)。換言之,CMOS反相器305與二極體 308會經歷小變化輸入信號1〇3的電壓增加。又換言之,當 輸入信號103的振幅係實質上恆定或增加時,濾波信號u"2 的行為(例如,幻可描述成應用至該輸入信號103(例如,χ) 的一第一轉移函數(例如,Η1(Χ)),且該第一轉移函數可大 124689.doc • 17- 200820613 概描述成一單元、或接近單元的傳遞函數。
當輸入信號103的電壓減少時,如在一電壓干擾的下降 邊緣上,邏輯輸出305F的電壓亦會減少。特定言之,在輪 入信號103上的減少電壓會減少橫跨二極體3〇8的正向偏 壓,並減少PMOS電晶體305A的閘極源極電壓,其兩者會 減少用來維持寄生電容320電壓的電流。當較少電流用^ 維持寄生電容320的電壓時,當寄生電容的電荷鴻漏出或 由未在圖3顯示的其他電流路徑所消耗時,電壓會減少. 然而’電壓的減少率將受到寄生|容32〇的限制(例如^電 壓將基於與寄生電容320有關的一時間常數而減少)。因 此,寄生電容320的放電將會慢於充電。在其中輸入俨龙 103的振幅減少很快(例如,一短持續時間干擾、或一陡嗖 下降邊緣干擾)的實施方案中,輸入信號1〇3的電壓會當寄 生電容放電時可稍微下降低於濾波信號112的電壓。:情 況存在的時間持續期間將取決於與寄生電容32〇有關的時 間常數與干擾下降邊緣的斜率(例如,干擾的"陡峭度”)。 即是,對於快速的干擾而言,CM〇s反相器3〇5與^極體 308會以延遲方式經歷輸入信號1〇3的電壓減少。換古之/ 當輸入信號10 3的振幅隨著對應於第二轉移函數的時間常 數而快速減少時,濾波信號112的行為(例如,幻可描述2 應用至輸入信號1〇3(例如,X)的一第二轉移函數(例如, H2(X)),且第二轉移函數描述為一延遲函數。 如 時, 上述,當輸入信號1〇3係在一穩定狀態或振幅增加 濾波信號112將具有類似輸入信號1〇3的輪廓,但是濾 124689.doc 200820613 波^號1 1 2的振幅將略微小於輸入信號1 〇3的振幅。因此, 當輸入信號103的振幅在一穩定狀態或增加時,比較電路 109將會在一第一位準上提供比較輸出115 。特定言之, 在如圖所示的一實施方案中,比較器314將以一第一位準 (例如’邏輯”〇”)提供比較輸出信號115,表示正輸入3i4A 的位準大於負端子3 14B的位準。然而,如以上一此實施方 案所描述,當輸入信號1〇3減少振幅時,一狀況會存在, 其中輸入信號103的電壓會略微下降低於濾波信號n2的電 壓;此時,比較器314會以一第二位準(例如,邏輯,丨,)提供 輸出比較信號115 ’以表示正輸入3 14 A的位準小於負輸入 314B的位準。 如一實施方案所示,警報電路118(例如,一設定重置 (SR)正反器317)可擷取比較輸出信號115從第一狀態至第 二狀態的轉變,並因此從一第一模式(例如,警報信號121 上的邏輯”0”,表示一非警報狀況)切換至一第二模式(例 如,警報信號121上的邏輯”1”,表示一警報狀況)。警報信 號可提供給其他電路以啟動一適當動作,其範例可參閱圖 5提供。 圖3描述一範例電路300,其可偵測在一輸入信號上的正 •干擾’例如電源供應的正電壓軌。各種其他電路可考慮。 例如,圖4A描述包括一重置線405的電路4〇1 ,其中電路的 警報部分可重置。如其他範例,圖4141?描述電路3〇〇的濾 波器電路106部分的各種替代性組態。特定言之,圖4B描 述其中輸入信號103可施加於CMOS反相器之邏輯輸入的電 124689.doc -19- 200820613 路;圖4C描述在圖4B中顯示的電路之變化,其中濾波信 號112係在陰極端子/CMOS反相器電壓供應接面上提供, 而不是在CMOS反相器的邏輯輸出處。圖4D_F係描述各種 變化,其中一第二二極體410係在CMOS電壓參考輸入與電 壓參考本身之間加入,且濾波信號112是由CMOS反相器的 各種不同端子提供。 讀者應可瞭解,圖4A-4F顯示的變化可與比較電路1 〇9 (在圖3中顯示)的組態變化組合,以便偵測在一電壓供應轨 或一電壓參考執上的正或負干擾。干擾亦可在負電壓供應 執上偵測。此外,多重不同電路可組合以偵測多種干擾 (例如,一電壓供應執的正干擾、一電壓供應執的負干 擾、一電壓參考軌的正干擾、一電壓參考軌的負干擾 等)。而且,經組態成成偵測同種類干擾的多重電路可提 供,每一者具不同時間常數,以偵測變化持續時間之干擾 或具有變化斜率的上升邊緣或下降邊緣之干擾。例如,申 請者係模擬一第一電路設計,其具有1.7伏特的標稱供應 電壓;及一干擾偵測器,其能偵測具有7伏特峰值電壓的 1 〇〇奈秒干擾。申請者係模擬一第二電路設計,其具有1.7 伏特的標稱供應電壓;及一干擾偵測器,其能偵測具有丄5 伏特峰值電壓的1〇奈秒干擾。 圖5係範例性智慧卡5〇〇的方塊圖,其係其中使用在此描 述的電壓偵測系統與方法的器件。智慧卡5〇〇包括一處理 為50 1,其可執行在記憶體5〇4中儲存的程式化指令,以 便處理亦在記憶體5〇4中儲存或透過一介面5〇7接收的資 124689.doc 200820613 料。記憶體504可代表多重不同類型的記憶體,例如R0M 或RAM、快閃記憶體、DRAM、SRAM等。例如,在一些 ^施方案中’程式指令係儲存在RQM,且當執行程式指令 曰守,處理器501可使用RAM的一些形式儲存中間資料。介 = 507可連同-無線通信通道(未在圖顯示)工作,該無線通 七通道包括(例如)調適用於特殊通信協定的Rf (射頻)信號 7 如’透過1S〇/IEC 14443 或1S0/IEC B693 (IS0 稱為國際 $準化組織;IEC稱為國際電工委員會)給予特徵化的協 定))在一些實施方案中,介面5〇7可連同調適成用於一特 疋通信協定(例如,藉由IS0/IEC 7816或IS0/IEC 7810給予 特徵化的協定)的有線通信通道(未在圖顯示)工作。^ 處理态501、記憶體5〇4與介面5〇7、連同其他組件(未在 賴示)係整個構成-電力負載川,且該電力負載係透過 目丽描述的電力系統供應電力。在-實施方案中,如圖所 不,智慧卡500可從下列三電源之一接收電力:一内部電 力儲存斋件513 (例如,電池或電量儲存電容器)、一直接 外部電源(例如’透過外部電力接觸517a與517B)、或一間 接外部電源(例如,透過智慧卡外部的射頻或其他電磁幅 射所傳送及透過一電力線圈520的由智慧卡所接收之能 里)。在一些實施方案中,一智慧卡500只使用上述電源之 一;在其他實施方案中,一智慧卡使用接收電力的多重方 法(例如,一組合卡)。 只要電力接收或提供給智慧卡5〇〇,其可由一電力電路 5 23處理。在一些實施方案中,電力電路523可將一部分接 124689.doc -21 - 200820613 收的電力儲存在一本地電力儲存器件。(例如,電力儲存 器件513 (如存在))。電力電路523亦可在多重電源之間切 換。例如,在―"組合卡"中,電力電路523可在一直接外 部電源(例如,電力接觸517A與517B)與一間接外部電源 (例如,電力線圈520)之間切換,此係(例如)取決於智慧卡 500是否位在將電力提供給電力接觸517A-B的一以接觸為 主讀卡機的情況或智慧卡500是否位在電力線圈52〇感應電 流的電磁場的情況。 在一實施方案中,如圖所示,電力電路523包括一電壓 凋即斋526,其可將一電壓參考529與一電壓供應532提供 給電力負載510。在一些實施方案中,電壓調節器526可將 電壓供應532調節至適合電力負載51〇的位準。如圖所示, 電力電路523提供單一電壓供應532與電壓參考529,但是 在其他實施方案中,額外電壓供應及/或參考亦可提供。 一干擾偵測器535亦包括在智慧卡500。在一些實施方案 中10亥干擾偵測器5 3 5包括電路或執行在此描述的方法。 例如’干擾偵測器535可偵測在智慧卡5〇〇的電壓干擾532 或電壓參考529軌上的電壓干擾。智慧卡500亦包括保護電 路538,若干擾偵測器535偵測一電壓干擾,其可啟動各種 動作。例如,在一些實施方案中,當偵測電壓干擾,該保 瘦電路538會重置智慧卡5〇〇之一部分(例如,處理器5〇1及/ 或C憶體504)。在一些實施方案中,當偵測一電壓干擾, 該保護電路538電源關閉至少一部分智慧卡5〇〇。 在一些實施方案中,一智慧卡(例如在此描述的智慧卡 124689.doc -22- 200820613 500)係比不包括一干擾偵測器的智慧卡更安全。特定言 之’智慧卡500可偵測一電壓干擾攻擊,並啟動適當動 作例如重置或電源關閉智慧卡500,避免駭客透過電壓 干擾攻擊而從智慧卡500獲得受保護的資訊。 許多實施方案已描述。然而,可瞭解到不同修改可達 成,而不致脫離揭露實施的精神與範疇。例如,智慧卡係 在此描述的電路與方法的一應用,但是這些電路與方法可 應用至其他器件。可修改以偵測各種類型的干擾,其包括 在正、參考與負電壓執上的正與負干擾。時間常數可調整 以偵測改變持續時間之干擾、或具有不同斜率的上升邊緣 或下降邊緣之干擾。因此,其他實施方案係在下列申請專 利範圍的範轉内。 【圖式簡單說明】 圖1係偵測電壓干擾的一系統之一方塊圖。 圖2提供描述與圖〗有關的不同信號的一連串波形。 圖3係可實施在圖1中所顯示之系統的一範例性電路之一 不意圖。 圖4 A-F描述圖3顯示電路的不同替代性經組態成。 圖5係其中可使用一電壓干擾偵測器的一範例性應用之 方塊圖。 不同圖式中的相同參考符號係表示類似器件。 【主要元件符號說明】 100 系統 103 輸入信號 124689.doc -23- 200820613 103R 上升邊緣 103F 下降邊緣 106 濾波器電路 109 比較電路 112 滤波信號 ^ 112F 下降邊緣 112R 上升邊緣 115 比較輸出信號 # 118 警報電路 121 警報信號 201 干擾 204 持續時間 ^ 210 標稱值 219 第二位準 225 > 228 位準 300 範例性電路 ^ 302 電壓供應軌 305A、305B、 305C、305D、互補式金氧半導體(CMOS) 305F 反相器 308 二極體 308A 陽極端子 308B 陰極端子 311 接地參考 314 比較器 124689.doc -24- 200820613
314A 正輸入 314B 負輸入 314C 比較器輸出 317 設定重置正反器電路 320 電容器 401 電路 405 重置線 410 第二二極體 500 智慧卡 501 處理器 504 記憶體 507 介面 510 電力負載 513 内部電力儲存器件 517A、517B 外部電力接觸 520 電力線圈 523 電力電路 526 電壓調節器 529 電壓參考 532 電壓供應 535 干擾偵測器 538 保護電路 124689.doc -25-
Claims (1)
- 200820613 十、申請專利範圍: 1· 一種裝置,其包含·· 一澹波器電路,其可接收一輸入信號,並可回應而產 生一濾波信號;及 一比較電路,其可接收該輸入信號與該濾波信號,且 當該渡波信號的振幅小於或實質上等於該輸入信號的振 中田時其可回應而輸出具有一第一位準之比較輸出信 u 且μ 5亥;慮波#號的振幅大於該輸入信號的振幅時, 其可回應而輸出具有一第二位準之比較輸出信號; 其中該濾波器電路係經組態以產生濾波信號,其包括 當該輸入信號的振幅實質上恆定或增加時,將一第一轉 移函數應用至該輸入信號,且當該輸入信號的振幅減少 ’將一第二轉移函數應用至該輸入信號。 2·如睛求項丨之裝置,其中該輸入信號係對應於一系統之 一電壓供應軌的一電壓信號。 3·如請求項2之裝置,其中該濾波器電路與該比較電路係 經組態以偵測在該電壓供應執上的一電壓干擾。 4·如凊求項3之裝置,其中該濾波器電路與該比較電路係 經組態以偵測在該電壓供應執上的一電壓干擾,其中該 電壓干擾會在一預定時間週期内,使該電壓供應執的一 位準在實質上一標稱電壓位準上開始上升至一最大電壓 位準’然後回復到實質上該標稱電壓位準。 5·如請求項4之裝置,其中該預定時間週期係實質上1〇奈 秒或更少。 124689.doc 200820613 6·如睛求項4之裝置,其中該預定時間週期係實質上100奈 秒或更少。 7.如晴求項1之裴置,其中該濾波器電路包含: 一互補金氧半導體(CMOS)反相器,其具有一電壓供應 輸入、一電壓參考輸入、一邏輯輸入與一邏輯輸出;及 一二極體,其具有一陽極端子與一陰極端子; 其中該CMOS反相器的電壓供應輸入係耦合至該二極 體的陰極端子,該二極體的陽極端子係耦合至該輸入信 號’該CMOS反相器的電壓參考輸入係耦合至系統的一 接地參考’該M〇s反相器的邏輯輸入係耦合至實質上對 應於δ亥系統之接地參考的一電壓位準,且該CMOS反相 器的邏輯輸出提供該濾波信號。 8·如請求項7之裝置,其中當該二極體係在正向偏壓狀態 時’該第一轉移函數係對應於在該CMOS反相器之寄生 電容及流經一部分該CMOS反相器與該二極體之電流的 一充電函數。 s求項7之裝置’其中當該二極體係在逆向偏壓狀態 時該第二轉移函數對應於該CMOS反相器之寄生電容 及可流經一部分該CMOS反相器與該二極體之電流的放 電函數。 10·如請求項7之裝置,其中該比較電路包含一比較器,其 八有正輪入、一負輸入與一比較器輸出;其中,該正 端子係輛合至該輸入信號,該負端子係耦合至該CMOS 反相器的邏輯輸出,且該比較器輸出提供該比較輸出信 124689.doc 200820613n.=請t項1之裝置,其進一步包含一警報電路,其接收 “比車又輸出信號,並回應而輸出具有 : -描斗、— 布模式或一第 、> 警報輸出信號,其中該馨報番的γ 舍嗲比_齡山 3報電路係經組態以 …比#乂輪出信號轉變成該第二位準時, 模式中輸出該警報輸出信號,並在該ι模式= 警報信號。 犋式甲輸出該12.如請求項"之裝置’其中該警報電路包含下列之至少之 一:一閃鎖器;-設定重置正反器電路;或一電路,直 經組態以儲存-值、接收—輸人、並基於與該储存值; 關的該輸入而提供一輸出。 13·如請求項U之裝置,其中該警報電路係經組態以當該比 較輸出信號轉變成該第二位準時,在該第二模式中頻繁 地輸出該警報信號。 14·如明求項11之裝置,其進一步包含一重置電路,其經組 恶以使該警報電路在一重置狀況後以第一模式輸出該馨 報信號。 ° 15·如請求項1之裝置,其進一步包含一保護電路,其可回 應於在第二模式輸出警報信號之該警報電路而啟動。 16.如請求項15之裝置,其中該保護電路包含一重置電路, 其可重置至少一部分之另一電路,其中該另一電路係耦 合至該輸入信號D 17·如睛求項15之裝置,其中該保護電路包含一電源控制電 路,其可關閉至少一部分之另一電路之電源,該另一電 124689.doc 200820613 路係叙合至該輸入信號。 18. —種方法,其包含: 接收一輸入信號; 判斷該輸入信號的一振幅是否增加或實質上保持怪定 或減少; 產生-滤波信號,其包括:若該振幅增加或實質上保 持怪定’將-第-轉移函數應用至該輸人信號;及若該 振減少,將一第二不同轉移函數應用至該輸入信號;及 比較該渡波信號與該接收的輪入信號,且若該渡波信 號的振幅小於或等於該輸人信號的振幅,提供具有一第 -位準的-輸出信號,且若該濾波信號的振幅大於該輸 入信號的振幅,提供且古—楚—^ 捉t、具有一弟一位準的該輸出信號。 19. 如請求項18之方法’其進—步包含t該輸出信號從該第 -位準轉變成該第二位準時,㈣該輸出信號之值。 20·如請求項18之方法,1中楹枇 外 /、肀徒供具有該弟二位準的一輸出 信號包含偵測在該輸入信號上的一電壓干擾。 21•如請求項20之方法’其中债測在該輸入信;上的一電壓 干擾包含偵測-電壓干擾,其可在—預定時間週期内使 該輸入信號之-位準在實質上一標稱位準上開始上升至 一最大電壓位準,铁彳纟!$ f | # 然後回復到實質上該標稱電壓位準。 22·如請求項21之方法,盆中 八中該預疋時間週期實質上係10奈 秒或更少。 23·如請求項21之方法,其中 T為ί貝疋Bf間週期實質上係1〇〇 奈秒或更少。 124689.doc 200820613 24. —種方法,其包含: 產生一輸入信號’其對應於一裝置的—供應電壓之— 位準; 判斷該位準是否增加或實質上保持恆定、或減少· 產生一濾波信號,其包括若該位準增加或實質上保持 恆定,將一第一轉移函數應用至該輸入信號;且若該位 準減少,將一第二不同轉移函數應用至該輸入信號;及 若該濾波信號的振幅超過該輸入信號的振幅, 警報信號。 25. 如凊求項24之方法,其進一步包含若該濾波信號的振幅 超過該輸入信號的振幅,啟動一保護電路。 26·如請求項25之方法’其中啟動該保護電路包含重置至少 該裝置之一部分。 27·如請求項25之方法,1由 乃凌,其中啟動該保護電路包含關閉至少 一部分之該裝置之電源。 28.如請求項24之方法,使^ ^ /、進一步包含比較該濾波信號與該 輸入信號,以判辦崎、♦、士 t 斷該/慮波仏號的振幅是否超過該輸入信 號的振幅。 124689.doc
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/519,382 US20080061843A1 (en) | 2006-09-11 | 2006-09-11 | Detecting voltage glitches |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW200820613A true TW200820613A (en) | 2008-05-01 |
Family
ID=39103061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096133295A TW200820613A (en) | 2006-09-11 | 2007-09-06 | Detecting voltage glitches |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20080061843A1 (zh) |
| TW (1) | TW200820613A (zh) |
| WO (1) | WO2008033712A2 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI509443B (zh) * | 2010-07-24 | 2015-11-21 | Cadence Design Systems Inc | 用於實施具有模擬感知之電子電路設計之方法、系統及製造物 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8997255B2 (en) * | 2006-07-31 | 2015-03-31 | Inside Secure | Verifying data integrity in a data storage device |
| US8352752B2 (en) * | 2006-09-01 | 2013-01-08 | Inside Secure | Detecting radiation-based attacks |
| US20100013631A1 (en) * | 2008-07-16 | 2010-01-21 | Infineon Technologies Ag | Alarm recognition |
| KR20100060212A (ko) * | 2008-11-27 | 2010-06-07 | 삼성전자주식회사 | 노이즈 필터를 포함하는 집적회로 장치 |
| CN101943729B (zh) * | 2009-07-06 | 2012-03-28 | 北京中电华大电子设计有限责任公司 | 一种电源、地上毛刺的快速低功耗检测电路 |
| US8525265B2 (en) * | 2010-02-12 | 2013-09-03 | United Microelectronics Corp. | Electrostatic discharge protection circuit |
| US9143876B2 (en) * | 2011-11-17 | 2015-09-22 | Infineon Technologies Ag | Glitch detection and method for detecting a glitch |
| CN103034804B (zh) * | 2012-12-11 | 2015-12-23 | 深圳国微技术有限公司 | 安全芯片及其攻击检测电路 |
| US9523722B2 (en) * | 2014-06-02 | 2016-12-20 | Winbond Electronics Corporation | Method and apparatus for supply voltage glitch detection in a monolithic integrated circuit device |
| BR102016025732B1 (pt) * | 2016-11-03 | 2022-11-01 | Centro Nacional De Tecnologia Eletrônica Avançada S.A | Circuito detector de pulsos rápidos na tensão de alimentação de circuitos integrados e método de detecção |
| US9941880B1 (en) * | 2016-11-16 | 2018-04-10 | Xilinx, Inc. | Secure voltage regulator |
| US10726122B2 (en) * | 2017-07-03 | 2020-07-28 | Nxp B.V. | Automatic reset filter deactivation during critical security processes |
| US11190177B2 (en) * | 2019-02-21 | 2021-11-30 | Shenzhen GOODIX Technology Co., Ltd. | Diode with low threshold voltage and high breakdown voltage |
| WO2020257958A1 (zh) * | 2019-06-24 | 2020-12-30 | 深圳市汇顶科技股份有限公司 | 毛刺信号检测电路、安全芯片和电子设备 |
| EP3783371B1 (en) | 2019-06-24 | 2022-09-07 | Shenzhen Goodix Technology Co., Ltd. | Glitch signal detection circuit, security chip, and electronic apparatus |
| CN112673263B (zh) * | 2019-08-15 | 2023-05-12 | 深圳市汇顶科技股份有限公司 | 毛刺信号检测电路、安全芯片和电子设备 |
| FR3107357B1 (fr) * | 2020-02-13 | 2022-03-04 | St Microelectronics Grenoble 2 | Détection de perturbations d'une alimentation électrique d'un circuit électronique |
| US11855641B2 (en) * | 2020-07-07 | 2023-12-26 | Infineon Technologies LLC | Integrated resistor network and method for fabricating the same |
Family Cites Families (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6184054A (ja) * | 1984-09-27 | 1986-04-28 | シーメンス、アクチエンゲゼルシヤフト | 集積mos回路 |
| JPS61218143A (ja) * | 1985-03-25 | 1986-09-27 | Hitachi Ltd | 半導体集積回路装置 |
| JP2648840B2 (ja) * | 1988-11-22 | 1997-09-03 | 株式会社日立製作所 | 半導体記憶装置 |
| FR2648652B1 (fr) * | 1989-06-19 | 1994-03-18 | Alcatel Business Systems | Interface pour acces en emission et en reception au support de transmission synchrone d'un reseau de commutation reparti |
| US5027397A (en) * | 1989-09-12 | 1991-06-25 | International Business Machines Corporation | Data protection by detection of intrusion into electronic assemblies |
| US5107139A (en) * | 1990-03-30 | 1992-04-21 | Texas Instruments Incorporated | On-chip transient event detector |
| US5053992A (en) * | 1990-10-04 | 1991-10-01 | General Instrument Corporation | Prevention of inspection of secret data stored in encapsulated integrated circuit chip |
| JPH04268809A (ja) * | 1991-02-22 | 1992-09-24 | Mitsubishi Electric Corp | パルス信号抽出方法及びその装置 |
| JP2716906B2 (ja) * | 1992-03-27 | 1998-02-18 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US5546074A (en) * | 1993-08-19 | 1996-08-13 | Sentrol, Inc. | Smoke detector system with self-diagnostic capabilities and replaceable smoke intake canopy |
| US5469141A (en) * | 1994-03-16 | 1995-11-21 | George Sellman | Optical motion sensor and method for operating same |
| US5684460A (en) * | 1994-04-22 | 1997-11-04 | The United States Of America As Represented By The Secretary Of The Army | Motion and sound monitor and stimulator |
| US6204701B1 (en) * | 1994-05-31 | 2001-03-20 | Texas Instruments Incorporated | Power up detection circuit |
| US5533123A (en) * | 1994-06-28 | 1996-07-02 | National Semiconductor Corporation | Programmable distributed personal security |
| US5736777A (en) * | 1995-12-29 | 1998-04-07 | Intel Corporation | Method and apparatus for fast self-destruction of a CMOS integrated circuit |
| US5712973A (en) * | 1996-05-20 | 1998-01-27 | International Business Machines Corp. | Wireless proximity containment security |
| US5796148A (en) * | 1996-05-31 | 1998-08-18 | Analog Devices, Inc. | Integrated circuits |
| US5898711A (en) * | 1997-05-15 | 1999-04-27 | Vlsi Technology, Inc. | Single event upset detection and protection in an integrated circuit |
| JP3576382B2 (ja) * | 1997-10-31 | 2004-10-13 | シャープ株式会社 | インターフェース回路及び液晶駆動回路 |
| JP3802239B2 (ja) * | 1998-08-17 | 2006-07-26 | 株式会社東芝 | 半導体集積回路 |
| US20020046373A1 (en) * | 1998-09-30 | 2002-04-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory testing apparatus |
| US6414318B1 (en) * | 1998-11-06 | 2002-07-02 | Bridge Semiconductor Corporation | Electronic circuit |
| FR2786911A1 (fr) * | 1998-12-02 | 2000-06-09 | St Microelectronics Sa | Memoire eeprom securisee comportant des moyens de detection d'effacement par uv |
| US6553496B1 (en) * | 1999-02-01 | 2003-04-22 | Koninklijke Philips Electronics N.V. | Integration of security modules on an integrated circuit |
| US6665161B1 (en) * | 1999-06-11 | 2003-12-16 | Bae Systems Information & Electronic Systems Integration, Inc. | Semiconductor circuit having increased susceptibility to ionizing radiation |
| JP2001077681A (ja) * | 1999-09-02 | 2001-03-23 | Fujitsu Ltd | パワー・オン・リセット信号作成回路 |
| US6462971B1 (en) * | 1999-09-24 | 2002-10-08 | Power Integrations, Inc. | Method and apparatus providing a multi-function terminal for a power supply controller |
| US6377086B1 (en) * | 1999-10-05 | 2002-04-23 | Agere Systems Guardian Corp. | Low power dual-voltage sense circuit buffer |
| US6552886B1 (en) * | 2000-06-29 | 2003-04-22 | Pericom Semiconductor Corp. | Active Vcc-to-Vss ESD clamp with hystersis for low supply chips |
| FR2818766A1 (fr) * | 2000-12-21 | 2002-06-28 | Bull Cp8 | Procede de securisation de l'execution d'un programme implante dans un module electronique a microprocesseur, ainsi que le module electronique et la carte a microcircuit associes |
| JP2003032098A (ja) * | 2001-07-16 | 2003-01-31 | Oki Electric Ind Co Ltd | 出力バッファ回路 |
| KR100471147B1 (ko) * | 2002-02-05 | 2005-03-08 | 삼성전자주식회사 | 보안 기능을 갖는 반도체 집적 회로 |
| US7142400B1 (en) * | 2002-03-27 | 2006-11-28 | Cypress Semiconductor Corp. | Method and apparatus for recovery from power supply transient stress conditions |
| US7050781B2 (en) * | 2002-05-16 | 2006-05-23 | Intel Corporation | Self-calibrating tunable filter |
| WO2003102510A2 (en) * | 2002-06-04 | 2003-12-11 | Nds Limited | Prevention of tampering in electronic devices |
| US7042756B2 (en) * | 2002-10-18 | 2006-05-09 | Viciciv Technology | Configurable storage device |
| US6956473B2 (en) * | 2003-01-06 | 2005-10-18 | Jbs Technologies, Llc | Self-adjusting alarm system |
| US6969859B2 (en) * | 2003-05-14 | 2005-11-29 | International Business Machines Corporation | Radiation detecting system |
| DE10327285A1 (de) * | 2003-06-17 | 2005-01-13 | Infineon Technologies Ag | Schaltungsanordnung |
| EP1801616A3 (en) * | 2003-07-12 | 2007-07-04 | Radiation Watch Ltd | Ionising radiation detector |
| US7045788B2 (en) * | 2003-08-04 | 2006-05-16 | Thermo Electron Corporation | Multi-way radiation monitoring |
| US6868009B1 (en) * | 2003-10-20 | 2005-03-15 | Macronix International Co., Ltd. | Flash memory device with byte erase |
| JP4057990B2 (ja) * | 2003-10-23 | 2008-03-05 | 東芝マイクロエレクトロニクス株式会社 | 半導体集積回路装置 |
| DE102004037590B4 (de) * | 2004-08-03 | 2006-06-14 | Infineon Technologies Ag | Integrierte Schaltung und Verfahren zum Betrieb einer solchen |
| US7442583B2 (en) * | 2004-12-17 | 2008-10-28 | International Business Machines Corporation | Using electrically programmable fuses to hide architecture, prevent reverse engineering, and make a device inoperable |
| US7348836B1 (en) * | 2005-08-15 | 2008-03-25 | Nvidia Corporation | Integrated circuit core power supply event monitor |
| US7295046B2 (en) * | 2006-01-09 | 2007-11-13 | Atmel Corporation | Power down detection circuit |
| US20070171587A1 (en) * | 2006-01-26 | 2007-07-26 | Chien-Ming Lee | Esd protection circuit with feedback technique |
| US8352752B2 (en) * | 2006-09-01 | 2013-01-08 | Inside Secure | Detecting radiation-based attacks |
-
2006
- 2006-09-11 US US11/519,382 patent/US20080061843A1/en not_active Abandoned
-
2007
- 2007-09-06 WO PCT/US2007/077715 patent/WO2008033712A2/en not_active Ceased
- 2007-09-06 TW TW096133295A patent/TW200820613A/zh unknown
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI509443B (zh) * | 2010-07-24 | 2015-11-21 | Cadence Design Systems Inc | 用於實施具有模擬感知之電子電路設計之方法、系統及製造物 |
| US9223925B2 (en) | 2010-07-24 | 2015-12-29 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing electronic circuit designs with simulation awareness |
| US9330222B2 (en) | 2010-07-24 | 2016-05-03 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing electronic circuit designs with electro-migration awareness |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2008033712A3 (en) | 2008-05-08 |
| US20080061843A1 (en) | 2008-03-13 |
| WO2008033712A2 (en) | 2008-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200820613A (en) | Detecting voltage glitches | |
| US9369124B2 (en) | Power-on-reset circuit with low power consumption | |
| US9714976B2 (en) | Circuit and method for detecting a fault attack | |
| US9525407B2 (en) | Power monitoring circuit, and a power up reset generator | |
| US9811062B2 (en) | Power supply switching circuit, electronic device, and control method of power supply switching circuit | |
| KR101681219B1 (ko) | 링 오실레이터 기반 물리적으로 클론가능하지 않은 기능 및 연령 검출 회로를 사용하는 집적 회로 식별 및 의존성 검증 | |
| TWI399950B (zh) | 提供用於遵從epco的rfid標籤中之射頻調幅訊號的低功率低電壓資料偵測電路之方法 | |
| US8819609B2 (en) | Countermeasure method and device for protecting data circulating in an electronic microcircuit | |
| US6813209B2 (en) | Current integrating sense amplifier for memory modules in RFID | |
| US8188787B2 (en) | Peak detector for detecting peaks in a modulated signal | |
| CN110462415A (zh) | 毛刺信号检测电路、安全芯片和电子设备 | |
| US8138764B2 (en) | Test circuit for monitoring a bandgap circuit | |
| US11187731B2 (en) | Power glitch signal detection circuit, security chip and electronic apparatus | |
| JP2011041280A (ja) | 電子回路の作動の監視 | |
| JP6284630B2 (ja) | セキュアシステムおよび保護方法 | |
| US20170201091A1 (en) | Power node communication for device detection and control | |
| JP2017537544A (ja) | 負荷スイッチのための出力放電技法 | |
| EP1986136A1 (fr) | Circuit transpondeur à unité à double extracteur d'horloge | |
| US10998276B2 (en) | Integrated circuit | |
| TWI806742B (zh) | 毛刺檢測器 | |
| JP2019204328A (ja) | フラグ保持回路及びフラグ保持方法 | |
| JP4443143B2 (ja) | 過電流保護回路 | |
| TWI864389B (zh) | 電源供應裝置、方法與安全系統 | |
| US20190130237A1 (en) | A radio frequency identification (RFID) tag and a method for limiting supply voltage of a RFID tag | |
| JP2004236407A (ja) | 地絡検出回路 |