TW200812073A

TW200812073A - Thin film fuse phase change cell with thermal isolation layer and manufacturing method

Info

Publication number: TW200812073A
Application number: TW96113723A
Authority: TW
Inventors: Shih-Hung Chen
Original assignee: Macronix Int Co Ltd
Priority date: 2006-08-22
Filing date: 2007-04-18
Publication date: 2008-03-01
Also published as: TWI328873B; CN101132050A; CN100502084C

Description

200812073 九、發明說明：【相關申請案資料】本案係與於2005年6月17曰申請之美國部份延續申請案相關，該申請案之申請案號為11/155,067，發明名稱為” THIN FILM FUSE PHASE CHANGE RAM AND MANUFACTURING METHOD"。胃【聯合研究合約之當事人】國際商業機械公司紐約公司、旺宏國際股份有限公司台湾公司及英飛凌技術公司（Infineon Technologies A.G·)德國公司係為聯合研究合約之當事人。【發明所屬之技術領域】本發明係有關於使用相變化記憶材料的高密度記憶元件，包括以硫屬化物為基礎的材料與其他材料，並有關於 _ 用以製造此等元件的方法。【先前技術】 1 =相=化為基礎之記憶材料係被廣泛地運用於讀寫光。，些材料包括有至少兩種固態相，包括如一大部 ill曰曰恶之固悲相，以及一大體上為結晶態之固態相。係用於讀寫光碟片巾，以在二種相中切換，並讀取此種t料於相變化之後的光學性質。如石瓜屬化物及類似材料之此等相變化記憶材料，可藉 200812073 由施加其幅度適用於化。一般而古非曰& ^路中之⑽’而致使晶相變值可輕易^ir之特徵係其電阻高於結晶態，此電阻可程式化電阻;^而用以作為指示。這種特性則引發使用田I材料以形成非揮發性記憶體電路等姐趣，此電路可用於隨機存取讀寫。电塔寺/、题此攸非晶態轉變至結晶態一一^ 晶態轉變至非晶以以丁共4々也去^ h机步驟攸結電流步驟，下才曰稱為重置⑽叫)—般係為一高

社曰社構ii短暫的高電流密度脈衝以融化或破壞相變化材料會快速冷卻，抑制相變化的狀能下幾變化結構得以維持在非晶態。理想二下，致使相變化材料從結晶態轉變至非晶態之重置，幅度應越低越好。欲降低重置所需的重置電流幅度，可藉由減低在記憶體中的相變化材料元件的尺寸、以及減少 =極與此相變化材料之接觸面積而達成，因此可針對此相變化材料元件施加較小的簡t流值而達成較高的電流密度。此項域叙展的一種方法係致力於在一積體電路結構上形成微小孔洞，並使用微量可程式化之電阻材料填充這些微小孔洞。致力於此等微小孔洞的專利包括··於1997年 11月11曰公告之美國專利第5,健7，112號，，Multibit single Cell Memory Element Having Tapered Contact”、發明人為 Ovshmky;於1998年8月4日公告之美國專利第5,789,277 號”Method of Making Chalogenide [sic] Memory Device”、發明人為Zahorik等；於2000年11月21日公告之美國專利第 6,150,253 號” Controllable Ovonic Phase-Change

Semiconductor Memory Device and Methods of Fabricating the Same，，、發明人為Doan等。 200812073 尺寸ΐ二的尺度製造這些裝置、以及欲滿足生產大題、。Β守所需求的嚴格製程變數時，則會遭遇到問錶1二么二個與較小尺寸之相變化細胞相關的問題是由環 J " 品域的材料之導熱細數所造成。為了導致相變化，在主動區域内的相變化材料之溫度必須達到相變化 1臨界值。然而’由通過相變化材料之電流所產生的埶备巧繞結構很快傳導走。此將熱由此主動區域内的相變& 材料傳導走會降低電流的加熱效應，也同時會干擾此相變化材料的運作。因此，希羞能提供一種記憶細胞(memory cell)結構其 $括有小尺寸以及低重置電流，以及用以製造此等結構之法其可滿足生產大尺寸記憶裝置時的嚴格製程變數規 :少係提供一種製造程序與結構，其係相容於用乂在同一積體電路上製造周邊電路。【發明内容】本發明係描述一種相變化隨機存取記憶（PCRAM)元 =，其係適用於-大尺寸積體電路中。在此所描述的技術， G括一，憶το件，其包括具有一頂側之第一電極、具有一項側之第二電極、以及位於第電極與第二電極之間的絕緣構件。絕緣構件在第一與第二電極之間、接近第一電極之頂側與第二電極之頂侧處，具有一厚度。一薄膜導橋橫跨了絕緣構件，並定義了一電極間路徑於第一與第二電極之間、橫跨絕緣構件處。此薄膜導橋包括一相變化材料的主動層，以及一提供此主動層與其下結構之1間的熱隔離毯子材料層。此提供熱隔離的毯子材料可以包含與主動層的相變化材料相同之物質。此提供熱隔離的毯子材料可以包 200812073 含-複合結構’其具有—第―隔離層，以及其中隔離層係隔離主_與熱絕緣層料 T广二緣構件的電極間路徑動ΐ有:之=。橫跨絕的寬度所定義。為了說明方便路=可c構件的結構。然而對於相變化記憶體古 1 ϋ保險絲而是包括了具有至少二固㈣目=ς屬化^;=呆險絲，料，此二固態相可藉由施加一電流於屬其==或類似材第-與第二電極之間而可逆地誘發。絕。；J壓於於該熱絕緣材料毯子之上，其中該熱絕緣材料右位導熱性低於該電絕緣材料層。子具有一文到相k化的記憶材料的體積可以絕_件的厚度u軸的路徑長度）、用以形成^；=由厚度（y軸）、以及導橋中垂直於路徑長度的^橋^專膜所定義。在實施例中，絕緣構件的寬度、以及^以=) 橋之薄膜記憶材料的厚度，係由薄膜厚度所定Μ ，成導受限於用以形成此記憶細胞之二圖案製程不小於-最小特徵尺寸F，此特徵尺寸F係為：：以係明實施例之材料層時所制的微影製㈣ ^化士發例中，導橋的寬度係光阻伊剪技術所 ^貫施罩圖案係用以定義-微影光阻結構於此晶片上、^ -遮 ^小特徵尺寸F，且此餘結構係利用等向性— ;以達成小於F的特徵尺寸。經修剪的光 ▲修來轉移此較窄圖案至記憶材料上的絕緣材料層構^破用可使用其他技㈣切體電財的—射 ::亦因此’具有簡單構造的相變化記憶細胞，可。重置電流與低耗能的目的，並且易於製造。吊从小 200812073 在本發明所述技的貫施例中，係提供―記憶列。在此陣列中，稷數個電極構件以及位於電極門的絕緣構件’係在一積體電路上形成一電極層。 = 具有一上表面，其在本發明某些實施例中係為每餅^ 的表面。在成對電極構件之間、橫跨絕緣構件二貝目對應，數個薄膜導橋，其具有熱絕緣毯子。從電極層中之 J極、穿越電極層上表面之薄膜導橋、而到‘電極層弟一電極的一電流路徑，係形成於此陣列中一 J 胞之中。呀一纪憶細在本發明中，積體電路中之電極層之下的電用習知用以形成邏輯電路與記憶陣列電路：利例如-互補金氧半導體(CMGS)技術。軸而形成，此外，在此處所描述之一陣列實施例中，之上的電路以及具有熱絕緣毯子的導橋陣 ^ ^ :線。在此處所描述之一位元線於電極層中的電極構件係作為-記憶細胞：的兩=:胞ΓΠ:電例中，複數侔位i^/極卜在處所描述之實施中的對應行的位元線可以被安排成沿著一陣列結構以與第—=:行中的_鄰記憶細胞分享-接觸形成士 Hit4:種製造記憶元件的方法。此方法包括電_衫1/完成前段製程生成電路之基板上。此極和絕緣構件===;此第-電極、第二電甲在此電極層的上表面，且此絕緣構件具 200812073 有介於此第一電極和第二電極上表面之間的一寬度，並與之前所描述的相變化記憶細胞結構連接。此方法亦包括形成一導橋的記憶材料，於橫跨該絕緣構件的該電極層的該上表面為了每一即將形成之相變化記憶細胞，此導橋具有一熱絕緣毯子。此導橋依包含一記憶材料薄膜其具有一第一端與一第二端，且與第一與第二電極在第一端接觸。此導橋定義一電極間路徑於橫跨該絕緣構件的該第一電極與該第二電極之間，該電極間路徑具有一由該絕緣構件寬度所第一之一路徑長度。在此方法的實施例中，於此電極層上的一存取結構係利用形成一圖案化的導電層於此導橋之上來達成，以及形成一接觸於此第一電極與此圖案化的導電層之間。本發明的其他目的以及優點等將可透過下列說明申請專利範圍及所附圖式獲得充分暸解。【實施方式】本發明之薄膜保險絲相變化記憶細胞、此等記憶細胞所形成的陣列、以及用以製造此記憶細胞的方法，係對照至第1-16圖而做詳細的敘述。第1圖係繪示一記憶細胞1(1的基本結構，包括位於電極層之上的記憶材料導橋11，其包括一第一電極12、一第二電極13、以及位於第一電極12與第二電極13之間的絕緣構件14。如圖所示，第一與第二電極12，13具有上表面 12a與13 a。相同地，亦具有一上表面14a。在此實施例中，在電極層中的該些結構的上表面12a，13a,14a，係定義J電極層一實質上平坦的上表面。在其他的實施例中，上表面 12a，13a，14a並不在同一平面上，例如可以絕緣構件14延伸 200812073 以在電極之間形成一絕緣的牆。記憶材料導橋11包括一記憶材料的主動層15位於電極層的平坦上表面之上，使得在第一電極與導橋11之間、以及位於第二電極13與導橋11 之間的接觸，係由導橋11之主動層15底侧所達成。此導橋11包括一熱絕緣的毯子，其包含有阻障層16和17的熱絕緣材料覆蓋於記憶材料的主動層15之上，以將主動層 15所產生的熱限制在此記憶細胞的一主動區域内。此阻障層16包含如氧化矽或氮化矽等材料，其可提供介於主動層 15與層17之間的電絕緣。而此阻障層16亦可作為介於熱絕緣材料層17與記憶細胞主動層15之間的一擴散阻障層之用。在所顯示的實施例中，此毯子僅覆蓋主動層15之上方。在其他的實施例中，此毯子亦可包覆主動層15之侧面。此外，阻障層16和熱絕緣材料層17也可以包含各自的多層複合物結構。存取電路的實施方式可以多種組態接觸至第一電極12 與第二電極13，以控制記憶細胞的操作，使得其可被程式化而將導橋11之主動層15被設定於二固態相之一，此二固態相可利用記憶材料而可逆地實施。舉例而言，使用一含硫屬化物之相變化記憶材料，此記憶細胞可被設定至一相對高的電阻態，其中此導橋在 >電流路徑中的至少一部份係為非晶態，而在電流路徑中的導橋的大部分係處於相當低電阻的結晶態中。此主動層15中的主動區域係為一相變化記憶細胞中、材料被誘發以在至少二固態相中切換的區域。在所顯示的實施例中，此位於主動層15中的主動區域係大致於絕緣構件14之上。可以理解的是，此主動區域可以製造得非常微小，減少用以誘發相變化所需要的電流幅度。 11 200812073 此主動區域的長度L「 4 稱為通道介電質）介於第—4) 緣構件14(圖中厚度所定義。此長度L·可藓出4° /、，一電極13之間的緣壁14的寬度而控制。(在=控制記憶細胞實施例中的絕膜定義絕緣壁14的長度.，）鉍例中，我們並未使用薄

ί。二二:施例中’導橋厚度τ係為50峨以 I 施例中，導橋厚度係為術m以下。是’導橋5度4甚至可以利用如原子層沈積技:等= 二視丄寸：應用的需求而定，只要此厚度可令導橋執行其圮饭兀：的目的即可，亦即具有至少二固態相、且可逆地由:電^施加至第-與第二電極之間的電壓所誘發。 V橋見度W(z軸）亦非常微小。在較佳實施例中，此橋寬度W係少於應賺。在某些實施例中，導橋寬度係、^ 40 nm以下。句記憶細胞的實施例係包括以相變化為基礎的記憶材料所構成的導橋11，相變化材料可》包括硫屬化物為基礎的材料以及其他材料。硫屬化物包括下列四元素之任—者··氧 (冗）石1(S)石西（Se)、以及碲（Te)，形成元素週期表上第VI #的部分。硫屬化物包括將—硫屬力素與一更為正電性之元素或自由基結合而得。硫屬化合物合金包括將疏屬化合物與其他物質如過渡金料結合…韻化合物合金通常包括-個以上選自元素週期表第六欄的元素，例如鍺（Ge)以及錫（Sn)。通常，硫屬化合物合金包括下列 200812073 元素中一個以上的複合物：綠Γ 以及銀（Ag)。許多以相變化鎵（Ga)、銦㈤、述於技術文件t，包括下心t狀域频已經被描銻/碲、錯/蹄、鍺/錄/碲、減鎵/銻、銦/銻、銦/石西、銦/録/鍺、銀/銦/錄/碌、鍺鎵/砸鱗、錫/錄/碲、缚/踢/銻/碲、鍺/銻/硒/碲、以及碲 /，/錄/硫。在鍺/料合金家族中，可以嘗試大範圍的合金成为。此成^以下闕徵式以：TeaGeb.SW(a+b)。

-位研九貝㈣了最有用的合金係為，在沈積材料中所包含之平均4濃度係遠低於7Q%，典型地係低於6〇%，亚在一般型態合金中的碲含量範圍從最低23%至最高 58%，且最佳係介於48%至58%之碲含量。鍺的濃度係高於約5%，且其在材料中的平均範圍係從最低8%至最高 30%，一般係低於5〇%。最佳地，鍺的濃度範圍係介於8% 至40%。在此成分中所剩下的主要成分則為銻。上述百分比係為原子百分比’其為所有組成元素加總為1。 (Ovshinky 6112專利，攔1〇〜11)由另一研究者所評估的特殊合金包括 Ge2Sb2Te5、GeSb2Te4、以及 GeSb4Te7。 (Noboru Yamada 5 ^Potential of Ge-Sb-Te Phase-change Optical Disks for High-Data-Rate Recording55, SPIE v.31〇9 pp. 28-37(1997))更一般地，過渡金屬如鉻(Cr)、鐵(pe)、鎳(Ni)、鈮(Nb)、鈀(Pd)、鉑（Pt)、以及上述之混合物或合金，可與鍺/銻/碲結合以形成一相變化合金其包括有可程式化的電阻性質。可使用的記憶材料的特殊範例，係如

Ovshinsky ‘112專利中攔11-13所述，其範例在此係列入參考。夕相變化合金能在此細胞主動通道區域内依其位置順序於材料為一般非晶狀態之第一結構狀態與為一般結晶固體

S 13 200812073 狀悲之第二結構狀態之間切換。這些合金至少離。,tF约a「 ^又心疋 # ，、果非晶」係用以指稱一相對权無次序之結構，

之二單晶更無次序性，而帶有可偵測之特徵如較之結晶態^高之電阻值。此詞彙「結晶態」係用以指稱一相對車乂有-人序之結構，其較之非晶態更有次序，因此包括有可偵^的#寸徵例如比非晶態更低的電阻值。典型地，相變化材料可電切換至完全結晶態與完全非晶態之間所有可偵測的=同狀態。其他受到非晶態與結晶態之改變而影響之材料^中包括，原子次序、自由電子密度、以及活化能。此 =料可切換成為不同的固態、或可切換成為由兩種以上固二斤幵7成之混合物，提供從非晶態至結晶態之間的灰階部刀此^料中的電性質亦可能隨之改變。相k化合金可藉由施加一電脈衝而從一種相態切換至另相您。先前觀察指出，一較短、較大幅度的脈衝傾向於將相變化材料的相態改變成大體為非晶態。一較長、較度的脈衝傾向於將相變化材料的相態改變成大體為結曰^恶。在較短、較大幅度脈衝中的能量夠大，因此足以破壞結晶結構的鍵結，同時夠短因此可以防止原子再次排列成結晶態。在沒有不適當實驗的情形下，可決定特別適用於一特定相變化合金的適當脈衝懂變曲線。在本文的後續部分，此相變化材料係以GST代稱，同時吾人亦需瞭解，亦可使用其他類型之相變化材料。在本文中所描述之一種適用於PCRAM中之材料，係為Ge2Sb2Te5。可用於本發明其他實施例中之其他可程式化之記憶材料包括，掺雜N2之GST、GexSby、或其他以不同結晶態轉換來決定電阻之物質；PrxCayMn03、PrSrMnO、ZrOx、TiOx、 NiOx、WOx、經摻雜的SrTi03或其他利用電脈衝以改變電 14 200812073 阻狀恶的材料；或其他使用一電脈衝以改變電阻狀態之物

質 ’ TCNQ(7,7,8,8-tetracyanoquinodinietliane)、PCBM (methanofullerene 6,6-phenyl C61 -butyric acid methyl ester)、TCNQ_PCBM、Cu-TCNQ、Ag-TCNQ、C6(rTCNQ、以其他物質摻雜之TCNQ、或任何其他聚合物材料其包括有以一。電脈衝而控制之雙穩定或多穩定電阻態。所熱絕緣材料層Π的材料可以使用與記憶材料相同的物質，如在此細胞一實施例中的GST。在其他的實施例中，此ίί緣材料17包含聚乙烯胺或是其他具有較此導橋上之二電層為低的導熱係數的物質。熱絕緣材料層的代表性包括下列元素組合而層的材料：矽、碳、氧、氟、與虱〕適合用做為熱絕緣蓋層的熱絕緣材料，包括二氧化氧碳切、聚亞醯胺、聚_、以及氟碳聚合物。 S15做為熱絕緣覆蓋層的材料，包括氟化二氧化 ether/ ί氧矽烷⑽卿㈣⑽繼）、聚環烯醚（P〇1yarylene 孔性倍车$夕生氧化矽”夕孔(mesoporous)氧化矽、多或多魏、多孔性聚魏胺及多孔性環烯醚。單層二、、，Q構可以提供熱絕緣及電絕緣效果。於了PCRAM細胞、的結構。這些細胞係形成示）等的、r二f 21之上:例如淺溝槽絕緣介電質(STI)(未列。此存=Γ構’係隔離了成對的記憶細胞存取電晶體 26作用為Λ 在—p縣板21之中，m型終端極終端。1 夕，同，極區域、以及n型終端25,27作用為汲介電填充字^線23,24係做為存取電晶體的閘極。為圖案4以籌係!=晶_氣之上。此層係 m包括共同源極線28以及栓塞結構

15 200812073 或是其他材料及組合 V i結構用。共同源極線28其係接觸線:、此二/二並：著陣列中的一列而作用為共同源極土，土、、、口構29,30係分別接觸至汲極終端25,26。填充 Ϊ 不）、共同源極線28、以及栓塞結構29,3〇均且板致平垣之上表面’或者適合用做為形成-電極層”、之基

迦極層31包括了電極構件32,33,34、其係由如絕緣 t a，5b等絕緣構件而與彼此分隔，以及基底構件刊' Γιΐΐί栅係由如下所述之—侧壁製程所形成。在本實施 =f中，基底構件可厚於絕緣栅祝⑽，並將電極構二…、同源極線28隔離。舉例而言，基底構件可以介於80到MOnm之間，而絕緣柵則遠窄於此，^ 必須減少在源極線28與電極構件33之間的電 · 本實施例中，絕緣栅叫说在電極構件二括工薄膜介電材料，其在電極層31表面的厚度係由;;^ 的薄膜厚度所決定。土上一複合材料之記憶導橋36a (例如GST)係位於一毯子之上，其包括一阻P早層36a和一熱絕緣材料層36c，其位於電極層31之上的一側、橫跨緻緣侧壁35a而形成第一記憶細胞，同時一薄膜記憶材料導橋37 (例如GST)係位於％子之上，其包括一阻p早層37a和一熱絕緣材剩^声 3^、’係位於電極層31之上的另一侧、橫跨絕緣柵35b ^ 形成一第二記憶細胞。一介電填充層（未示）係位於薄膜導橋之上。介電填充層包括二氧化砍、聚亞醯胺、氮化石夕、或其他介電填充材料。此熱絕緣材料層毯子37c具有較此之填充介電層為 16 200812073 低的一導熱係數。鎢栓塞38接觸至電極構件33 ◦包括有 ^ 金屬或其他導電材料（包括在陣列結構中的位元線）的圖 - 案化導電層40，係位於介電填充層之上，並接觸至栓塞38 以建立對於對應至薄膜導橋左方的主動層36a與薄膜導橋右方的主動層37a之記憶細胞的存取。第3圖係顯示在第2圖中之半導體基板21上的結構，以佈局的方式呈現。因此，字元線23,24的排列係實質上平行於共同源極線28，沿著一記憶細胞陣列中的共同源極 _ 線而排列。栓塞29,30係分別接觸至半導體基板内的存取電晶體的終端、以及電極構件32,34的底侧。薄膜記憶材料導橋36,37係位於電極構件32,33，’34之上，且絕緣柵 35a，35b係分隔這些電極構件。栓塞38係接觸至位於導橋 35與37之間的電極構件33、以及在圖案化導電層40之下的金屬位元線41 (在第3圖中為透明）的底侧。金屬位元線42 (非透明）亦繪示於第3圖中，以強調此結構的陣列佈局。在操作中，對應至導橋36的記憶細胞的存取，係藉由 φ 施加一控制信號至字元線23而達成，字元線23係將共同源極線28經由終端25、栓塞29、以及電極構件32而耦接至薄膜導橋36。電極構件33係經由接觸栓塞38而耦接至在圖案化導電層中的一條位元線。相似地，對應至導橋37 的記憶細胞的存取，係藉由施加一控制信號至字元線24而達成。可以暸解的是，在第2與3圖的結構中可以使用多種不同材料。舉例而言，可使用銅金屬化。其他類型的金屬化如鋁、氮化鈦、以及含鎢材料等，亦可被使用。同時，亦可使用如經摻雜的多晶矽等非金屬導電材料。在所述實 17 200812073 施例中所使用的者，此電極可為才料’較佳係為氮化欽或氮化鈕。或遝白i 化鋁鈦或氮化鋁钽、或可包括一個以上㈣、以及由上、=(^、銥(Ir)、鑭(La)、鎳⑽、以及舒 35a，35b可為二氧^素所構成之合金。電極間絕緣栅他低介電常數之、氮化石夕、氧化銘、或其以上選自下列群扭甩貝或者，電極間絕緣層可包括一個及碳。、、、之^素：石夕、鈦、铭、纽、氮、氧、以弟4圖係纟备— 3圖所做的插^而、：,憶陣列的示意圖’其可參考第2與第2與3圖;施。因此，第4圖中的標號係對應至列結構可利用其H胞的是’第4圖中所示的陣共同源極線28、A _ 構而貫施。在第4圖的說明中，於Y軸。敍致上平行方塊45中的Y解碼哭以及i上平仃於x軸。因此，在線23,24。在方播4、、、二子兀線驅動器，係耦接至字元則係柄接至位元緩，X解碼器以及一組感測放大器，晶體50,51 52 ，。共同源極線28係耦接至存取電接至字元線2^/取^曰，°存取電晶體5〇之閘存取電晶體5 2之閘二接5 ^，係麵接至字元線2 4。 2極係_至字元線2 ^ 23。，動至電極構件32以連接導橋36^:曰曰體5〇的汲極係轉接構件34。相似地，户而:蛤橋36則接著耦接至電極件33以連接導橋37,導=體5二的:及極係輪接至電極構電極構件34 _接絲元/接^接至電極構件34。件34係與位讀41位、、同置1圖解方便，電極構 M立置。可以理解的是，在其

< S 18 200812073 他實施例中，不同存取電晶體52與胞導橋可使用不同的電極構件。細胞。圖中可見，農回=位元線42上耦接至相對應的記憶用，其中的列係沿著"羞极線28係由二列記憶細胞所共係被陣列中一行^二由而排列。相似地，電極構件34 是沿著X軸排列。細胞所共用，而在陣列中的行則弟5圖係為根攄太塊圖。積體電路75勺^月一實施例的積體電路的簡化方險絲相變化記憶細胞記憶陣列60，其係利用薄膜保器61係耗接至複數於一半導體基板上。-列解碼各列而排列。-行么哭疋、綠62，並沿著記憶陣列6〇中的這些位元線係沿著跡餘接至複數條位元線64，陣列6〇中的多閘極記憶細跑= = = 並用以從的感測放大器以及ΐί;，列解碼器61。方塊的中至行解碼器63。位^ =結構係經由匯流排67而輕接及列解碼器61。在方塊6，排65提供至行解碼器63以 U f I 你€由貝枓匯流排67而耦接至行解碼哭路基板75上的輸人/輸出埠、或“ 7; 1 Μ，、他内部或外部資料來源’經由資料輸入線路 ki、至方塊66之資料輸入結構。在所述實施例中，此知體電路係包括其他電路74，如泛用目的處理器或特定目的應用電路、或以薄膜保險相變化記憶細胞陣列所支持而可供系統單晶片（System 〇n a沾⑻功能之整合模組。資料從方塊66中的感測放大器經由資料輸出線路72，而傳送至積體電路75之輪入/輸出埠，或傳送至積體電路75内部或外部之其他資料目的。 19 200812073 在本實施例中使用狀態機器69之一控制器，係控制偏壓安排供應電壓68之應用，例如讀取、程式化、抹除、抹除確認與程式化確認電壓等。此控制器可使用習知之特定目的邏輯電路。在替代實施例中，此控制器包括一泛用目的處理器，其可應用於同一積體電路中，此積體電路係執行一電腦程式而控制此元件之操作。在又一實施例中，此控制器係使用了特定目的邏輯電路以及一泛用目的處理器之組合。第6-16圖顯示一結構以及一雙嵌鑲電極結構的製程。在一雙嵌鑲結構中，一介電層於一兩階層（即雙層）圖案中形成，其中第一階層圖案定義導線的溝渠，而第二階層圖案定義連接底層結構的介層孔。一單一金屬沈積步驟可以被用來同時形成導線，以及填入連接底層結構的介層孔以形成導電連線。此介層孔和溝渠可以使用兩階段微影步驟定義。溝渠通常是蝕刻至一第一深度，而介層孔是蝕刻至一第二深度以形成連接底層結構的介層孔開口。當介層孔和溝渠被蝕刻之後，一沈積步驟可以被用來同時在介層孔和溝渠填入金屬或其他導電物質。在填充之後，溝渠之外所沈積的多餘物質則利用一化學機械研磨製程除去，一平面、填有導電物質之雙嵌鑲結構!於是完成。第6圖係繪示一雙嵌鑲結構的製程圖，一電絕緣材料層651，通常是一介電層，形成於前段製程結構之上，係作為之後的雙嵌鑲結構會形成於其中之用。利用前段製程形成標準CMOS元件在繪示的實施例中，其對應至第2圖所示陣、列中的字元線、源極線、以及存取電晶體。在第6 圖中，源極線106係覆蓋半導體基板中的經摻雜區域103，其中經摻雜區域103係對應至圖中左側之第一存取電晶 20 200812073 ^ ΐΓ及圖中右侧之第二存取電晶體的源極終端。在此實，例中，源極線106係延伸至結構99的上表面。在其他實 =11 ’此源極線並不完全延伸至表面。-經摻雜區域104 係，應至此第-存取電晶體的汲極。包含一多晶石夕107之 :子兀線，係作為此第一存取電晶體之閘極。一介電層（未示於圖中）109係位於此多晶石夕1〇7之上。一检塞11〇係接，至此經摻雜區域1()4,並提供一導電路徑至此結構的之，面、t以後述方式連接至一記憶細胞電極。射准區域⑽ 係做，第二存取電晶體的没極終端。包括有—多晶石夕線⑴ 之-字元線係作為此第二存取電晶體之閘極。—栓塞112 係接觸至經摻雜區域應並提供—導電路徑至結構99之上表面’而以後述之方式連接至_記憶細胞電極。電絕緣材料層651形成於前段製程結構之上，如圖中所示。此雙肷鑲製程包括-第-圖案化光阻層652其覆蓋於 ^ 651之上，如第7圖中所示。此第_圖案化光阻層⑹ 定義出層651中會被蝕刻成為溝渠的區域653、654和655, 其對應於此雙嵌錶電極結構中的電極構件。使用圖案化光阻層652做為幕罩，層651被银刻至並沒有完全穿制6M的第-深度，以形成㈣ 656、657和658，如第8圖情示。之後，如第9圖中= 不，一第二圖案化光阻層659被形成於層651之上」二圖案化光阻層659 “出與栓塞⑽、112的= 660、661之電極構件。使用圖案化光阻層659做】=或層65i被餘刻至完全穿透至與栓塞11〇、112接觸=罩二度，以於溝渠區域656、657和658中形成更 662、663，如第1〇圖中所示。傅木h域此完成之雙溝渠層651然後填人金屬，如_是銅合 21 200812073 ，金，具有熟習此技藝人士所熟知之合適的附著及阻障層以形成層664，如第11圖中所示。如第12圖中所示，化學 - 機械研磨或是其他類似的技術被用來除去一部分的金屬層 664直到介電層651為止，形成一具有雙嵌鑲電極665、666 和667結構之電極層。此電極665和6667結構與栓塞11〇、 112接觸’而電極結構666則與源極線1 〇6隔離。在下一個步驟，如第13圖中所示，一層記憶材料 668a、一阻障層668b和一熱絕緣層668c形成於嵌鑲介電 φ 層651之上，在此稱為此元件的電極層。一圖案化的光阻層’包含幕罩670和671如第14圖中所示，然後形成於層 668c之上。此幕罩670和671第一出此記憶細胞中記憶材料橋的位置。之後，進行一兹刻步驟以除去層669和668 未被幕罩670和671覆蓋的部份，保留一先前所描述的包含一記憶材料主動層、——阻障層以及一熱絕緣層的複層結構所構成之記憶橋672和673。此橋672的主動層自電極結構665通過一絕緣構件674向電極結構666延伸。此絕緣構件674的寬度定一此擴越記憶材料橋672之電極間路 _ 徑的長度。此橋673的主動層自電極結構667通過一絕緣構件675向電極結構666延伸。此絕緣構件675的寬度定一此擴越記憶材料橋673之電極辋路徑的長度。如第16圖於中所示，於定義出記憶橋672和673之後，介電填充層（未示於圖中）被形成且加以平坦化。然後，介層窗被蝕刻於填入電極構件666之介電填充層中。這些介層窗被填入如鎢的拴塞，以形成導電栓塞676。一金屬層然後被圖案化以定義位元線677，其與栓塞接觸，且安排如第16圖於中所示沿著記憶細胞對的各行所排列。此介電填充的材料或許不具有一良好熱絕緣的阻障層。因此， 22 200812073 使用於記憶橋672和673的熱絕緣材料具有較其下的介電填充材料更低的導熱性。弟2圖顯示此雙嵌鎮電極結構製程所產生的最終結構，將第16圖電極層651中移去的介電材料。其他與實施相變化隨機存取記憶元件之製造及材料有關的内容，係揭露於本申請人之另一美國專利申請案號第 11/155，067 號”THIN FILM FUSE PHASE CHANGE ram AND MANUFACTURING METHOD” 中，其申請曰為 2005 年6月17曰（律師檔案編號]VIXIC1621-1)，該申請案係列為本案的參考，而且此技術可以輕易地延伸至此處所描述之複合橋結構以在此橋中形成十分破窄的主動層。申請人所知的相變化記憶細胞種類中，大部分係藉由形成一微小孔洞並填入相變化記憶細胞、接著形成接^ 此相變化材料之頂與底電極而形成。此微小孔洞結^ 以減少程式化電流。本發明減少了程式化電流而不、微小孔洞，因此可達到較好的製程控制。此外，細^ 並無頂電極，避免相變化材料受到用以之= 的潛在損害。 H兒位之製程他功能電路結構之上的電極層構或裏記憶體與功能電路於單晶片上的妗工易支持内統單晶片（system on chip，S0C)元*晶片可舉例如系本發明所述實施例P的優點相變電填充層上的導橋巾央，而非發生於導橋生於力接面，因此提供了較佳的可靠度。用、=極之間％ ^用在重置與程减在此所描述的細胞，包括二底質，以及位於電極之上、橫跨介電質的相二二間,的介電此底▲電極與介電質係形成於前段製程導橋。 200812073 化操作中的電流係侷限於一微小體積中，允許了高電流密 * 度及其所產生的局部加熱效果，而僅需較小的重置電流以 - 及較低的重置電能消耗。雖然本發明係已參照較佳實施例來加以描述，將為吾人所暸解的是，本發明創作並未受限於其詳細描述内容。替換方式及修改樣式係已於先前描述中所建議，並且其他替換方式及修改樣式將為熟習此項技藝之人士所思及。特別是，根據本發明之結構與方法，所有具有實質上相同於本發明之構件結合而達成與本發明實質上相同結果者皆不脫離本發明之精神範疇。因此，所有此等替換方式及修改樣式係意欲落在本發明於隨附申請專利範圍及其均等物所界定的範疇之中。任何在前文中提及之專利申請案以及印刷文本，均係列為本焉之參考。【圖式簡單說明】第1圖係繪示一相變化記憶元素薄膜導橋的實施例。第2圖係繪示一組相變化記憶元素其具有存取電路於 φ 一電極層之下以及位元線於此電極層之上結構的立體示意圖。第3圖係繪示第2圖中結構酌平面示意圖。第4圖係纟會示一包含相變化記憶元素之一記憶陣列。第5圖係包括有薄膜保險絲相變化記憶陣列與其他電路的積體電路元件方塊圖。第6圖係用以形成一記憶元件電極層的雙嵌鑲製程的一第一步驟剖面圖。第7圖係用以形成一記憶元件電極層的雙嵌鑲製程的一第二步驟剖面圖。 24 200812073

第8圖係用以形成一記憶元件電極一第三步驟剖面圖。又*趣製程的第9圖係用以形成-記憶元件電極層一第四步驟剖面圖。又瓜鱗製程的第10圖係用以形成-記憶元件電極錐的一第五步驟剖面圖。们又敗鑲製輕第11圖係用以形成-記憶元件電極層的一弟六步驟剖面圖。瓜輕製第12圖係用以形成—記憶元件電極層的錐的一第七步驟剖面圖。又甘入趣製第13圖係用以形成的一第八步驟剖面圖。第14圖係用以形成的一第九步驟剖面圖。第15圖係用以形成的一第十步驟剖面圖。弟16圖係用以形成的一第十一步驟剖面圖。程程記憶元件電極層的雙嵌鑲製程記憶元件電極層的雙嵌鑲製程記憶元件電極層的雙嵌鑲製程記憶元件電極層的雙嵌鑲製程【主要元件符號說明】 1〇記憶細胞 11 記憶柯料導橋 12 第一電極 12a，13a，14a 上表面 13 第二電極 14 絕緣構件 15 主動層 25 200812073

16 阻障層 17 熱絕緣材料層 21 半導體基板 23,24 字元線 25,27 η型終端汲極 26,28 共同源極線 29,30 栓塞結構 31 電極層 32,33,34 電極構件 35a，35b 絕緣柵 36a、37a 記憶材料 36b 、 37b 阻障層 36c、37c 熱絕緣材料層 38 鎢栓塞 40 導電層 41,42 位元線 45 Υ解碼器以及字元線驅動器 46 X解碼器以及一組感測放大器 50 〜53 存取電晶體 60 記憶陣列 | 61 列解碼器 62 字元線 63 行解碼器 64 位元線 65,67 匯流排 68 供應電壓 69 偏壓安排狀態機器 26 200812073 71 72 74 75 99 103〜105 106 107,111 110〜112 651 652 653,654,655 656,657,658 659 660,661 662,663 664 665,666,667 668a 668b 668c 670,671 672,673 674,675 676 677 資料輸入線路資料輸出線路其他電路積體電路結構經摻雜區域源極線多晶秒栓塞電絕緣材料層第一圖案化光阻層溝渠淺溝渠第二圖案化光阻層栓塞位置深溝渠金屬層電極結構記憶材料阻障層、熱絕緣材料層幕罩導橋絕緣構件導電栓塞位元線 27

Claims

200812073 十、申請專利範圍 1. 一種記憶元件，包括：一第一電極其具有一上表面；一第二電極其具有一上表面；一絕緣構件，其位於該第一電極與該第二電極之間，該絕緣構件具有一厚度位於該第一電極與該第二電極之間靠近該第一電極的該上表面與該第二電極的該上表面；一導橋，其橫跨該絕緣構件，該導橋具有一第一侧以 ⑩ 及一第二侧，並以該第一侧接觸至該第一與第二電極之該上表面，且定義一電極間路徑於橫跨該絕緣構件的該第一電極與該第二電極之間，該電極間路徑具有一由該絕緣構件寬度所第一之一路徑長度，其中該導橋在該第一侧包含一記憶材料的主動層其具有至少二固態相，以及一熱絕緣材料毯子覆蓋於該記憶材料之上；以及一電絕緣材料層，位於該熱絕緣材料毯子之上，其中該熱絕緣材料毯子具有一導熱性低於該電絕緣材料層。 ⑩ 2.如申請專利範圍第1項所述之元件，其中該電絕緣材料層包括二氧化石夕。 I 3.如申請專利範圍第1項所述之元件，其中該絕緣構件之厚度係為約50奈米或以下，且該記憶材料的該主動層包括一薄膜其厚度係為約50奈米或以下。 4· 如申請專利範圍第1項所述之元件，其中該絕緣構件之厚度係為約20奈米或以下，且該記憶材料的該主動層包括一薄膜其厚度係為約20奈米或以下。 28 200812073 5·如申請專利範圍第1項所述之元件，其中該記憶材料的該主動層包括一薄膜其厚度係為約10奈米或以下。 6. 如申請專利範圍第1項所述之元件，其中該毯子包括一電絕緣材料阻障層位於該記憶材料的該主動層與該熱絕緣材料毯子之間。 7. 如申請專利範圍第1項所述之元件，其中該毯子包括一擴散阻障層位於該記憶材料的該主動層與該熱絕緣材料毯子之間。 8. 如申請專利範圍第1項所述之元件，其中該熱絕緣材料包含硫屬化物。 9· 如申請專利範圍第1項所述之元件，其中該熱絕緣材料包含聚亞醯胺。 10.如申請專利範圍第1項所述之元件，其中該至少二固態相包含一通常為非晶相以及一通常為結晶相。 11·如申請專利範圍第1項所述之元件，其中該絕緣構件之該厚度係小於用於形成該元件之一微影製程的一最小微影特徵尺寸。 12,如申請專利範圍第1項所述之元件，其中該記憶材料的該主動層具有一厚度位於該第一侧與該第二侧之間，係 29 200812073 最小微影特徵尺其中該記憶材料小於用於形成該元件之一微影製程的一寸P 13·如申請專利範圍第〗項所述之元件包括由鍺、銻、與碲所形成之組合物。 1如中料利範圍第1項所述之元件，其中該記憶材料包括二個或以上選自下_組之㈣所組成之組合物：錯 (Ge)、銻（Sb)、碲(Te)、銦(in)、鈦㈤、鎵(Ga)、祕(Bi)、錫（Sn)、銅（Cu)、鈀(Pd)、鉛(pb)、銀(八幻、硫（s)、以及金 (Au) 〇 15· —種記憶元件，包括：一基板；電極層於该基板之上，該電極層包括一電極對陣列具有一第一電極有著一上表面、一第二電極有著一上表面與一絕緣構件於該第一電極和該第二電極之間；、一導橋陣列，其橫跨其個別電極對的該絕緣構件，該導橋具有各自的一第一側以及一第二侧，並以該第一側接觸至其各自的電極對該第一與第^電極之該上表面，其中該，橋各，的在該第一側包含一記憶材料的主動層其具有至少二固態相，以及一熱絕緣材料毯子覆蓋於該記憶材料之上；一電絕緣材料層，位於該導橋陣列之上，其中該熱絕緣材料具有一導熱性低於該電絕緣材料層；以及位元線於該電絕緣材料層之上，透過該電絕緣材料層中的介層窗與該導橋陣列中的該橋接觸。 30 200812073 1 6·如申請專利範圍第1 5項所述之元件，其中該絕緣構件之厚度係為約50奈米或以下，且該記憶材料的該主動層包括一薄膜其厚度係為約50奈米或以下。 17·如申請專利範圍第15項所述之元件，其中該絕緣構件之厚度係為約20奈米或以下，且該記憶材料的該主動層包括一薄膜其厚度係為約20奈米或以下。 18·如申請專利範圍第15項所述之元件，其中該記憶材料的該主動層包括一薄膜其厚度係為約10奈米或以下。 19·如申請專利範圍第15項所述之元件，其中該毯子包括一電絕緣材料阻障層位於該記憶材料的該主動層與該熱絕緣材料毯子之間。 20. 如申請專利範圍第15項所述之元件，其中該毯子包括一擴散阻障層位於該記憶材料的該主動層與該熱絕緣材料毯子之間。 I 21. 如申請專利範圍第15項所述之元件，其中該熱絕緣材料包含硫屬化物。 22. 如申請專利範圍第15項所述之元件，其中該熱絕緣材料包含聚亞醯胺。 23. 如申請專利範圍第15項所述之元件，其中該至少二固 31 200812073 態相包含一通常為非晶相以及一通常為結晶相。 24.如申請專利範圍第15項所述之元件，其中該絕緣構件之該厚度係小於用於形成該元件之一微影製程的一最小微影特徵尺寸。 25·如申請專利範圍第15項所述之元件，其中該記憶材料的該主動層具有一厚度位於該第一侧與該第二侧之間，係小於用於形成該元件之一微影製程的一最小微影特徵尺寸0 26·如申請專利範圍第15項所述之元件，其中該記憶材料包括由鍺、録、與磚所形成之組合物。 27·如申請專利範圍第15項所述之元件，其中該記憶材料包括二個或以上選自下列群組之材料所組成之組合物：鍺 (Ge)、銻（Sb)、碲(Te)、銦(In)、鈦(Ti)、鎵(Ga)、麵(Bi)、 _ 錫（Sn)、銅（Cu)、把(Pd)、錯（Pb)、銀(Ag)、硫（S)、以及金 (Au) ° I 28· —種製造一記憶元件的方法，包括：形成一電極層，該電極層包括一第一電極有著一上表面、一第二電極有著一上表面與一絕緣構件於該第一電極和該第二電極之間的該電極層的一上表面，該絕緣構件延伸至以形成絕緣牆於該電極層的該上表面，且該絕緣構件具有介於該第一電極與該第二電極在該上表面之間的一寬度； 32 200812073 ，形成一導橋的記憶材料，於橫跨該絕緣構件的該電極 ' 層的該上表面，該導橋具有一記憶材料的主動層與該第一 - 與第二電極接觸，以及一熱絕緣毯子於該主動層之上，且該導橋定義一電極間路徑於橫跨該絕緣構件的該第一電極與該第二電極之間，該電極間路徑具有一由該絕緣構件寬度所第一之一路徑長度，其中該記憶材料具有至少二固態相；以及形成一介電材料層於該導橋之上，其中該熱絕緣毯子 Φ 包含一熱絕緣材料其具有一導熱性低於該介電材料。 29·如申請專利範圍第28項所述之方法，其中該絕緣構件之厚度係為約50奈米或以下，且該記憶材料的該主動層包括一薄膜其厚度係為約50奈米或以下。 30·如申請專利範圍第28項所述之方法，其中該絕緣構件之厚度係為約20奈米或以下，且該記憶材料的該主動層包括一薄膜其厚度係為約20奈米或以下。 31.如申請專利範圍第28項所述之方法，其中該形成一導橋包含形成一補丁其厚度係為約》10奈米或以下。 32·如申請專利範圍第28項所述之方法，其中該形成一電極層包含定義複數對的第一和第二電極，且隔離構件分隔該複數對中的一對與該複數對中的另一對。 33·如申請專利範圍第28項所述之方法，其中該形成一導橋包含： 33 200812073 形成一記憶材料層於該電極層的該上表面之上； " 形成一熱絕緣材料層於該記憶材料層之上； > 圖案化該記憶材料層與該熱絕緣材料層以定義該導橋。 34·如申請專利範圍第28項所述之方法，其中該形成該第一和第二電極包含一雙嵌镶製程。

34