TW200812078A

TW200812078A - Method of forming elevated photosensor and resulting structure

Info

Publication number: TW200812078A
Application number: TW096120919A
Authority: TW
Inventors: Saijin Liu; Shu Qin
Original assignee: Micron Technology Inc
Priority date: 2006-06-09
Filing date: 2007-06-08
Publication date: 2008-03-01
Also published as: US7682930B2; US20070284686A1; WO2007146036A1

Description

200812078 九、發明說明：【發明所屬之技術領域】本發明一般係關於影像感測器，且更特定言之，係關於影像感測器中所使用之光感測器及其製造方法。【先前技術】固悲成像器由於小尺寸、低成本及改良影像品質而越來越受歡迎。一此類固態成像器係CM0S成像器。〇皿〇3感測器技術實現影像陣列與相關聯處理電路之更高整合層級’其可有益於許多數位應用，例如攝影機、掃描器、機态視覺系、统、車輛導航系統、視訊電話、電腦輸入裝置、監視系統、自動聚焦系、统、星體追蹤儀、運動偵測系統、影像穩定系統及其他成像應用。 CMOS成像器電路包括像素單元或，，像素列’各像素包括一光感測器，例如光閉極、光導體或光二極體，其覆蓋-基板用於在該基板之下伏部電荷。各像素具有一讀出電路（宜勺杠5丨平檟尤生 “ μ, 电峪(其包括至少-形成於該基板内之輪出場效電晶體與—連 … 接至一輸出電晶體之閘極的形成於该基板上的電荷儲存區椀接、生* -乂了以將该電何儲存區域H㈣擴散區域。各像素可包括至少荷從光感測器傳送至儲存區域的；將電 -用於將該儲存區域重設為、（例如電晶體)與的裝置（通常亦為電晶體）。預疋電何位準在c则成像n巾，剛剛㈣之下必要功能··⑴光電轉換 η K牛執行以〜像電何累積；（3)將儲存 121692.doc 200812078 區域重設為一已知狀態；（4)用於讀出之像素之選擇；以及 (5) —表示像素電荷之信號的輸出與放大。通常藉由儲存區域之電谷以及一源極卩通麵輸出電晶體將儲存區域處的電荷轉換為一像素輸出電壓。上述類型之CMOS成像器一般如在（例如）讓渡給Micr〇n Technology公司之美國專利第6，140,630號、美國專利第 6,376,868號、美國專利第6,310,366號、美國專利第 6,326,652號、美國專利第6,2〇4,524號及美國專利第 6,333,205號中所說明西為人所知，該等專利之全部内容以引用方式併入本文。圖1一般說明一傳統CMOS像素結構50。如圖所示，晶矽光二極體49係由基板60中之兩摻雜區10、12形成。形成包括電晶體閘極18、19、27、29之電路，用於執行以上簡要說明之像素功能。在兩電晶體18、19之間之p井區域61中形成一用於在信號讀出之前儲存光電荷之作用電荷儲存區域14。在像素50之兩侧上亦形成用於使該像素之作用區域與鄰接像素之作用區域隔離的隔離區域55。隧著像素尺寸因所需縮放而不斷減小，傳統像素結構 (例如圖1所示像素5〇)具有各種缺點。明確言之，較小光二極體具有較低量子效率、較高串擾及減小角回應、，其使得維持回感測器品質的同時難以繼續縮小像素尺寸。在圖1Α Φ翻-2 » 負不並在美國專利申請公告案第US 2005-69606 A1唬（其係讓渡給Micron Technology公司並以引用式併入本文）中說明傳統像素結構50之一建議改良。如 121692.d〇i 200812078 圖1A所示，在基板101之其上形成像素電路之表面ιΐ8上形成高架光感測器122。所述像素電路包括電晶體1〇6、 120、127及129。所述光感測器122包含磊晶層115、116、 117’其係生長在基板101之表面丨18上。光感測器之高架磊晶層116、117之材料係非晶矽❶美國專利申請公告案第 US 2005-0269606 A1號所說明之像素1〇〇具有一優於圖示像素50之增加填滿因數，因為像素1〇〇之自上而下表面區域之一更大部分為感光型。不過，用於圖1A之像素的非晶矽可能並不適合所有情況。例如，雖然非晶矽可生長為磊晶層，但其固有特性可能並不像（例如）晶矽之特性那樣適於成像用途。因此，需要且期望提供一種具有高填滿因數且亦具有優良感光品質之像素。亦期望提供一種簡單且健壯的製造該像素之方法。【發明内容】在以下詳細說明中，將參考形成其一部分且以解說方式顯示可實施本發明之特定具體實施例的附圖。此等具體實施例的說明已充分詳細能使熟習此項技術者實施本發明，且必須瞭解也可以利用其他具體實施例，並可以進行結構、邏輯及電變化而不致背離本發明的精神與範疇。所說明的處理步驟之進程為本發明之具體實施例的範例丨不過，步驟序列並不限於本文所提出者而如此項技術所知地可以改後：，除了必須以某一順序發生的步驟之外。術語”晶圓"與”基板”：如本文之用法，應理解為包括 121692.doc 200812078 矽、絕緣物上石夕（S0I)或石夕藍寶石（s〇s)技術，推雜與未推雜半導體，及其他半導體結構。此外，當在以下說明中^ 考"晶圓”或”基板"時，先前的處理步驟可能已經用來在基底半導體結構或基礎之中或之上形成區域、接㈣㈣層。此外，該半導體不需要為以石夕為主，而可基於石夕錯、錯、坤化鎵或其他半導體。本文所使用的術語"像素"指一光元件單位單元，其包含 -光感測器及用於將光子轉換成一電信號之相關聯電晶體"基於解說3的，在某些圖式中解說五在本文中說明之 -單-代表性像素：不㉟，通常可同時進行製造複數個相同像素。因此’以下詳細說明不應視為具有限制意義，而本發明之範疇僅係藉由隨附申請專利範圍來定義。本發明之各具體實施例係關於用於製造具形成於晶圓基板之表面上之高架光感測器之影像感測器的方法。本發明亦關於所產生的具有高架光感測器之結構。在一較佳㈣實施例中，π亥冋架光感測器係晶石夕。在以下說明中，僅基於方便目的而針對-CM0S成像器說明本發明；不過二發明可更廣泛地應用於任何成像器像素之任何光感測器。【實施方式】現在參考圖式(其中相同數字表示相同元件），圖2顯示依據本發明之具體實施例所構造的一範例性c Μ 〇 s像素單元200之-部分。像素單元2⑽具有—由晶石夕製成之高架光感測器2〇1。因而，範例性像素單元具有優於圖夏所示傳統像素50之增加填滿因數與感光特性。實際上，依據本 121692.doc 200812078 發明之範例性具體實施例，像素單元200之填滿因數可為大約100%。範例性像素單元200包括一底部基板層202，其包括下伏像素電路’例如電晶體220 (其具有形成於基板層202中之源極汲極區域221)。電晶體220係用於執行像素功能，例如以上說明之電荷傳送、放大、重設及讀出。一或多層介電層203 (其具有從中穿過而至像素電路與控制電路之導電通道或金屬線206)係位於底部基板層202上。導電材料208 使鬲架晶石夕光感；則器2 01電連接至金屬線2 〇 6，其進面連接至底部基板層202中之各作用區域。例如，金屬線2〇6可使尚木光感測器201連接至形成於基板202之表面中之光電荷儲存區域221’。如以下更詳細所述，藉由晶圓接合表面 211使高架光感測器201與介電層203分離。濾光器陣列204之一部分與微透鏡2〇5係位於高架光感測器201上。；慮光器陣列204之部分可為一 Bayer圖案濾、光器陣列（其具有綠-紅-綠-紅濾光器線與藍_綠_藍_綠濾光器線交替配置之重複圖案）之部分。微透鏡2〇5可為微透鏡陣列之部分。微透鏡205使進入之光聚焦於光感測器2〇1上。如圖所示’各高架光感測器2〇1可位於陣列2〇4之一濾光器與一微透鏡205之下方。或者，可形成該等濾光器與微透鏡陣列，使得各濾光器與微透鏡覆蓋一個以上或少於一個下伏同架光感測器201。或者，可在用作一微透鏡陣列及一濾光器之一微透鏡陣列下方形成高架光感測器2〇1。已知高架光感測器並非由晶矽製成，因為金屬線層之形 121692.doc 200812078 成必需文限於溫度範圍，其消除了建立磊晶晶矽層（該建立必須在極高溫度下進行）之可能性。不過，參考圖3八至 3F所說明的以下範例性方法，使得可利用高架晶體光二極體來實現圖2所示之範例性像素結構2〇〇。轉向圖3 A，顯示依據本發明之一範例性具體實施例的一形成像素單元陣列3〇〇之第一步驟。在左側上，形成一具有像素電路301 (其可為半導體基板315之頂部表面處的一串列電晶體閘極堆疊及相關聯源極/汲極區域）之第一晶圓 A。在遠等電晶體閘極堆疊之間及之上之區域中形成介電層321。在圖3A之右手側上，形成具有基板3〇5之第二晶圓 B，其頂部表面處形成感光層3〇2。可藉由普通植入程序與高溫退火來形成感光層3〇2。依據一較佳具體實施例，感光層3〇2係用作主體光感測器不過，亦可替代地在基板305之頂部表面處形成一串列個別光感測器。感光層3〇2可由晶矽形成。感光層3〇2可包括若干摻雜晶矽區域，其係用作（例如p+/n_/p光二極體）。轉向圖3B，現在說明該範例性方法中之一第二步驟。在左側上，在晶圓A之電路301上形成一絕緣層3〇3。該絕緣層303可為二氧化矽層（其可在低溫下沈積）。可在此點處執行一拋光步驟以改善絕緣層3〇3之表面品質。良好品質之表面有益於隨後執行之晶圓接合步驟。在圖3β之右側上，對於a曰圓B，在感光層302下面植入植入離子（其可（例如）為 H+或H2+)以在基板3〇5中形成一離子植入區域3〇4。用於 121692.doc -11 - 200812078 執行離子植入之離子劑量可在大約3.5* l〇16 H+個離子/cm2 至大約1·6*1012 H+個離子/cm2之範圍内。可在基板305中形成足夠淺之深度（其取決於光二極體區域之深度）的離子植入區域304。例如，在一模擬中，使用5〇〇 Kev之能量以穿透至基板305之表面下6.1微米之處。如上所述，依據本發明之一具體實施例，該離子植入區域與該感光層3〇2一起可用作一 p+/n-/p光二極體。如圖3B所示，依據此具體實施例，在晶圓a上形成電路 3 01以便在該晶圓上形成甩於個別像素之電路3 〇丨集。對應地’在晶圓B上’在感光層302中建立感光區域以鏡射晶圓 A中用於個別像素之電路集。因此，採用使層3〇2中之感光區域與相關聯像素電路3 01對齊的間隔來構造兩晶圓以在接合時建立各個別像素。接著，如圖3C所示，將晶圓a與晶圓b接合在一起，晶圓B係如圖所示翻轉。最初，晶圓表面處理（例如rca中之清洗）之後，將兩晶圓A、B浸入氫氟酸（HF)水溶液中。將晶圓浸入HF溶液中會移除可能存在於表面上之倶生氧化物。之後立即將兩晶圓A、B接合在一起。可在室溫下執行此接合。接著，參考圖3D，在一恰當時間期間在室溫下接合晶圓 A、B，隨後在預選定溫度（其視正在使用之材料之特徵而可在大約250 °C至大約900。(：之範圍内）下執行一高溫退火步驟。可在一具有氮氣周圍環境之快速熱退火室中執行該退火。該退火係用以增強晶圓人與B間之接合。在一具體 121692.doc -12· 200812078 實施例中，在大約35 0°C之溫度下執行該退火。之後’執行一離子晶圓切割步驟以使不必要的晶圓基板部分305與輕離子植入區域3〇4分離。視所使用之活化能而定’可在大約400°C之周圍溫度下執行離子切割操作。活化能可能比離子切割之臨界退火溫度更重要，因此，離子切割程序具有一較大處理溫度視窗，且可根據需要加以選擇。或者’可利用一受控裂離程序來分離不必要的晶圓部分 3〇5 ·如美圉專利第5,994,2〇7號（其係以引用方式併入本文）中所建議。此裂離程序可使用一加壓流體，其可在比離子切割程序之溫度低很多之溫度下獲得高品質切割表面。明確言之’將高能粒子（例如H+離子）引入至基板305 中之預定深度（如上所述），以形成用作裂離線之植入區域 3 04。接著，使用加壓流體或流體喷射，產生一裂離動作以使植入區域304與其餘基板305分離。加壓流體可為液體嘴射、氣流或其某一組合。一旦分離’也應執行一切割後拋光步驟，以抛光及改善其餘離子植入隔離區域3 〇4之表面品質。如圖3E所示，之後餘刻主體光感測器層3 〇 2以形成複數個個別光二極體區域322。可在一列與行之重複圖案中形成光二極體區域 322。之後添加金屬線306以將個別光二極體區域322連接至下伏電路301。金屬線3 06可由任何導電材料（其可為反射式）形成，以改善結構之量子效率。在一具體實施例中，金屬線306係由鋁製成。 121692.doc -13- 200812078 如圖3F所示，之後執行額外處理步驟以完成像素陣列此c括形成濾光器陣列308與一覆蓋微透鏡陣列 7可藉由此項技術中所熟知的任何方法來形成此等陣列。在-具體實施例中，在每一光二極體區域似上形成遽光器陣列308之一攄光器及微透鏡陣列307之-微透鏡。在另-具體實施例中，多個光二極體區域奶可共用該等濾光器或微透鏡。圖4顯示依據本發明之一第二具體實施例的一第二範例性料陣列侧之—部分。使用以上結合圖3A至辦說明之犯例性方法來構造像素陣列4〇〇，惟感光區域之匹配除外。明確言之，如圖4所示，個別晶石夕感光區域4〇2並不如同像素陣列3GG中之情況—樣以1:1對應方式對應於下伏像素電路401。而是’所述陣列4〇〇具有共用形成於基板415 上之下伏像素電路4〇1的感光區域4〇2。所述像素陣列4〇〇亦具有微透鏡陣列407與濾光器陣列4〇8。基於簡化目的，未顯示像素陣列400之其他部分，例如金屬化層與介電層。此共用電路像素陣列4〇〇佈局可以美國專利申請案第 1 1/126,275號（其係讓渡給]^(^〇111^1111〇1〇訂公司並以引用方式全文併入本文）中所說明之方式運作。應瞭解，儘管顯不像素陣列400具有共用各組下伏像素電路4〇1之兩個感光區域402，但具有感光區域402與電路401間之其他比率的其他組態亦在本發明之範疇内。實際上，本發明不限於感光區域402、下伏電路4〇1及微透鏡4〇7/濾光器4〇8間之 121692.doc • 14 - 200812078 任何特定配量。圖5說明一種具有像素陣列540之範例性成像裝置5〇〇，該像素陣列540可包括範例性像素結構2〇〇或依據上述範例性具體實施例之一所形成的其他像素。列驅動器545對列位址解碼器555作出回應而選擇性啟動陣列54〇之列線。成像裝置500中亦包括行驅動器56〇與行位址解碼器57〇。藉由控制位址解碼器555、570之時序與控制電路55〇來操作

/ 成像裝置500。控制電路550亦控制列驅動器電路545與行驅動器電路560。與行驅動器560相關聯之取樣與保持電路％丨針對陣列 540之被選定像素讀取一像素重設信號及一像素影像信號Vsig。差動放大器562針對各像素產生一差動信號 (Vrst-Vsig)且藉由類比至數位轉換器575 (adc)使該差動信號（vm-Vsig)數位化。該類比至數位轉換器575將經數位化的像素信^提供給—形成並可輸出—數位影像之影像處理器58G。圖5所示組件部分（包括影像處理器)可建置於一單一半導體晶片上或多個晶片上。光源亦可位於該晶片上或位於其外部°用於資訊之無線傳輸/接收之電路亦可位於-具有成像裝置5⑽之晶片上。此電路可用於將資料（包括輸出像素信號之表示）自成像裝置遍中之像素以無線方式發送至外部處理系統或相關電路。 '' 修改成包括本發明之成像裝。該糸統Π 0 〇係具有可包括一糸統之範例。不加限制，圖6顯示系統11 〇〇，其係一置500(圖5)的典型處理器系統影像感測器裝置之數位電路的 121692.doc -15- 200812078 此一系統可為攝影機系統。

系統1100 (例如，攝影機系統）一般包含—中央處理單元 (CPU) 1102 (例如微處理器)’其經由一匯流排二與：：入/輸出(I/O)裂置i i 06通訊。成像裝置5〇〇亦經由匯流排 1104與CPU 1102通訊。該系統11〇〇亦包括隨機存取記憶體 (Ram) 1110,且可包括可移除記憶體ιιΐ5 (例如快閃記憶體）’其亦經由匯流排U04與CPU 1102通訊。成像裝置5〇〇可與-處理器（例如CPU、數位信號處理器或微處理器）結 5 —'兑具有或不具有位於一單一積體電路上或—與處理益不同之晶片上的記憶體儲存器。處理器系統"⑽亦可用於其他用途’例如與運動偵測系統結合。上述程序及裝置說明較佳方法及可使用及製造的許多典型裝置。以上的說明及圖式解說可達成本發明之目的、特倣及優點的具體實施例。不過，並非意欲本發明嚴格地局限於上面說明並例示的具體實施例。例如，儘管參考 CMOS成像器說明該等具體實施例，但本發明不限於特定成像器類型，而是可結合任何固態影像感測器使用。此外’在以下申請專利範圍之精神及範疇内所產生的本發明之任何修改，雖然目前尚不可預測，但皆應視為本發明之部分。【圖式簡單說明】圖1顯示一 CMOS像素結構之一部分的斷面圖；圖1A顯示一熟知具有高架光感測器之CMOS像素結構之斷面圖； 121692.doc -16- 200812078 圖2顯禾依據本發明之一第一具體實施例的一範例性像素結構；圖3 A顯示圖2之範例性像素之處於依據本發明一具體實施例之一第一製造階段之部分；圖3B顯示圖2之範例性像素之處於圖3八所示製造階段之後之一製造階段之部分；圖3C顯示圖2之範例性像素之處於圖3]3所示製造階段之後之一製造階段之部分；圖3D顯示圖2之範例性像素之處於圖3C所示製造階段之後之一製造階段之部分；圖3E顯示圖2之範例性像素之處於圖3D所示製造階段之後之一製造階段之部分；圖3F顯示圖2之範例性像素之處於圖犯所示製造階段之後之一製造階段之部分；圖4顯示依據本發明之一第二具體實施例所構造的一範例性像素結構；圖5係一包括圖2所示範例性像素之成像器的方塊圖；及圖6係一包括圖5所示成像器之處理系統的方塊圖。【主要元件符號說明】摻雜區作用電荷儲存區域電晶體閘極晶石夕光二極體傳統CMOS像素結構 10、12

121692.doc -17- 200812078 55 隔離區域 60 基板 61 p井區域 100 像素 101 基板 106 、 120 ' 127 、 129 電晶體 115 、 116 、 117 蠢晶層 118 基板之表面 122 宜並土 β丨丨笼 1 /1、 xtvf 200 像素單元 201 高架光感測器 202 底部基板層 203 介電層 204 濾光器陣列 205 微透鏡 206 金屬線 208 導電材料 211 晶圓接合表面 220 電晶體 221 源極汲極區域 22Γ 光電荷儲存區域 300 像素單元陣列 301 像素電路 302 感光層 121692.doc -18 - 200812078 303 絕緣層 304 離子植入區域 305 基板 306 金屬線 ^ 307 微透鏡陣列 308 濾光器陣列 315 半導體基板 321 /、 \ . 介電層 322 光二才至體區 400 第二範例性像素陣列 401 下伏像素電路 402 晶秒感光區域 407 微透鏡陣列 408 濾光器陣列 415 基板 500 \ 成像裝置 540 像素陣列 - 545 列驅動器 550 時序與控制電路 555 列位址解碼器 560 行驅動器 561 取樣與保持電路 562 差動放大器 570 行位址解碼器 121692.doc -19- 200812078 575 類比至數位轉換器 580 影像處理器 1100 處理器系統 1102 中央處理單元 1104 匯流排 1106 輸入/輸出裝置 1110 隨機存取記憶體 1115 可移除記憶體 121692.doc -20-

Claims

200812078 十、申請專利範圍： 1 · 種成像器像素，其包含·· 一基板，其具有一第一表面層級；至少一作用區域，其係位於該基板中用於接收光生電荷；及曰一回架光感測器，其係位於該第一表面層級上且包含曰曰矽、’、忒鬲架光感測器係電連接至該至少一作用區域。 2·如明求項1之像素，其中該高架光感測器係經由一金屬線而電連接至該作用區域。 3·如研求項2之像素，其中該金屬、線包含鋁。 4·如明求項2之像素，丨中該金屬線係形成於一使該光感 ' 底。卩表面與該基板之該第一表面層級分離的介電層中。 5·如明求項4之像素，其中一晶圓接合表面係位於該介電層與該光感測器之間。 6·如明求項1之像素，纟中該高架光感測器包括一形成於一晶矽層中之光二極體。 7月求項1之像素，其中該像素之填滿因數為大約 100% 〇 8. 2请求項i之像素，其中該像素進一步包括形成於該高木光感冽器上之—濾光器與一微透鏡中的至少一者。 9. 如請求j苜1夕a * 只丄之像素，其中該光感測器包含一p/n/p光二極體。 1〇.-種形成像素之方法，其包含： 121692 200812078 在第B曰圓中形成一光感M n ; 在一第二晶圓上形成像素電路；將該第一晶圓接合至該第二晶圓；及將該光感測器連接至該像素電路。 11. 如請求項1〇之方法，发 , 5 "中5亥先感測盗包含晶矽。 12. 如“項U之方法’其進一步包含接合晶圓之後用以移除該第—晶圓之至：、第二動作。刀的離子切割其進一步包含將離子植入於該考一 1 3 ·如請求項1 1之方法晶13中的動作。其中將該等離子植入於該光感測器 14 ·如請求項13之方法下方之一區域中。 15.如請求項14之方法，進—步包含用以移除該第_曰圓中未植入該等離子之一部分的離子切割動作。日日0中 16·如請求項14之方法，其 —姑铪 3刊用一加壓流體來執一晶圓之至少一部分之受控裂離的動作。 17·如請求項η之方法，盆中量來直接接人"利用—高接合能里木罝接接合第一與第二晶圓表面。 Α如請求項U之方法，其中接合動作包含在一預定時間期間在一預定溫度下使該等第一與第二晶圓退火。 19·如吻求項18之方法’其中該預定溫度係在大約别^至大約45〇〇c之範圍内。 20·如明求項!!之方法’其中形成一光感測器之動作包含形成並摻雜一晶矽層。 121692 200812078 21·如請求項10之方法，其進一步包含分別在該等第一與第二晶圓上形成複數個光感測器與複數個間隔像素電路以彼此對齊而當接合在一起時形成複數個像素的動作。 22· —種形成一成像器之方法，其包含·· 在一第一基板上形成電路；在一第二基板上形成一包含晶矽之感光層；在該第二基板中形成一離子植入區域；

將該第一基板接合至該第二基板；移除該第二基板之至小一部厶：〆 I 在該感光層中形成個別光感測器；及將該等個別光感測器之至少一光感測器連接至該電路。 23. 如請求項22之方法，其中形成一離子植入區域之動作包含將氲離子植入於該感光層下方之一區域中。 24. 如請求項23之方法，其中使用一在大約3 5M4l6個原子 W至大約1.6* 1017個原子/cm2之範圍内之劑量植入氫原子。 25·如請求項22之方法’其進—步包含在— rca溶液中清洗該等第一與第二晶圓的動作。 26. 如請求項22之方法’其進一步包含將該等第一與第二基板浸入於一包含氟化氫之溶液中的動作。 27. 如請求項22之方法，其中接合動作包含在一大約_〇c 至大約450。(：之溫度下使該等第 28. 如請求項22之方法，其中移除該第二基板之至少一部分 121692 200812078 之動作包含執行該第一基板之一離子切割 29.如請求項22之方之動作包含利用裂離。法，其中移除該第二基板之至少一部分 -加壓流體來執行一切割該第二基板： 30·如請求項22之方閃态之動作形成複數個光感測器使得該成像器中之光感測ϋ。、像素包含 31.

如請求項22之方法’其中形成個別光感測器形成複數個光感測器，使得在該咸像器中之素間共用每一光感測器。之動作包含一個以上像 32·如請求項22之方法，其中該成像器包含複數個像素，a 一像素具有一大約1 00%之填滿因數。、 3 3 · —種形成一像素陣列之方法，其包含：在一第一晶圓上形成一感光晶矽層；在該第一晶圓中該感光晶矽層下方植入氫離子；

在一第二晶圓上形成包括電晶體之像素電路；在該像素電路上形成一絕緣層；拋光該絕緣層之一頂部表面；處理該等第一與第二晶圓之各晶圓之一頂部表面；接合δ亥專苐移除該弟一晶圓之至少一部分· 由該感光晶一與第二晶圓以形成一結構；自該一結構矽層形成個別光感測器；及將各光感測器連接至該像素電路。 34. —種形成一成像器裝置之方法： 121692 200812078 形成一具有複數個固態成像器晶粒所在點之第—晶圓’各晶粒所在點具有複數個像純置，像素電路係與曰此類像素位置相關聯； ^ 形成-具有複數個感光區域之第二晶圓，此類區域係間隔開以與該第-晶圓上之該等像素位置對齊；及接合該等第一與第二晶圓。

35·如喷求項34之方法’其中形成複數個感光區域之動作包含形成晶矽感光區域。 36.如請求項35之方、土，甘地此、人、 < 一步包含將該等晶矽感光區域電連接至該像素電路的動作。如明求項35之方法’其進一步包含移除該第二晶圓中不忒等感光區域之之至少一部分的動作。

121692