TW200812066A - Semiconductor device and power source unit using the same - Google Patents

Description

200812066 九、發明說明 【發明所屬之技術領域】 本發明係關於半導體裝置之技術，特別是關於有效地 適用於具有電源電路之半導體裝置、及使用其之電源裝置 之技術者。 【先前技術】 例如，作爲電源裝置之一例而被廣爲使用的DC-DC 換流器，係具有：高電位側之功率MOSFET ( Metal Oxide Semiconductor Field Effect Transistor)與低電位側用之 功用 MOSFET被串聯連接之構成。高電位側用之功用 MOSFET係具有DC-DC轉換器之控制用的開關功能，低 電位側用之功率MOSFET係具有同步整流用之開關功能， 這些2種功用MOSFET —面取得同步，一面藉由交互地開 啓/關閉（ΟΝ/OFF)來進行電源電壓的轉換。 關於此種DC-DC轉換器，例如專利文獻1有記載， 其揭示了於同一封裝內收容：高電位側用之功率 MOSFET、及低電位側用之功率MOSFET、及驅動該等功 用MOSFET之驅動器電路、及輸入電容器的構成。 另外，例如於專利文獻2中，揭示了以橫型之功率 MOSFET來構成形成DC-DC轉換器之高電位側之功率 MOSFET，並且以縱型之功率MOSFET來構成低電位側之 功率MSOFET，將該等功率MOSFET搭載於共通的框架上 之封裝構成。 -5- 200812066 [專利文獻1 ]日本專利特表2003-528449號公報 [專利文獻2]日本專利特開2〇〇2-217416號公報 【發明內容】 [發明所欲解決之課題] 且說’桌上型個人電腦、伺服器及遊戲機等之電源裝 置所使用之非絕緣型的DC-DC轉換器，由於伴隨驅動之 CPU (中央處理器）等之大電流化或抗流線圈及輸入輸出 電容器等之被動零件的小型化之要求，有大電流化及高頻 率化之傾向。 但是，在大電流及高頻條件下，基於寄生於非絕緣型 DC-DC轉換器之輸入電容器周圍的主電路之主電路電感， 存在有損失增加之問題。特別是，伴隨大電流化及高頻率 化，寄生於輸入電容器周圍之主電路的前述主電路電感如 變大時，DC-DC轉換器的高電位側用之功率MOSFET的 關閉時之跳升電壓增加的結果，開關損失增加，會有導致 大的損失之問題。 爲了降低此種主電路電感，則有將形成有高電位側用 之功率MS OFET之半導體晶片、及形成有低電位側用之功 率MOSFET之半導體晶片收容於同一封裝之構成。另外， 也有將形成有高電位側用之功率MOSFET之半導體晶片、 及形成有低電位側用之功率MOSFET之半導體晶片、及形 成有驅動器電路之半導體晶片收容於同一封裝內之構成。 在任何一種情形時，各半導體晶片係分別被搭載於各別的 -6- 200812066 黏晶座，高電位側用之功率MO SFET的源極係通過接合導 線而與搭載有形成有低電位側用之功率MOSFET之半導體 晶片的黏晶座電性連接。但是，在該等構成中，輸入電容 器係外加的關係，無法充分降低前述寄生電感。另外，高 電位側用之功率MOSFET的源極與黏晶座、低電位側用之 功率MOSFET的源極與基準電壓係以接合導電來電性連 接，於寄生電感之降低上有其界限。 因此，本發明之目的之一，係在於提供：可以降低電 源裝置的主電路之寄生電感的技術。 本發明之前述以及其他目的與新的特徵，由本說明書 之敘述及所附圖面，理應可以變得清楚。 [解決課題之手段] 如簡單地說明於本申請案所揭示之發明中之代表性者 的槪要，則如下述。 即本發明係以η通道型之縱型場效電晶體來形成第1 半導體晶片之場效電晶體，並且以η通道型之縱型場效電 晶體來形成第2半導體晶片之場效電晶體，將配置有第1 半導體晶片之源極的面、及配置有第2半導體晶片的汲極 之面搭載於同一晶片搭載部，並使其相互地電性連接，第 1半導體晶片的汲極係具有連接於輸入電源供給用之外部 端子的第1導線板，第2半導體晶片的源極係具有連接於 基準電位供給用之外部端子的第2導線板。 另外，本發明係以η通道型之縱型場效電晶體來形成 200812066 第1半導體晶片之場效電晶體，並且以η通道型之縱型場 效電晶體來形成第2半導體晶片之場效電晶體’將配置有 第！半導體晶片之源極的面、及配置有第2半導體晶片的 汲極之面搭載於同一晶片搭載部’並使其相互地電性連 接，第i半導體晶片的汲極係具有連接於輸入電源供給用 之外部端子的第1導線板，第2半導體晶片的源極係具有 連接於基準電位供給用之外部端子的第2導線板，並且具 有：電性連接於前述第1導線板及前述第2導線板之間的 電容器，前述電容器，係一對電極之一方被接合於前述第 1導線板，前述一對電極的另一方被接合於前述第2導線 板者。 [發明之效果] 如簡單地說明依據本申請案所揭示發明中之代表性者 所獲得之效果，則如下述。 即依據本發明，藉由：以η通道型之縱型場效電晶體 來形成第1半導體晶片之場效電晶體，並且以η通道型之 縱型場效電晶體來形成第2半導體晶片之場效電晶體，將 配置有第1半導體晶片之源極的面、及配置有第2半導體 晶片的汲極之面搭載於同一晶片搭載部，並使其相互地電 性連接，第1半導體晶片的汲極係具有連接於輸入電源供 給用之外部端子的第1導線板，第2半導體晶片的源極係 具有連接於基準電位供給用之外部端子的第2導線板，可 以降低前述第1及前述第2半導體晶片間之配線路徑中的 -8- 200812066 電感，所以能夠降低電源裝置之主電路的寄生電感。 【實施方式】 於以下之實施形態中，爲了方便，在必要時，會分割 成複數區段或實施形態來做說明，除了特別明示之情形 外，彼等並非相互沒有關係，而是具有一方爲另一方的一 部份或全部的變形例、詳細、補充說明等之關係。另外， 在以下之實施形態中，於言及要素的數目等（包含個數、 數値、量、範圍等）之情形時，除了特別明示之情形及原 理上明確地限定爲特性數目之情形等外，並不限定於該特 定之數目，也可以爲特定數目以上或以下。進而，於以下 之實施形態中，其構成要素（也包含要素步驟等），除了 特別明示之情形及原理上清楚爲必須之情形等外，不用說 並非爲必須。同樣地，在以下之實施形態中，在言及構成 要素等之形狀、位置關係等時，除了特別明示之情形及原 理上清楚並非如此之情形等外，設爲包含實質上近似或類 似其形狀等者。此在前述數値及範圍中也相同。 另外，於說明本實施形態之全圖中，對於具有同—功 能者，賦予相同的符號，盡可能省略其之重複說明。以 下，依據圖面詳細說明本發明之實施形態。 (實施形態1 ) 本發明之實施形態1之半導體裝置，例如係：桌上型 個人電腦、筆記型個人電腦、伺服器或遊戲機等之電子機 200812066 器的電源裝置所使用之非絕緣型DC-DC轉換器。 第1圖係表示本實施形態1之電源裝置所使用之非絕 緣型DC-DC轉換器1的電路圖之一例。非絕緣型DC-DC 轉換器1係具有：控制電路2、驅動器電路3、功率 MOSFET (以下，單單簡略爲功率MOS) QH1、QL1、輸 入電容器C in、輸出電容器C out及線圈（抗流線圈）L等 之元件。另外，符號D係表示汲極，S係表示源極。另 外，符號L1〜L6係表示寄生於非絕緣型DC-DC轉換器之 主電路的寄生電感。 控制電路2例如係供給控制脈衝寬調變（puise width Modulation:PWM)電路等之功率^108(^111、（^1之電壓開 啓的寬度（導通時間）之訊號的電路。此控制電路2的輸 出（控制訊號用之端子），係與驅動器電路3的輸入電性 地連接。驅動器電路3的輸出係與功率％08(5111的閘極端 子GH及功率MOSQL1的閘極端子GL電性地連接。驅動 器電路3係藉由從控制電路2所供給的控制訊號而分別控 制功率MOSQH1、QL1的閘極端子GH、GL的電位來控制 功率MOSQH1、QL1的動作之電路。另外，VDIN係表示 驅動器電路3的輸入電源。 前述功率MOSQH1、QL1係被串聯地連接於輸入電源 VIN的高電位（正電位）VDD供給用端子ET1、及基準電 位（負電位）GND供給用端子 ET2之間。即整流用 MOSFET之功率MOSQH1，其源極•汲極路徑設計成被串 聯連接於輸入電源VIN的高電位VDD供給用端子ET1與 -10- 200812066 輸出節點（輸出端子）Lx之間，轉流用MOSFET之功率 MOSQL1，其源極·汲極路徑係設計成被串聯連接於輸出 節點Lx與基準電位GND供給用端子ET2之間。另外， Dpi係表示功率MOSQH1的寄生二極體（內部二極體）， Dp2係表示功率MOSQL1的寄生二極體（內部二極體）。 功率MOSQH1係高電位側開關（高電位側：以下，單 稱爲高電位側）用之功率電晶體，具有於對非絕緣型DC-DC轉換器1的輸出（負荷電路4的輸入）供給電力之線 圈L蓄積能量之開關功能。此功率MOSQH1係藉由η通 道型之縱型場效電晶體所形成。縱型場效電晶體係通道形 成於半導體晶片的厚度方向之元件，與橫型場效電晶體相 比，可以增加每單位面積的通道寬度，能使導通阻抗降 低，可以實現元件的小型化，並使封裝小型化。 另一方面，功率MOSQL1係低電位側開關（低電位 側：以下，單稱爲低電位側）用功率電晶體，且是非絕緣 型DC-DC轉換器1之整流用電晶體，具有與來自控制電 路2之頻率同步，使電晶體的阻抗降低以進行整流之功 能。此功率MOSQL1係與前述MS相同，藉由η通道型之 縱型功率MOS所形成。使用縱型的理由，係如第2圖的 非絕緣型DC-DC轉換器1之時序圖所示般，低電位側用 之功率MOSQL1，其導通時間（施加電壓之間的時間）比 高電位側用之功率MOSQH1的導通時間還長，針對開關損 失，基於導通阻抗之損失可以見到比較大，使用與橫型的 場效電晶體相比可以增加每單位面積的通道寬之縱型場效 -11 - 200812066 電晶體，較爲有利。即藉由以縱型場效電晶體來形成低電 位側用之功率MOSQL1，可以使導通阻抗變小，即使流經 非絕緣型DC-DC轉換器1之電流增加，也可以使電壓轉 換效率提升。另外，第2圖中，Ton係高電位側用之功率 MOSQH1的導通時之脈衝寬，T係表示脈衝週期。 於第1圖的輸入電源VIN，與其並聯地電性連接有前 述輸入電容器Cin。此輸入電容器Cin係暫時地蓄積從輸 入電源VIN所供給的能量（電荷0，將該蓄積的能量供給 至非絕緣型DC-DC轉換器1之主電路的電源電路。輸入 電源VIN並非只是非絕緣型DC_DC轉換器1的電源，也 是其他裝置的電源，其被配置於遠離非絕緣型DC-DC轉 換器1之位置，如從輸入電源VIN直接對非絕緣型DC-DC轉換器1供給電源時，則電源供給效率降低，所以對 於非絕緣型DC-DC轉換器1之主電路相對地配置於接近 之位置的輸入電容器Cin供給電源，由該處對非絕緣型 DC-DC $專換器1的主電路供給電源。輸入電源VIN的輸 入用電源電位VDD，例如爲5〜12V之程度。另外，基準 電位GND例如比輸入用電源電位低，例如爲接地電位之〇 (零）V。另外，非絕緣型DC-DC轉換器1的動作頻率 (使功率 MOSQH1、QL1導通、關閉時之週期）例如爲 1MHz。 於連結非絕緣型DC-DC轉換器1的功率MOSQH1之 源極及功率MOSQL1之汲極的配線上，設置有將輸出用電 源電位供給至外部之上述輸出節點Lx。輸出節點Lx係介 -12- 200812066 由輸出配線而與線圈L電性連接，進而介由輸出配線而與 負荷電路4電性連接。於連結此輸出節點Lx與線圈L之 輸出配線與基準電位GND供給用之端子之間，可以與前 述功率MOSQL1成爲並聯之方式電性地連接蕭特基阻障二 極體：以下，簡略爲SBD) 。SBD係其順向電壓Vf比功 率MOSQL1的寄生二極體Dp2低之二極體。此SBD係其 之陽極與基準電位GND供給用之端子ET2電性連結，陰 極與連結輸出節點Lx與功率MOSQL1之汲極的輸出配線 電性連接。如此，藉由連接SBD，可以使將功率MOSQL1 關閉時之空載時間的電壓降低變小，能夠降低二極體的導 通損失，另外，藉由逆恢復時間（Ur )的高速化，可以降 低二極體恢復損失。 前述輸出電容器Cout係被電性連接於連結前述線圈 L與負荷電路4之輸出配線與基準電位GND供給用之端子 之間。另外，前述負荷電路4係以前述電子機器之CPU (中央處理單元）或MPU (微處理單元）等爲例。lout係 表示輸出電流，Vout係表示輸出電壓。 於此種電路中，係一面藉由功率MOSQH1、QL1來取 得同步’ 一面交互地予以導通/關閉來進行電源電壓的轉 換。即高電位側用之功率M0SQH1爲導通時，從電性連接 於功率MOSQH1之汲極D的端子ET1通過功率MOSQH1 而對輸出節點Lx流通電流11，於高電位側用之功率 MOSQH1爲關閉時，藉由線圈L之反電動勢，流通電流 12。此電流12流通時，藉由使低電位側用之功率MO SQL 1 -13- 200812066 導通，可以使電壓降低減少。前述電流11例如f 度之大電流。 且說，在此種非絕緣型DC-DC轉換器1中 電流化及高頻率化，寄生於輸入電容器Cin之周 路的前述寄生電感（L1+L2 + L3 + L4 + L5 + L6)變大 非絕緣型D C - D C轉換器1的高電位側用之功率 的關閉時之跳升電壓增大的結果，開關損失增加 致大的損失之問題。 此處，依據本發明人的檢討，作爲降低前述 用之半導體裝置的封裝構造之一例，有第3〜7 構成。第3圖係封裝內部的平面圖，第4圖係表 的Y1-Y1線之剖面圖。於第3圖及第4圖中，形 位側用之功率MOSQH1之半導體晶片5a與形成 側用之功率MOSQL1的半導體晶片5b係被收容 封體6。半導體晶片5a、5b係分別被搭載於個別 7al、7a2。高電位側用之功率MOSQH1的源極係 導線（以下，單稱爲導線）而與搭載有低電位側 MOSQL1的黏晶座7a2電性連接。 第5圖係封裝內部的平面圖，第6圖係表示 Y 2 - Y 2線的剖面圖。在第5圖及第6圖中，於前 晶片5a、5b之外，形成有前述驅動器電路3之 片5 c也被收容於同一密封體6內。半導體晶片 於有別於黏晶座7al、7a2之別的黏晶座7a3上 子中’半導體晶片5a、5b係分別被搭載於個別 "〇A程 ，伴隨大 圍的主電 ，特別是 MOSQH1 ，而有招 寄生電感 圖所示之 示第3圖 成有局電 有低電位 於同一密 的黏晶座 通過接合 用之功率 第5圖之 述半導體 半導體晶 ;c係搭載 。在此例 的黏晶座 -14- 200812066 7al、7a2，高電位側用之功率MOSQH1的源極係通過導線 W而與搭載有低電位側用之功率MOSQL1的黏晶座7a2電 性連接。 進而，第7圖係前述專利文獻2所揭示之封裝構造， 於前述半導體晶片5a、5b、5c之外，輸入電容器Cin也 被收容於同一密封體6內。在此情形時，高電位側用之功 率MOSQH1的源極係通過導線W而與配線基板50的配線 電性連接，該配線係與低電位側用之功率MOSQL1的汲極 電性連接。低電位側用之功率MOSQL1的源極細通過導線 W而與配線基板50的輸出配線電性連接。 但是，在前述第3、4及第5、6圖之構成中，輸入電 容器Cin係外加的關係，無法降低前述寄生電感L1、 L6。另外，由於以導線W將高電位側用之功率MOSQH1 的源極與黏晶座7a2電性連接，並且以導線W將低電位側 用之功率MOSQL1的源極與基準電位GND電性連接，所 以，寄生電感L3、L5的降低有其界限。 另外，如第7圖般，即使在將半導體晶片5a、5b、5c 與輸入電容器Cin收容於同一密封體6內的構成中，由於 係以導線W連接，無法降低寄生電感L3、L5之外，輸入 電容器Cin與各功率MOSQH1、QL1之間，具有某種程度 之距離，所以，寄生電感LI、L6的降低也有其界限。 因此，在本實施形態1中，爲了降低前述寄生電感 L1〜L6中之寄生電感 L3、L4，將高電位側用之功率 MOSQH1與低電位側用之功率MOSQL1搭載於共通的黏晶 -15-

200812066 座（翼片，晶片搭載部）。因此，在本實施形態1 ΐ η通道型之縱型場效電晶體來形成非絕緣型DC-DC II 1之高電位側用之功率M0SQH1，爲了將該源極與裂 連接，採取覆晶式構造。 第8圖及第9圖係表示本實施形態1之半導體裝 封裝構造之一例。第8圖係封裝內部的平面圖’第9 表示第8圖之Y3_Y3線的剖面圖。另外，在第8圖牛 了使圖面容易觀看，透視封裝內部而顯示。 本實施形態1之封裝’係具有：具有第1主面及 反側的第2主面之導電性黏晶座（.第1晶片搭載部） 及配置於黏晶座8b的周圍之輸入電源供給用之外部 Vin、基準電位供給用之外部端子Gnd、及與黏晶座 體形成之輸出用外部端子Lx、及搭載於黏晶座8b之 主面的半導體晶片（第1半導體晶片）5a、及搭載於 座8b的第1主面之半導體晶片（第2半導體晶片） 及將半導體晶片5b的電極電性連接於外部端子Gnd 線板（第1板狀導電性構件）8c、及將半導體晶片 電極與外部端子Vin電性連接之導線板（第2板狀導 構件）8a、及具有第1主面及其相反側之第2主面5 座（第2晶片搭載部）8d、及搭載於黏晶座8d之第 面之半導體晶片（第3半導體晶片）5c、及將半導 5a的源極銲墊與閘極銲墊電性連接之導線W、及將斗 晶片5c與5b的源極與閘極電性連接之導線W、及替 導體晶片5a〜5c、導線板8c、8a、導線之密封體6， 丨，以 ^換器 i晶座 :置的 圖係 丨，爲 :其相 8b、 ;端子 8b — :第1 ^黏晶 5b、 之導 5a的 I電性 L黏晶 1主 !晶片 t導體 ί封半 於半 -16- 200812066 導體晶片5a、5b形成有η通道型之縱型場效電晶體，半 導體晶片5 a的源極與半導體晶片5 b的汲極係與黏晶座8 b 電性連接。 即2個不同個體之半導體晶片5a、半導體晶片5b係 以搭載於共通黏晶座8 b之狀態而被收容於封裝內。於此 半導體晶片5a形成有非絕緣型DC-DC轉換器1之高電位 側用之η通道型之縱型功率MOS。另外，於前述半導體晶 片5b形成有非絕緣型DC-DC轉換器1之低電位側用之η 通道型之縱型功率MOS。另外，驅動前述半導體晶片5a 及半導體晶片5b之閘極的驅動用1C (積體電路）的半導 體晶片5c係被搭載於黏晶座8d，介由導線W而與相當於 前述半導體晶片5 a的源極之黏晶座8b及相當於閘極之閘 極銲墊9b連接。另外，半導體晶片5c係介由導線W而與 半導體晶片5b的源極9c與閘極銲墊9a連接。 前述半導體晶片5a的汲極，係介由導電板8a而與輸 入電源供給用之外部端子Vin連接，前述半導體晶片5b 的源極9c係介由導線板8c而與基準電位供給用之外部端 子Gnd連接，前述共通之黏晶座8b係與輸出用之外部端 子Lx連接。 如前述般，在本實施形態1中，高電位側用之功率 MOSQH1的半導體晶片5a與低電位側用之功率MOSQL1 的半導體晶片5b，係被搭載於共通的黏晶座8b，寄生電 感L3、L4被降低。另外，高電位側用之功率MOSQH1的 半導體晶片5a的汲極與外部端子Vin之連接，及低電位 -17- 200812066 側用之功率MO SQL1的半導體晶片5b的源極與外部端子 Gnd之連接，係使用導線板8a、8c，寄生電感、L5被 降低。其結果，可以降低非絕緣型D C - D C轉換器的主電 路之寄生電感。 接著，利用第15圖來說明第8圖的低電位側MOS與 其周邊構造。 第 1 5 ( a )圖係表示導線架的圖案，表示閘極的打線 焊點（高電位側）9 b、及源極的導線板8 b。第1 5 ( b )之 1 2a、1 2b係表示比第1 5 ( a )圖之導線架更上位之層的構 成，表現閘極銲墊1 2 a、源極銲墊1 2 b。第1 5 ( c )圖係表 示比第15 ( b )圖之閘極銲墊12a、源極銲墊12b更上位 之層的構成，表現半導體晶片（低電位側之功率Μ Ο S )。 然後，第1 5 ( d )圖係表示比第1 5 ( c )圖之半導體晶片 5a更上位之層的構成，表現導線板（電源電壓）8a。 (實施形態2 ) 如前述般，藉由採用實施形態1之構造’可以降低第 1圖所示之配線的電感L2、L3、L4、L5。但是，在實施 形態1中，無法降低從輸入電容器Cin的正端子而由高電 位側用之功率MOSQH1的汲極端子所引起的寄生電感 L1、從輸入電容器Cin的負端子而由低電位側用之功率 MOSQL1的源極端子所引起之寄生電感L6。實施形態2係 有鑑於此而完成者，可以降低L 1及L6 ° 第10圖及第11圖係表示本實施形態2之半導體裝置 -18- 200812066 的封裝構造之一例。第l 〇圖係封裝內部的平面圖，第11 圖係表示第10圖的Y4-Y4線之剖面圖。另外，第10圖 中，爲了使圖面容易觀看，透視封裝內部而顯示。 實施形態2與實施形態1不同點，係在於輸入電容器 11被構裝於封裝的表面。輸入電容器11的正電極11a， 係介由導電性構造11c而連接於與輸入電源供給用之外部 端子Vin電性相連之導線板8a，前述輸入電容器1 1的負 電極1 1 b，係介由導電性構件1 1 d而連接於與基準電位供 給用之外部端子Grid電性相連之導線板8c。 接著，利用第1 3圖及第1 4圖來說明本實施形態之效 果。第1 3圖係於橫軸表示主電路的配線電感，於縱軸表 示高電位側用之功率MOS的開關損失。主電路的配線電 感係相當於第1圖之L1〜L6的合計値。伴隨主電路電感 減少，開關損失降低，主電路電感以1Η爲界，在其以 下，損失增加。以往例子中，係使用第5圖的封裝之測定 結果，與以往例子相比，本實施形態（本發明）電感小， 知道開關損失減少。開關損失如小，不需要散熱片等之冷 卻零件，電源可以小型化。另外，在損失一定之條件下， 本實施形態可以提升開關頻率，所以，可以使由電感器與 電容器所形成的輸出濾波器小型化。 第1 4圖係於橫軸表示主電路的配線電感，於縱軸表 示開關時之高電位側用之功率MOS的源極、汲極間的跳 升電壓。主電路電感愈小，則跳升電壓變得愈小。以往例 子係使用第5圖之封裝的測定結果，與以往例子相比，本 -19- 200812066 實施形態（本發明）電感小，跳升電壓減少。跳升電壓一 低時，傳導雜訊與放射雜訊變小，可以抑制其他的半導體 裝置或電子機器的誤動作。 (實施形態3) 如前述般，藉由採用實施形態2的構造，可以降低第 1圖所示之配線的電感L1-L6。但是，在實施形態2中， 於封裝表面搭載有電容器，所以存在有表面的熱阻抗高的 問題。實施形態3係有鑑於此而完成者，可以降低表面側 的熱阻抗。 第1 2圖係說明實施形態3之半導體裝置圖，與第1 1 圖不同之處，是在於導線板8a、8c露出封裝表面。輸入 電容器1 1的正電極1 1 a係連接於與輸入電源供給用之外 部端子Vin電性相連的導線板8a，前述輸入電容器1 1的 負電極1 1 b係連接於與基準電位供給用之外部端子Gnd電 性相連的導線板8 c。 於以上之說明中，主要係將由本發明人所完成之發明 適用於成爲其背景之利用領域之CPU或DSP之電源裝置 的情形來做說明，但是並不限定於此，可以有種種之適用 可能性，例如也可以適用於其他電路的電源裝置。 [產業上之利用可能性]

本發明係關於半導體裝置之技術，特別是有效適用於 具有電源電路之半導體裝置、及使用其之非絕緣型DC-DC -20- 200812066 轉換器等之電源裝置，例如可以利用於桌上型個人電腦、 筆記型個人電腦、伺服器或遊戲機等之電子機器的電源裝 置。 【圖式簡單說明】 第1圖係本發明之實施形態1的電源裝置所使用之非 絕緣型DC-DC轉換器的電路圖。 p 第2圖係第1圖之非絕緣型DC-DC轉換器的時序 圖。 第3圖係本發明人對於作爲本發明之比較技術而檢討 的半導體裝置之封裝內部的平面圖。 第4圖係第3圖的Y1-Y1線之剖面圖。 第5圖係本發明人對於作爲本發明之比較技術而檢討 之別的半導體裝置之封裝內部的平面圖。 第6圖係第5圖的Y2-Y2線之剖面圖。 Φ 第7圖係本發明人對於作爲本發明之比較技術而檢討 之別的半導體裝置（專利文獻2)之封裝內部的平面圖。 第8圖係本發明之實施形態1的半導體裝置之封裝內 部的平面圖。 第9圖係第8圖之Y3-Y3線的剖面圖。 第10圖係本發明之實施形態2之半導體裝置的封裝 內部的平面圖。 第1 1圖係第10圖之Y4-Y4線的剖面圖。 第1 2圖係本發明之實施形態3的半導體裝置之剖面 -21 - 200812066 圖。 第1 3圖係說明本發明之實施形態的效果之主電路電 感與開關損失的關係曲線圖。 第1 4圖係說明本發明之實施形態的效果之主電路電 " 感與跳升電壓的關係曲線圖。 ' 第15圖係表示本發明之實施形態1的導線架之構 造。 【主要元件符號說明】 1 :非絕緣型DC-DC轉換器，2 :控制電路，3 :驅動 器電路，4 :負荷電路，5a、5b、5c :半導體晶片，6 :密 封體，7al、7a2、7a3 :黏晶座，8a :導線板，8b :黏晶 座，8c :導線板，8d :黏晶座，9a、9b :閘極銲墊，9c : 源極，11 :輸入電容器，11a:正電極，11b:負電極， 11c、lid :導電性構件，12a :閘極銲墊，12b :源極銲 _ 墊，QH1、QL1 :功率 MOSFET，Cin :輸入電容器， Cout :輸出電容器，l :線圏，L1〜L6 :寄生電感，GH、 GL :閘極端子，VIN :輸入電源，ET1、ET2 :端子， Lx :輸出節點，Dpl、Dp2 :寄生二極體，w :接合導線， Vin :輸入電源供給用之外部端子，Gnd :基準電位供給用 之外部端子 -22-

Claims (1)

1. 200812066 十、申請專利範圍 1·-種半導體裝置，其特徵爲： 具有：具有第1主面及其相反側之第2主面的導電性 第1晶片搭載部；及 配置於前述第1晶片搭載部的周圍之輸入電源供給用 外部端子；及 配置於前述第1晶片搭載部的周圍之基準電位供給用 外部端子；及 與前述第1晶片搭載部形成爲一體之輸出用外部端 子；及 搭載於前述第1晶片搭載部的第1主面之第1半導體 晶片；及 搭載於前述第1晶片搭載部的第1主面之第2半導體 晶片；及 將前述第2半導體晶片的電極電性連接於前述基準電 位供給用外部端子之第1板狀導電性構件；及 將前述第1半導體晶片的電極電性連接於前述輸入電 源供給用外部端子之第2板狀導電性構件；及 具有第1主面及其相反側之第2主面的第2晶片搭載 部；及 搭載於前述第2晶片搭載部的第1主面之第3半導體 晶片；及 將前述第3半導體晶片與前述第1半導體晶片的源極 銲墊與閘極銲墊電性連接之第1接合導線；及 -23- 200812066 將前述第3半導體晶片與前述第2半導體晶片的源極 與閘極電性連接之第2接合導線；及 將前述第1半導體晶片、前述第2半導體晶片、前述 第3半導體晶片、前述第1板狀導電性構件、前述第2板 狀導電性構件、前述第1接合導線、前述第2接合導線予 以密封之密封體， 於前述第1半導體晶片及前述第2半導體晶片形成有 η通道型之縱型場效電晶體’ 前述第1半導體晶片的源極與前述第2半導體晶片的 汲極，係與前述第1晶片搭載部電性連接。 2. —種半導體裝置，其特徵爲： 具有：具有第1主面及其相反側之第2主面的導電性 第1晶片搭載部；及 配置於前述第1晶片搭載部的周圍之輸入電源供給用 外部端子；及 配置於前述第1晶片搭載部的周圍之基準電位供給用 外部端子；及 與前述第1晶片搭載部形成爲一體之輸出用外部端 子；及 搭載於前述第1晶片搭載部的第1主面之第1半導體 晶片；及 搭載於前述第1晶片搭載部的第1主面之第2半導體 晶片；及 將前述第2半導體晶片的電極電性連接於前述基準電 -24- 200812066 位供給用外部端子之第1板狀導電性構件；及 將前述第1半導體晶片的電極電性連接於前述輸入電 源供給用外部端子之第2板狀導電性構件；及 具有第1主面及其相反側之第2主面的第2晶片搭載 部；及 搭載於前述第2晶片搭載部的第1主面之第3半導體 晶片；及 將前述第3半導體晶片與前述第1半導體晶片的源極 銲墊與閘極銲墊電性連接之第1接合導線；及 將前述第3半導體晶片與前述第2半導體晶片的源極 與閘極電性連接之第2接合導線；及 將前述第1半導體晶片、前述第2半導體晶片、前述 第3半導體晶片、前述第i接合導線、前述第2接合導線 予以密封之密封體， 於前述第1半導體晶片及前述第2半導體晶片形成有 η通道型之縱型場效電晶體， 前述第1板狀導電性構件及前述第2板狀導電性構件 的表面係露出， 前述第1半導體晶片的源極與前述第2半導體晶片的 汲極，係與前述第1晶片搭載部電性連接。 3 ·如申請專利範圍第1項所記載之半導體裝置，其 中，電容器之一方的電極，係介由第1連接層而電性連接 於前述第1板狀導電性構件，前述電容器的另一方之電 極，係介由第2連接層而與前述第2板狀導電性構件電性 -25- 200812066 連接。 4·如申請專利範圍第2項所記載之半導體裝置，其 中，電容器的一方之電極，係與前述第1板狀導電性構件 電性連接，前述電容器的另一方之電極，係與前述第2板 狀導電性構件電性連接。 5·—種電源裝置，係整流用MOSFET的一方主端子連 接於直流輸入電源的正電位側，且前述整流用MOSFET的 另一方主端子連接於抗流線圏的一方端子與轉流用 MOSFET的一方主端子，前述轉流用MOSFET的另一方主 端子連接於前述直流輸入電源的負電位側，輸出電容器的 一方端子連接於前述抗流線圈的另一方端子，前述輸出電 容器的另一方端子連接於前述轉流用MOSFET的另一方主 端子，對成爲負荷的半導體裝置供給電力之端子的一方連 接於前述抗流線圈的另一方端子，對前述成爲負荷之半導 體裝置供給電力之端子的另一方連接於前述轉流用 MOSFET的另一方主端子，藉由控制電路，來驅動前述整 流用MOSFET及前述轉流用MOSFET的閘極之同步整流 方式的電源裝置，其特徵爲： 連接申請專利範圍第3項所記載之半導體裝置的前述 輸入電源供給用外部端子與前述直流輸入電源的正電位 側，且將前述半導體裝置的前述基準電位供給用外部端子 連接於前述直流輸入電源的負電位側，並將前述半導體裝 置的前述輸出用外部端子連接於前述抗流線圈的一方端 子。 -26- 200812066 6·—種電源裝置，係整流用MOSFET的一方主端子連 接於直流輸入電源的正電位側，且前述整流用M0SFET的 另一方主端子連接於抗流線圈的一方端子與轉流用 MOSFET的一方主端子，前述轉流用M0SFET的另一方主 端子連接於前述直流輸入電源的負電位側，輸出電容器的 一方端子連接於前述抗流線圈的另一方端子，前述輸出電 容器的另一方端子連接於前述轉流用MOSFET的另一方主 端子，對成爲負荷的半導體裝置供給電力之端子的一方連 接於前述抗流線圈的另一方端子，對前述成爲負荷之半導 體裝置供給電力之端子的另一方連接於前述轉流用 MOSFET的另一方主端子，藉由控制電路，來驅動前述整 流用MOSFET及前述轉流用MOSFET的閘極之同步整流 方式的電源裝置，其特徵爲： 連接申請專利範圍第4項所記載之半導體裝置的前述 輸入電源供給用外部端子與前述直流輸入電源的正電位 側’且將前述半導體裝置的前述基準電位供給用外部端子 連接於前述直流輸入電源的負電位側，並將前述半導體裝 置的前述輸出用外部端子連接於前述抗流線圈的一方端 子。 -27-