TW200810626A - Method for manufacturing multilayer wiring board - Google Patents
Method for manufacturing multilayer wiring board Download PDFInfo
- Publication number
- TW200810626A TW200810626A TW096104869A TW96104869A TW200810626A TW 200810626 A TW200810626 A TW 200810626A TW 096104869 A TW096104869 A TW 096104869A TW 96104869 A TW96104869 A TW 96104869A TW 200810626 A TW200810626 A TW 200810626A
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit board
- printed circuit
- hole
- printed
- substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 229910000679 solder Inorganic materials 0.000 claims abstract description 136
- 239000000758 substrate Substances 0.000 claims abstract description 108
- 239000000853 adhesive Substances 0.000 claims abstract description 71
- 230000001070 adhesive effect Effects 0.000 claims abstract description 70
- 229920005989 resin Polymers 0.000 claims description 34
- 239000011347 resin Substances 0.000 claims description 34
- 238000003475 lamination Methods 0.000 claims description 22
- 238000007747 plating Methods 0.000 claims description 16
- 230000008018 melting Effects 0.000 claims description 14
- 238000002844 melting Methods 0.000 claims description 14
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002313 adhesive film Substances 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 41
- 239000011229 interlayer Substances 0.000 abstract description 12
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 238000007639 printing Methods 0.000 description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 16
- 239000011889 copper foil Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 13
- 239000010408 film Substances 0.000 description 6
- 239000004593 Epoxy Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000011342 resin composition Substances 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- RNFJDJUURJAICM-UHFFFAOYSA-N 2,2,4,4,6,6-hexaphenoxy-1,3,5-triaza-2$l^{5},4$l^{5},6$l^{5}-triphosphacyclohexa-1,3,5-triene Chemical compound N=1P(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP=1(OC=1C=CC=CC=1)OC1=CC=CC=C1 RNFJDJUURJAICM-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000113 differential scanning calorimetry Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 239000003063 flame retardant Substances 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000002966 varnish Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- VZSRBBMJRBPUNF-UHFFFAOYSA-N 2-(2,3-dihydro-1H-inden-2-ylamino)-N-[3-oxo-3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propyl]pyrimidine-5-carboxamide Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C(=O)NCCC(N1CC2=C(CC1)NN=N2)=O VZSRBBMJRBPUNF-UHFFFAOYSA-N 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 101001034845 Mus musculus Interferon-induced transmembrane protein 3 Proteins 0.000 description 1
- MKYBYDHXWVHEJW-UHFFFAOYSA-N N-[1-oxo-1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propan-2-yl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(C(C)NC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 MKYBYDHXWVHEJW-UHFFFAOYSA-N 0.000 description 1
- NIPNSKYNPDTRPC-UHFFFAOYSA-N N-[2-oxo-2-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethyl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(CNC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 NIPNSKYNPDTRPC-UHFFFAOYSA-N 0.000 description 1
- AFCARXCZXQIEQB-UHFFFAOYSA-N N-[3-oxo-3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propyl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(CCNC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 AFCARXCZXQIEQB-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052770 Uranium Inorganic materials 0.000 description 1
- JAWMENYCRQKKJY-UHFFFAOYSA-N [3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-ylmethyl)-1-oxa-2,8-diazaspiro[4.5]dec-2-en-8-yl]-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidin-5-yl]methanone Chemical compound N1N=NC=2CN(CCC=21)CC1=NOC2(C1)CCN(CC2)C(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F JAWMENYCRQKKJY-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 229940079593 drug Drugs 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002305 electric material Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002648 laminated material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/0949—Pad close to a hole, not surrounding the hole
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/063—Lamination of preperforated insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
- Y10T29/49149—Assembling terminal to base by metal fusion bonding
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
200810626 (1) 九、發明說明 【發明所屬之技術領域】 本發明,係有關於多層配線板之製造法。 【先前技術】 先前之多層配線板之製造法,一般而言,係以將被形 成有電路之兩面貼銅層積板與絕緣性接著劑相互層積並重 Φ 疊複數枚而一體化,並在連接時所需要之場所設置貫通 孔’而在其內壁作電鍍。而伴隨配線之高密度化,雖係以 將孔徑小徑化,以及將配線圖案細線化而對應之,但是由 於在原本不必要之場所亦形成有孔,因此有必要避開此些 貫通孔來作配線設計,而成爲追求更高密度化時之障礙。 作爲對應策,係提案有:廢除貫通孔,而僅將相連接 之各層作連接的層間連接。作爲其中一例,係有在被形成 電路之絕緣基板上,形成層積層(build_up layer),並藉 ^ 由雷射等形成非貫通孔,且在其內壁作電鍍並連接之,而 因應於所需要之層數來依序進行重疊層積,亦即是所謂的 •層積(build-up )工法。進而,作爲層積工法以外的層間 _ 層積技術,從各公司係提案有:在層間連接構件上,不使 用電鍍而使用導電性糊或是向異導電材料的技術,並出現 在市場中。 例如,被提案有:如專利文獻1中所示,在不織布中 設置孔,並於其中塡充導電性糊,而在其兩面層積接著銅 箔或電路板之方法;或是如專利文獻2中所示,在銅箔上 -5- (2) (2)200810626 以W電性材料形成銲錫凸塊,而後重疊合成樹脂薄片,將 銅箔或電路板層積接著的方法等。又,作爲使用銲錫之層 間連fee,係提案有如專利文獻3所示,在電路圖案之配線 έ而子W依序形成金屬突起、銲錫,並經由使其相互對向, 而將銲錫彼此溶融接著,以得到電性連接的方法。又,在 專利文獻4中,係揭示有:在被鑽開於絕緣基材內之通孔 內’塡充f寸疋之組成的導電性樹脂組成物,並使導電性樹 月曰組成物在通孔中硬化,而將絕緣基材表面之上下電極層 相互電性連接的兩面印刷基板。 〔專利文獻1〕日本特開平1〇-2 0025 8號公報 〔專利文獻2〕日本特開平i〇_79579號公報 〔專利文獻3〕日本特開平5-90763號公報 〔專利文獻4〕日本專利第3038210號公報 【發明內容】 〔發明所欲解決之課題〕 構件安裝方法,雖係以表面安裝所致者爲主流,但是 由於亦有與銷插入型之構件或是連接器等所倂用的領域, 因此係有貫通孔或是成爲具備有可將銷插入之深度的非貫 通孔成爲必要的情況。然而,在先前之技術中,於製造 上,係在進行以非貫通孔所致的各層間之連接後,因應於 需要,而設置貫通孔並將其內壁電鍍,以製作同時具備有 層間連接以及貫通孔所致之連接的多層配線板。在一般的 層積工法中,由於係依序形成層積層,因此當在形成層積 -6 - (3) (3)200810626 層時已具有貫通孔的情況,則該孔會被層積材所掩埋。 又,在使用層間連接構件的情況時,係有必要使與層 間連接構件接觸之電路或銅箔爲平坦,而當與貫通孔連接 的情況時,係進行在將貫通孔埋起之後,再作覆蓋電鍍而 使表面成爲平坦的手法,或是將電路從貫通孔拉出,而以 所拉出之部分來連接以進行層間連接。進而,經由在必要 之場所設置貫通孔,並將其內壁作電鍍,而形成同時具備 有貫通孔與層間連接之多層配線板。又,當使用有導電性 糊時,爲了保持電性的連接性,係以如專利文獻4之實施 例所示的5MPa ( MegaPascal ),或是如專利文獻2所示 之4MPa —般的高壓條件下作層積,而保持電性的連接。 因此,當欲在印刷基板上連接被設置有空洞之貫通孔者 時,層積時之壓力所致的應力會對貫通孔內壁之被電鍍的 部分造成損傷,而使信賴性降低,在層積時,會有造成斷 線之可能性。 由於上述事態,在先前之層間連接方法中,欲與電路 間之層間連接同時形成貫通孔一事係爲困難,而有以其他 工程來形成貫通孔的必要。進而,欲將2枚之中的至少一 方之印刷基板的貫通孔在層積之後殘留,而形成成爲空洞 之非貫通孔一事係爲困難。本發明,係爲提供一種:不會 對貫通孔內壁之被電鍍的部分造成損傷,而能在有效率地 進行層間連接的同時,形成中空構造之非貫通孔又或是貫 通孔的多層配線板之製造法。 (4) 200810626 〔用以解決課題之手段〕 本發明之多層配線板之製造法,係在以下之各點具有 特徵。 1 · 一種多層配線板之製造法,此製造法’係將具備有 墊片部之第1印刷基板,和具備有具有墊片部、配線部與 凸塊搭載用墊片之配線、以及基板部之第2印刷基板相對 向,而將前述第1印刷基板之墊片部與前述第2印刷基板 • 之凸塊搭載用墊片,藉由銲錫凸塊而連接,並將其他之連 接部經由絕緣性接著劑而接著,且,在被設置於前述第1 印刷基板與前述第2印刷基板中之至少一方的印刷基板上 之貫通孔之中,至少一部份的貫通孔係爲中空構造’其特 徵爲,具備有:在前述第1印刷基板之墊片部與前述第2 印刷基板之銲錫凸塊搭載用墊片的至少一方’使用銲錫糊 而形成銲錫凸塊的工程;和在前述第1印刷基板與前述第 2印刷基板之間,經由絕緣性接著劑而將前述第1印刷基 •板與前述第2印刷基板層積接著,並將前述第1印刷基丰反 與前述第2印刷基板電性連接的工程。 , 2.前述銲錫凸塊的尺寸,係較前述絕緣性接著劑 _ 度尺寸爲更大,而較前述絕緣性接著劑之厚度尺寸的4胃 爲小。 3 .作爲絕緣性接著劑,係使用在前述絕緣性接著劑之 對應於前述前述銲錫凸塊的位置,預先設置有貫通孔的絕 緣性接著劑薄膜。 4.將進行前述層積接著時之前述絕緣性接著劑的流雲力 -8 - (5) 200810626 設爲1〜300//m的範圍內。 5. 當進行前述層積接著時’前述層 係在從銲錫糊之融點起到銲錫糊之融 內,且,前述層積接著時之壓力係爲 力。 6. 更進而具備有:當將前述第1印 印刷基板與前述絕緣性接著劑作位置對 # 而在所期望之位置設置貫通孔的工程 中,插入較前述第1印刷基板與前述第 絕緣性接著劑之總厚度更短0.1mm以上 7. 更進而具備有:在至少一方之印 錫凸塊之連接面的被形成有銲錫凸塊之 路圖案上、以及基材上,設置絕緣樹脂 外一方之印刷基板的連接面之電路圖案 設置絕緣樹脂層的工程。 ® 8 .前述絕緣樹脂層,係爲由感光性彳
9.前述第1印刷基板與前述第2 EP ~ 相異。 - 1 〇.在藉由於至少一方之印刷基板 孔’並在其內壁施加金屬電鑛所得到的 一部份,係爲由至少2種之孔徑來形成 11.在被拉出有被形成有銲錫凸塊 孔中,其至少一部份,係爲由至少2種 的貫通孔。 積接著時之溫度’ 點+ 4 0 °C的範圍之 1 .5Mpa以下的壓 I刷基板與前述第2 準時,將此些重疊 ;和在前述貫通孔 2印刷基板與前述 之銷的工程。 刷基板上的形成銲 電路圖案以外的電 層的工程;和在另 上以外的基材上, 窗脂所成。 1刷基板之尺寸係爲 的必要場所鑽開鑽 貫通孔中,其至少 1個的貫通孔。 之電路圖案的貫通 之孔徑來形成1個 -9- (6) 200810626 1 2. —種多層配線板之製造法’此製h法’係將具 有墊片部之第1印刷基板’和具備有具有墊片部、配線 與凸塊搭載用墊片之配線、以及基板部之第2印刷基板 對向,而將前述第1印刷基板之墊片部與前述第2印刷 板之凸塊搭載用墊片,藉由銲錫凸塊而連接’並將其他 連接部經由絕緣性接著劑而接著’且’在被設置於前述 1印刷基板與前述第2印刷基板中之至少一方的印刷基 上之貫通孔之中,至少一部份的貫通孔係爲中空構造’ 特徵爲,具備有:在前述第1印刷基板之銲錫凸塊搭載 墊片與前述第2印刷基板之墊片部的至少一方’使用銲 糊而形成銲錫凸塊的工程;和在前述第1印刷基板與前 第2印刷基板之間,經由絕緣性接著劑而將前述第1印 基板與前述第2印刷基板層積接著,並將前述第1印刷 板與前述第2印刷基板電性連接的工程,前述銲錫凸塊 高度的尺寸,係較前述絕緣性接著劑之厚度尺寸爲更大 而較前述絕緣性接著劑之厚度尺寸的4倍爲小,當進行 述層積接著時,前述層積接著時之溫度,係在從銲錫糊 融點起到銲錫糊之融點+ 40 °C的範圍之內,且,前述層 接著時之壓力係爲1.5Mpa以下的壓力,且更進而具 有:在至少一方之印刷基板上的形成銲錫凸塊之連接面 被形成有銲錫凸塊之電路圖案以外的電路圖案上、以及 材上,設置絕緣樹脂層的工程;和在另外一方之印刷基 的連接面之電路圖案上以外的基材上,設置絕緣樹脂層 工程。 備 部 相 基 之 第 板 其 用 錫 述 刷 基 之 前 之 積 備 的 基 板 的 -10- (7) 200810626 1 3 ·作爲絕緣性接著劑,係使用在前述絕緣性接著劑 之對應於前述前述銲錫凸塊的位置,預先設置有貫通孔的 絕緣性接著劑薄膜。 1 4 ·將進行前述層積接著時之前述絕緣性接著劑的流 動設爲1〜300/zm的範圍內。 15·更進而具備有··當將前述第i印刷基板與前述第2 印刷基板與前述絕緣性接著劑作位置對準時,將此些重疊 • 而在所期望之位置設置貫通孔的工程;和在前述貫通孔 中,插入較前述第1印刷基板與前述第2印刷基板與前述 絕緣性接著劑之總厚度更短0.1 mm以上之銷的工程。 16·前述絕緣樹脂層,係爲由感光性樹脂所成。 1 7 .前述第1印刷基板與前述第2印刷基板之尺寸係 爲相異。 1 8.在藉由於至少一方之印刷基板的必要場所鑽開鑽 孔,並在其內壁施加金屬電鍍所得到的貫通孔中,其至少 B —部份,係爲由至少2種之孔徑來形成1個的貫通孔。 1 9.在被拉出有被形成有銲錫凸塊之電路圖案的貫通 孔中,其至少一部份,係爲由至少2種之孔徑來形成1個 的貫通孔。 〔發明之效果〕 若藉由本發明,則成爲可以製造:不會對貫通孔內壁 之被電鍍的部分造成損傷,而能在有效率地進行2枚之印 刷基板的電性連接的同時,形成中空構造之非貫通孔又或 -11 - (8) 200810626 是貫通孔的多層配線板。 【實施方式】 _ 以下,使用各圖,針對本發明之多層配線板之 的實施形態作說明,但是,本發明係並不限定於此 首先,藉由圖1〜圖4來說明本發明之製造法 程。如圖1所示,製造第1印刷基板1與第2印刷 # (製造工程(a ))。各別之印刷基板1、2,係可 電路板、多層配線板、亦或是多重導線板均無妨。 印刷基板所使用之基材的種類,雖並不特別限定, 了能抑制因層積時之加熱加壓所導致的變形,係以 玻璃交織(glass-cross )等之強化材的絕緣基材爲 更進而,係以包含有FR( flame retardant) -5級之 是聚醯亞胺樹脂系等之Tg (玻璃轉移點)高的基 想。 # 第2印刷基板,係具備有:具有墊片部、配線 凸塊搭載用墊片14之配線;和基板部。又,第1 - 板,雖係具備有墊片部1 5,但是除此之外,亦可具 ^ 線部或是銲錫凸塊搭載用墊片等’而亦可具備有具 之配線。 ’ 接下來,如圖2所示,在至少一方之印刷基 此,爲了方便,以第2印刷基板2來作說明)印 糊,並藉由進行回銲而形成凸塊3 (製造工程(b) 時,以銲錫糊而形成凸塊之場所,係以經由金屬箔 製造法 〇 的各工 [基板2 爲兩面 又,對 但是爲 包含有 理想, 基材或 材爲理 部以及 印刷基 備有配 有此些 板(於 刷銲錫 )。此 等而形 -12- (9) 200810626 成有墊片爲理想。當形成凸塊之場所爲貫通孔等的情況 時,由於銲錫在貫通孔內容易流動’而造成難以控制凸塊 之高度,因此以將墊片從貫通孔拉出而形成爲理想。 銲錫糊之印刷,係藉由一般之網版印刷法’或是分注 (dispense )法而被印刷。另外’銲錫凸塊’係被標不爲 「銲錫凸塊」又或是「凸塊」。 第1印刷基板的墊片部,當除了墊片之外,亦具備 P 有:設置貫通孔並在其內壁電鍍而形成銲墊之形狀、設置 貫通孔並在其內壁電鍍’之後更進而將孔埋起並作覆蓋電 鍍而形成銲墊之形狀、以及具備有凸塊搭載用墊片的情況 時,則亦包含凸塊搭載用墊片。第2印刷基板之凸塊搭載 用墊片,係經由銲錫凸塊而與前述第1印刷基板之墊片部 電性連接,而形成凸塊連接部。 銲錫糊,係可爲任何種類,可列舉出一般之共晶銲 錫、低溶點銲錫、高溫銲錫、鉛游離銲錫等。進而,在銲 ® 錫糊內所包含之銲劑的種類亦不被限定,可使用水溶性、 非水溶性等。又,銲錫之融點,係可使用示差掃瞄熱量計 (DSC : Differential Scanning Calorimetry),而在氮氣 氣體環境中進行,由吸熱峰値而求取出。 接下來.,銲錫凸塊3的高度尺寸,係以較絕緣性接著 劑之厚度尺寸爲更大,而較絕緣性接著劑之厚度尺寸的4 倍爲小爲理想,而係以絕緣性接著劑之厚度尺寸的2〜3 倍之大小爲更理想。當銲錫凸塊3之高度尺寸爲較絕緣性 接著劑之厚度尺寸爲更小的情況時,銲錫凸塊將不會與對 -13- (10) 200810626 向之連接場所接觸,而容易產生連接不良。當銲錫凸塊23 之高度尺寸爲較絕緣性接著劑之厚度尺寸的4倍爲更大的 情況時,由於絕緣性接著劑與至少一方之印刷基板不會相 互接著而會產生空隙,因此銲錫會從此空隙滲出,而當其 附近鄰接有電路時,會與電路接觸而容易產生短路不良。 接下來,如圖3所示,將絕緣性接著劑4配置於2枚 的印刷基板之間(製造工程(c ))。絕緣性接著劑4,雖 B 亦可藉由印刷法而將絕緣性漆(Varnish )直接塗布於印刷 基板上,並將其乾燥而得到,但是爲Y縮短工程,係以使 用薄膜材料爲理想。作爲薄膜材料,只要是具備有絕緣性 之接著劑,則不論是何者均可,但是,以能控制流動性者 爲理想,而以由包含有聚合物成分之樹脂組成物所成的薄 膜材料爲理想。進而,絕緣性接著劑4,係以由熱硬化性 樹脂所成爲理想。例如,可列舉出:AS-3 000 (日立化成 工業有限公司製,商品名),或是ABF-SH (味之素fine-B techno公司製,商品名)等。又,絕緣性接著劑之厚度係 爲任一均可,但係以50〜1 00 // m的範圍內爲理想。在薄 膜材料的情況,若是未滿5 0 // m,則會有薄膜單體之可處 理性下降的可能性。又,若是超過1 〇〇 # m,則會有塗布 性降低的可能性。 接下來,如圖4 一般作層積接著。此時,在第1印刷 基板1與第2印刷基板2的連接面之中,將除了凸塊連接 部以外,亦即是除了關係於電性連接之第1印刷基板的凸 塊搭載用墊片與第2印刷基板的凸塊搭載用墊片之外的區 -14- (11) 200810626 域,以前述絕緣接著劑而層積接著’同時,將凸塊連接部 藉由銲錫而作電性連接(製造工程(d ))。所謂關係於 電性連接之第1印刷基板的凸塊搭載用墊片與第2印刷基 板的凸塊搭載用墊片之外的區域,具體而言’係指凸塊搭 載用墊片之外的電路圖案,又或是露出之基材’又或是抗 蝕劑表面等。此時,銲錫凸塊係突破絕緣性接著劑而得到 電性連接。 ® 層積接著,係以前述層積接著時之溫度爲銲錫糊之融 點〜銲錫糊之融點+ 40t:的溫度範圍,且爲1.5MPa以下 之壓力的層積條件爲理想,而以前述層積接著時之溫度爲 銲錫糊之融點〜銲錫糊之融點+ 20 °C的溫度範圍,且爲 1 MPa以下之壓力的層積條件爲更理想。當前述層積接著 時之溫度爲未滿銲錫糊之融點的情況時,則銲錫無法溶 融,而會成爲主要係以物理性地與電路連接,並未被溶融 連接,因此有連接性降低的可能性。又,若是超過銲錫融 ® 點+ 40 °C,則由於銲錫係完全成爲溶融狀態,因此當對貫 通孔作連接的情況時,銲錫會沿著其內壁之電鍍而流動, _ 使得貫通孔之完全空洞化成爲困難。 - 進而,若是壓力超過1 .5MPa,則施加於銲錫之壓力 會太高,而使得銲錫凸塊變形,且變的容易產生龜裂或破 損,而在層積時有產生斷線的可能性。 又,如圖5所示,以使用在對應於銲錫凸塊3的位 置,預先設置有貫通孔的絕緣性接著劑5爲理想。孔,係 可使用雷射、鑽頭、衝孔等之任意手法來加工。藉由設置 -15- (12) 200810626 孔,由於在層積前之位置對準時,凸塊3會從絕緣性接著 劑5突出,因此將銲錫凸塊3從絕緣性接著劑5拉拔突出 之製程係成爲不需要。藉由此’成爲能使2枚的印刷基板 之間之電性連接更加確實。 又,絕緣性接著劑之流動性,在層積結合條件下,係 以1〜300//m的範圍內爲理想,而以1〜150//m爲更理 想。若是流動性爲較1 // m更小,則由於絕緣性接著劑5 ® 之對印刷基板的融入係並不足夠,因此無法得到足夠的接 著力,而若是大於3 00 μ m,則會有在銲錫凸塊3連接之 電路之間樹脂流動而成爲未連接的可能性。當使用流動性 高的材料時,若是由熱硬化樹脂所成的情況,則以在層積 接著前預先進行預備加熱,並以使其成爲所期望之流動性 的方式來進行硬化爲理想。又,若是由熱可塑性樹脂所成 的情況時,則以例如提高分子量,或是減低揮發量,以使 其成爲所期望之流動性而作調整爲理想。另外,流動性, B 舉例而言,係測定預先設置有孔之絕緣性接著劑5的孔徑 (直徑),並在銅箔層積板之上重疊絕緣性接著劑5,進 而在重疊有銅箔之狀態下以層積接著條件而層積,並更進 而將銅箔以蝕刻來去除,之後,測定絕緣性接著劑5之孔 徑,並由層積前後之孔徑的差而求取出。 又,如圖6所示,以當將第1印刷基板1與第2印刷 基板2與絕緣性接著劑4作位置對準時,將此些重疊而在 所期望之位置設置孔,並在孔中,插入較第1印刷基板1 與第2印刷基板2與絕緣性接著劑4之總厚度更短0.1mm -16- (13) 200810626 以上之銷6而層積爲理想。藉由插入銷6 ’能容易地進行 各基板1、2與絕緣性接著劑4之層積時的位置對準,並 能除去位置偏移。又,藉由使用短〇 · 1 mm以上之銷6,在 層積時銷6不會從基板突出,而成爲能進行使用通常之鏡 板的層積。 又,如圖7所示,以在至少一方之印刷基板2上的形 成凸塊3之面的被形成有凸塊3之電路圖案以外的電路圖 B 案上、以及基材上,設置絕緣樹脂層7,並在另外一方之 印刷基板1的電路圖案上以外的基#上,設置絕緣樹脂層 7爲理想。爲了將凸塊3形成於電路上,並保持凸塊之位 置精確度,藉由在形成凸塊3以外之部分的電路圖案上設 置絕緣樹脂層7,能抑制不必要的銲錫之對電路上的附 著。 又,當在另外一方之印刷基板1的電路圖案上設置絕 緣樹脂層7的情況時,由於經由電路圖案,會在電路圖案 B 上產生絕緣樹脂層7相重疊的部分,而使第1印刷基板1 與第2印刷基板2的間隔產生差異,因此成爲容易產生未 連接之部分。 又,絕緣樹脂層,係以由感光性樹脂所成爲理想。在 熱硬化樹脂的情況,藉由使用附有遮罩的印刷板所致的網 版印刷之方法,或是在全面塗布後使用雷射等,而可使形 成銲錫凸塊之電路露出。當感光性樹脂的情況時,在全面 塗布後,經由曝光、濕式處理工程,而成爲可容易地使其 露出,故更爲理想。 -17- (14) 200810626 另外,若藉由上述多層配線板之製造法,則由於能將 第1印刷基板以及第2印刷基板的貫通孔以空洞的狀態殘 留,因此能容易地形成非貫通孔,進而,藉由使在第1印 刷基板與第2印刷基板在相同位置上具有貫通孔,且在絕 緣性接著劑4上亦於相同位置設置孔,則成爲在接合後亦 可作爲貫通孔來利用。因此,成爲能在進行層間接合的同 時,形成貫通孔。 ® 又,如圖8所示之第1印刷基板1與第2印刷基板 2,係可爲相同尺寸亦可爲相異尺寸’而不限定基板尺寸 以及形狀。。 又,當第1印刷基板1與第2印刷基板2之成爲凸塊 連接部的場所附近之貫通孔間隔爲較1 mm爲更狹窄的情 況時,則將用以形成銲錫凸塊之從貫通孔所拉出的墊片作 形成之區域係變少,而相鄰接之電路間會互相接觸。當在 此貫通孔中被插入有插入型之銷的情況時’無法將貫通孔 ® 設爲小口徑。此時,如圖9所示,藉由將形成用以形成銲 錫凸塊之塾片一*側的孔徑縮小而設爲附有階段之貫通孔’ ’而在保持用以將銷插入之口徑的同時,於小口徑孔部,係 ,使貫通孔間隔之區域擴大,而能確保形成墊片之區域’而 亦能對應貫通孔間隔之狹小化。附有階段之貫通孔’係以 將小口徑孔貫通開孔,而在相同之位置將大口徑孔以所需 要之深度來開孔的方式作加工爲理想。 另外,大口徑孔加工時之鑽頭前端形狀,係爲任意形 狀均可,但係以圓錐切刃、且切刃之角度爲銳角者爲理 -18- (15) 200810626 想。如圖9所示一般,附有階段之貫通孔的大口徑孔之底 部(錐形),係具有與切刃之角度同等的傾斜。當在此內 壁進行電鍍時,隨著錐形之角度變大(接近90° ),在階 段部之角部電鍍液會成爲容易滯留,而成爲電鍍變薄的原 因,亦會因接合時之壓力所造成之應力集中於以銳角所形 成之電鍍的角部,而成爲斷線的原因。 進而,以能夠確保用以形成從形成銲錫凸塊之印刷基 ® 板的被插入有插入型銷之貫通孔起,藉由內層電路等而將 配線朝向狹間隔外之區域拉出並形成墊片的區域之孔間 隔,來形成第2貫通孔。由於係從此第2貫通孔將墊片拉 出,並形成用以作電性連接之銲錫凸塊,而與另外一方之 印刷基板作電性連接,因此以將用以插入銷之貫通孔的間 隔設爲狹窄爲理想。此些事項,係可因應需要,作單獨的 採用,或是此些之組合使用。 如此這般,可以提供一種:能一面將印刷基板彼此藉 ® 由銲錫而作電性連接,一面容易地同時形成空洞之非貫通 孔或是貫通孔的多層配線板之製造法。另外,本發明之製 造法,係可合適地使用於對LSI晶片等之半導體裝置的諸 電性特性作測定的探針基板之製造。 〔實施例1〕 圖1 〇,係爲用以說明本發明之實施例1中的構造之剖 面圖。 在身爲聚醯亞胺系之兩面貼銅層積板的0.1mm厚之 -19- (16) 200810626 MCL-1-67 1 (日立化成工業公司製,商品名)之銅箔 形成鈾刻抗蝕劑,將不必要之銅箔作蝕刻除去,而製 面電路板。將此兩面電路板製作1 0枚,並於其間挾 爲聚醯亞胺系玻璃布預浸體之〇.〇5mm厚的GIA-671 , 立化成工業公司製,商品名),而作層積接著。接下 在有必要作連接之場所,以鑽頭徑Φ 〇 · 3 5,孔間隔1 . 而進行貫通孔開孔,並於其內壁進行電鍍,作爲第1 ® 基板1,而製作20層之多層配線板。 又,在厚度 1.6mm之 MCL-I-671上,以鑽頭 0.4 5,孔間隔1.6mm而設置貫通孔,並於其內壁進 鍍,在銅箔上形成蝕刻抗蝕劑,將不必要之銅箔作蝕 去,作爲第2印刷基板2,而製作2層之多層配線板 1印刷基板1與第2印刷基板2,係同樣爲500mm平次 在第2印刷基板2之與第1印刷基板1相對向 上,於與第1印刷基板1之貫通孔相連接之場所,印 B 錫糊(共晶銲錫,融點1 83 °C ),並藉由回銲處理而 高度100//m之銲錫凸塊3。另外,銲錫凸塊3之連 係設爲5 0 0 0點。 在第1印刷基板1與第2印刷基板2之間,作爲 性接著劑4,以5 0 // m之厚度來配置樹脂流動性平 150#m的AS-3000,並以200°ClMPa3 0分鐘的條件 積接著。其結果,滿足了所有之5000點的連接,且 銲錫凸塊連接之電阻値成爲約1 〇m Ω,而得到良好的 連接。又,在銲錫凸塊之連接於第1印刷基板1的貫 上, 作兩 持身 (曰 來, 6mm 印刷 徑Φ 行電 刻除 。第 ί ° 之面 刷銲 得到 接, 絕緣 均爲 來層 每一 電性 通孔 -20 - (17) (17)200810626 處之場所,銲錫凸塊係僅侵入貫通孔內約0.1mm,而具有 深度1 · 5 mm之中空構造,又,第2印刷基板2之貫通孔, 係爲具備有中空構造的狀態,而能個別作爲多層配線板之 非貫通孔而形成。 〔實施例2〕 圖1 1,係爲用以說明本發明之實施例2中的構造之剖 面圖。在實施例2中,係將實施例之與第2印刷基板2的 銲錫凸塊電性連接之第1印刷基板1的貫通孔,以環氧樹 脂材料而將孔塡埋,並在其表面進行覆蓋電鍍,而製作將 貫通孔塡埋之2 0層的多層配線板,其他部分,係爲和實 施例1相同地進行。 其結果,於所有之5000點成功地電性連接,且每一 銲錫凸塊連接之電阻値成爲約5 m Ω,而得到良好的連接 性。又,第1印刷基板之未電性連接的貫通孔與第2印刷 基板之貫通孔,係維持空洞狀態而能同時形成貫通孔。 〔實施例3〕 圖1 2,係爲用以說明本發明之實施例3中的構造之剖 面圖。 在實施例1之第2印刷基板的貫通孔5 000孔中,將 25 00孔以環氧樹脂材料而將孔塡埋,並在其表面進行覆蓋 電鍍,而製作2 0層的多層配線板,其他部分,係爲和實 施例1相同地進行。 -21 _ (18) 200810626 其結果,於所有之5000點均能電性連接,且每一銲 錫凸塊連接之電阻値成爲約7m Ω ’而得到良好的電性連 接。又,在第1印刷基板1之未被塡埋、覆蓋電鍍的貫通 - 孔中的被連接有銲錫凸塊之場所,銲錫凸塊係僅侵入貫通 , 孔內約0.1mm,而具有深度1 .5mm之中空構造,又,第2 印刷基板2之貫通孔,係爲具備有中空構造的狀態,而能 個別作爲多層配線板之非貫通孔而形成。 〔實施例4〕 在0.1mm厚之MCL-I-671之銅箔上,形成飩刻抗飩 劑,將不必要之銅箔作飩刻除去,而製作兩面電路板。將 此兩面電路板製作5枚,並於其間挾持〇.〇5mm厚的GIA-6 7 1,而作層積接著。接下來,在有必要作連接之場所, 以鑽頭徑Φ 〇. 3而進行貫通孔開孔,並於其內壁進行電 鍍,而製作1 〇層之多層配線板。將1 〇層之多層配線板2 枚經由0.05mm厚之預浸體2枚而層積,並進而在有必要 連接的場所以鑽頭徑Φ 0.35來進行貫通孔開孔’並在其內 壁,與10層之多層配線板的貫通孔之以前述預浸體而被 樹脂掩埋的部分進行電鍍,作爲第1印刷基板,得到20 層的附有通孔之多層配線板。此時,通孔與貫通孔之孔間 隔爲1.6mm。除了將實施例1之第1印刷基板設爲20層 之附有通孔的多層配線板之外,其他部分係爲和實施例1 相同地進行。其結果,於所有之5000點均能電性連接, 且每一銲錫凸塊連接之電阻値成爲約7 m Ω ’而得到良好 -22- (19) 200810626 的電性連接。又,在銲錫凸塊之連接於第1印刷基板1的 貫通孔處之場所,銲錫凸塊係僅侵入貫通孔內約0 ·1 mm ’ 而具有深度1.5mm之中空構造,又,第2印刷基板2之貫 通孔,係爲具備有中空構造的狀態,而能個別作爲多層配 線板之非貫通孔而形成。 〔實施例5〕 除了將銲錫凸塊之高度設爲5 0 // m以外,與實施例1 相同地進行。其結果,於所有之5 0 0 0點均能電性連接, 且每一銲錫凸塊連接之電阻値成爲約8m Ω,而得到良好 的電性連接。 〔實施例6〕 除了將銲錫凸塊之高度設爲5 0 // m以外,與實施例2 相同地進行。其結果,於所有之5 000點均能電性連接, 且每一銲錫凸塊連接之電阻値成爲約8m Ω,而得到良好 的電性連接。 〔實施例7〕 除了將銲錫凸塊之高度設爲5 0 μ m以外,與實施例3 相同地進行。其結果,於所有之5000點均能電性連接, 且每一銲錫凸塊連接之電阻値成爲約8m Ω,而得到良好 的電性連接。 -23- (20) 200810626 〔實施例8〕 除了將銲錫凸塊之高度設爲200 //m以 1相同地進行。其結果,於所有之5000點均 且每一銲錫凸塊連接之電阻値成爲約7m Ω 的電性連接。 〔實施例9〕 除了將銲錫凸塊之高度設爲200 /zm以 2相同地進行。其結果,於所有之5 000點均 且每一銲錫凸塊連接之電阻値成爲約7m Ω 的電性連接。 〔實施例1 0〕 除了將銲錫凸塊之高度設爲200 //m以夕ί 3相同地進行。其結果,於所有之5 000點均會^ 且每一銲錫凸塊連接之電阻値成爲約7m Ω, 的電性連接。 〔實施例1 1〕 除了將絕緣性接著劑之厚度設爲1 〇〇 # m 施例8相同地進行。其結果,於所有之5 000 連接,且每一銲錫凸塊連接之電阻値成爲約 到良好的電性連接。 ,與實施例 電性連接, 而得到良好 ,與實施例 電性連接, 而得到良好 ,與實施例 電性連接, 而得到良好 以外,與實 點均能電性 9m Ω,而得 -24- (21) 200810626 〔實施例1 2〕 除了將絕緣性接著劑之厚度設爲1 00 # m以外’與實 施例9相同地進行。其結果,於所有之5〇〇〇點均能電性 連接,且每一銲錫凸塊連接之電阻値成爲約9m Ω ’而得 到良好的電性連接。 〔實施例1 3〕 ® 除了將絕緣性接著劑之厚度設爲1 00 # m以外’與實 施例1 〇相同地進行。其結果,於所有之5 0 0 0點均能電性 連接,且每一銲錫凸塊連接之電阻値成爲約9m Ω ’而得 到良好的電性連接。 〔實施例1 4〕 除了作爲絕緣性接著劑,以5 0 /z m之厚度使用樹脂流 動性平均爲5 0 // m的A S - 3 0 0 0,並使用在與第1印刷基板 之銲錫凸塊相對應的位置設置有孔者以外,與實施例1相 同地進行。其結果,於所有之5 000點均能電性連接’且 每一銲錫凸塊連接之電阻値成爲約5m Ω,而得到良好的 電性連接。 〔實施例1 5〕 除了於層積板使用身爲環氧系貼銅基板之MCL_Ee 679,並於預浸體使用身爲環氧系玻璃環氧預浸體的E-679 之外,與實施例1相同地進行。其結果,能滿足所有之 -25- (22) 200810626 5 000點的連接,且每一銲錫凸塊連接之電阻値成爲約10 ηιΩ ’而得到良好的電性連接。 〔實施例1 6〕 除了於第2印刷基板使用1 0層之多層配線板之外, 其他部分係爲和實施例1相同地進行。其結果,能滿足所 有之5000點的連接,且每一銲錫凸塊連接之電阻値成爲 ® 約l〇mQ,而得到良好的電性連接。 〔實施例1 7〕 除了於絕緣性接著劑使用5 0 // m厚度、樹脂流動性爲 250 μ m的 ABF-SH (味之素 fine-techno公司製,商品 名)之外,其他部分係爲和實施例1相同地進行。其結 果,能滿足所有之5000點的連接,且每一銲錫凸塊連接 之電阻値成爲約1 〇m Ω,而得到良好的電性連接。又,在 ® 第1印刷基板的貫通孔中之連接有銲錫凸塊的場所,銲錫 凸塊係僅侵入貫通孔內約〇.5mm,而具有深度1mm之中 ~ 空構造,又,第2印刷基板2之貫通孔,係爲具備有中空 ,構造的狀態,而能個別作爲多層配線板之非貫通孔而形 成。 〔實施例1 8〕 除了於絕緣性接著劑使用5 0 // m厚度、樹脂流動性爲 400 /zm的ABF-SH,並在層積接著前進行80°C20分的預 -26- (23) 200810626 備加熱而使其成爲樹脂流動性250 // m的絕緣性接著劑之 外,其他部分係爲和實施例1相同地進行。其結果,能滿 足所有之5000點的連接,且每一銲錫凸塊連接之電阻値 成爲約1 1 m Ω,而得到良好的電性連接。又,在銲錫凸塊 之連接於第1印刷基板的貫通孔處之場所,銲錫凸塊係僅 侵入貫通孔內約0.2mm,而具有深度1.4mm之中空構造, 又,第2印刷基板2之貫通孔,係爲具備有中空構造的狀 胃態,而能個別作爲多層配線板之非貫通孔而形成。 〔實施例1 9〕 圖1 3,係爲用以說明本發明之實施例1 9中之構造的 剖面圖。除了於第2印刷基板使用尺寸爲3 00mm平方者 之外,其他部分係爲和實施例1相同地進行。其結果,滿 足了所有之5000點的連接,且每一銲錫凸塊連接之電阻 値成爲約1 〇m Ω,而得到良好的電性連接。又,在銲錫凸 B 塊之連接於第1印刷基板1的貫通孔處之場所,銲錫凸塊 係僅侵入貫通孔內約0.1mm,而具有深度1 .5mm之中空構 造,又,第2印刷基板2之貫通孔,係爲具備有中空構造 的狀態,而能個別作爲多層配線板之非貫通孔而形成。 〔實施例20〕 圖1 4,係爲用以說明本發明之實施例20中的構造之 剖面圖。使用將第1印刷基板1的貫通孔,以鑽頭徑φ 〇·3,孔間隔0.8mm來設置,並在其內壁進行電鍍,而後 -27- (24) (24)
200810626 將此貫通孔以環氧系材料將孔塡埋, 的2 0層之多層配線板。第2印刷3 有:在與第1印刷基板1之連接面 背面孔徑爲Φ 0.45之具備相異孔ί 0 · 0 8 m m )者。其他條件,係爲和實施 其結果,於所有之5000點均能 錫凸塊連接之電阻値成爲約10m Ω, ® 接。第2印刷基板之貫通孔,係能藥 態而形成。另外,係以實施例1〜1 9 孔間隔來形成貫通孔,而能將相同;; 的面積內作連接,藉由孔間隔之狹/J、 型化而言亦爲有利。 〔實施例2 1〕 圖1 5,係爲用以說明本發明中;; 對第1印刷基板1的貫通孔不進行] 外,其他部分係爲和實施例20相[I -所有之5000點均能電性連接,且名 阻値成爲約8m Ω,而得到良好的電 板以及第2印刷基板之貫通孔,係ί 的狀態而形成。 藉由上述各實施例所得之多層画 性,係在 MIL- 1 07 ( 1 25 °C 3 0 分鐘 / 之)試驗200次後,或是在銲錫回彳 並於其表面進行電鍍 έ板2,係使用被形成 側的孔徑爲Φ 0.2,而 g的貫通孔(孔間隔 例1相同地進行。 電性連接,且每一銲 而得到良好的電性連 f以具有中空構造的狀 之孔間隔的約一半之 1連接點數在約1 / 4 化,對連接面積之小 :構造之剖面圖。除了 」塡埋以及覆蓋電鍍之 丨地進行。其結果,於 :一銲錫凸塊連接之電 性連接。第1印刷基 ϋ能夠以具有中空構造 丨線板,作爲連接信賴 / -65°c 30分鐘並重複 ,(260°C 20 秒)試驗 -28- (25) 200810626 5次後,亦不會觀察到有連接電阻上昇之現象’而連接性 係爲良好。 〔比較例1〕 除了不使用實施例1的絕緣性接著劑以外’與實施例 1相同地進行。其結果’銲錫係往橫方向移動’與鄰接之 電路接觸,而產生短路不良。 〔比較例2〕 圖1 5,係爲比較例2中之構造之剖面圖。除了在實施 例1中所製作之第1印刷基板與第2印刷基板之間,使用 身爲向異導電性薄膜之AC-7106U-25 (日立化成工業公司 製,商品名)之外,其他部分係爲和實施例1相同地進 行。其結果,能滿足所有之5 0 0 0點的連接,而每一連接 之電阻値係爲約1 〇m Ω而爲良好’但是作爲連接信賴性’ 在進行銲錫回銲(2 6 〇 °c 2 0秒)一次後’其電阻係上昇’ 而發現有斷線之處。 如以上所說明一般,藉由本發明’可以提供一種:能 一面將2枚的印刷基板藉由銲錫而作電性連接並進行層間 連接,一面容易地同時形成空洞之非貫通孔或是貫通孔的 多層配線板之製造法。 【圖式簡單說明】 〔圖1〕圖1,係爲本發明之多層配線板之製造法的 -29- (26) 200810626 工程(a )之剖面圖。 〔圖2〕圖2,係爲本發明之多層配線板之製造法的 工程(b )之剖面圖。 〔圖3〕圖3,係爲本發明之多層配線板之製造法的 工程(c )之剖面圖。 〔圖4〕圖4,係爲本發明之多層配線板之製造法的 工程(d )之剖面圖。 ® 〔圖5〕圖5,係爲說明本發明之其他實施形態之剖 面圖。 〔圖6〕圖6,係爲說明本發明之其他實施形態之剖 面圖。 〔圖7〕圖7,係爲說明本發明之其他實施形態之剖 面圖。 〔圖8〕圖8,係爲說明本發明之其他實施形態之剖 面圖。 ® 〔圖9〕圖9,係爲說明本發明之其他實施形態之剖 面圖。 〔圖1 0〕圖1 0,係爲說明本發明之實施例1之剖面 〔圖11〕圖11,係爲說明本發明之實施例2之剖面 圖。 〔圖12〕圖12,係爲說明本發明之實施例3之剖面 圖。 , 〔圖1 3〕圖13,係爲說明本發明之實施例19之剖面 -30- (27) (27)200810626 圖。 〔圖1 4〕圖1 4,係爲說明本發明之實施例20之剖面 圖。 〔圖15〕圖15,係爲說明本發明之實施例21之剖面 〔圖1 6〕圖1 6,係爲比較例2中之構造之剖面圖。 【主要元件符號說明】 1 :第1印刷基板 2 :第2印刷基板 3 :銲錫凸塊 4 :絕緣性接著劑 5 :開孔絕緣性接著劑 6 :銷 7 :絕緣樹脂層 8 :貫通孔(through hole ) 9 :附有階段之貫通孔 1 0 :孔塡埋貫通孔 1 1 :空洞部 1 2 :多層配線板之省略部分 1 3 ··向異導電薄膜 1 4 :凸塊搭載用墊片 15 :墊片部 -31 -
Claims (1)
- (1) 200810626 十、申請專利範圍 1 . 一種多層配線板之製造法,此製造法,係將具備有 墊片部之第1印刷基板,和具備有具有墊片部、配線部與 銲錫凸塊搭載部之配線;以及基板部之第2印刷基板相對 向,而將前述第1印刷基板之墊片部與前述第2印刷基板 之凸塊搭載用墊片,藉由銲錫凸塊而連接,並將其他之連 接部經由絕緣性接著劑而接著,且,在被設置於前述第1 ® 印刷基板與前述第2印刷基板中之至少一方的印刷基板上 之貫通孔之中,至少一部份的貫通孔係爲中空構造,其特 徵爲,具備有: 在前述第1印刷基板之墊片部與前述第2印刷基板之 凸塊搭載用墊片的至少一方,使用銲錫糊而形成銲錫凸塊 的工程;和 在前述第1印刷基板與前述第2印刷基板之間,經由 絕緣性接著劑而將前述第1印刷基板與前述第2印刷基板 B 層積接著,並將前述第1印刷基板與前述第2印刷基板電 性連接的工程。 ^ 2·如申請專利範圍第1項所記載之多層配線板之製造 ‘法,其中,前述銲錫凸塊之高度的尺寸,係較前述絕緣性 接著劑之厚度尺寸爲更大,而較前述絕緣性接著劑之厚度 尺寸的4倍爲小。 3 ·如申請專利範圍第1項所記載之多層配線板之製造 法’其中,作爲絕緣性接著劑,係使用在前述絕緣性接著 劑之對應於前述銲錫凸塊的位置,預先設置有貫通孔的絕 -32- (2) 200810626 緣性接著劑薄膜。 4.如申請專利範圍第3項所記載之多層配線板之製造 法,其中,將進行前述層積接著時之前述絕緣性接著劑的 流動設爲1〜300//m的範圍內。 5 .如申請專利範圍第1項所記載之多層配線板之製造 法,其中,當進行前述層積接著時,前述層積接著時之溫 度,係在從銲錫糊之融點起到銲錫糊之融點+ 40 °C的範圍 ® 之內,且,前述層積接著時之壓力係爲1.5Mpa以下的壓 力。 6. 如申請專利範圍第1項所記載之多層配線板之製造 法,其中,係更進而具備有: 當將前述第1印刷基板與前述第2印刷基板與前述絕 緣性接著劑作位置對準時,將此些重疊而在所期望之位置 設置貫通孔的工程;和 在前述貫通孔中,插入較前述第1印刷基板與前述第 ® 2印刷基板與前述絕緣性接著劑之總厚度更短〇 · 1 mm以上 之銷的工程。 7. 如申請專利範圍第1項所記載之多層配線板之製造 法,其中,係更進而具備有: 在至少一方之印刷基板上的形成銲錫凸塊之連接面的 被形成有銲錫凸塊之電路圖案以外的電路圖案上、以及基 材上,設置絕緣樹脂層的工程;和 在另外一方之印刷基板的連接面之電路圖案上以外的 基材上,設置絕緣樹脂層的工程。 -33- (3) 200810626 8. 如申請專利範圍第7項所記載之多層配線板之製造 法,其中,前述絕緣樹脂層,係爲由感光性樹脂所成。 9. 如申請專利範圍第1項所記載之多層配線板之製造 法,其中,前述第1印刷基板與前述第2印刷基板之尺寸 _ 係爲相異。 1 〇.如申請專利範圍第1項所記載之多層配線板之製 造法,其中,在藉由於至少一方之印刷基板的必要場所鑽 ® 開鑽孔,並在其內壁施加金屬電鍍所得到的貫通孔中’其 至少一部份,係爲由至少2種之孔徑來形成1個的貫通 孔。 1 1.如申請專利範圍第1 0項所記載之多層配線板之製 造法,其中,在被拉出有被形成有銲錫凸塊之電路圖案的 貫通孔中,其至少一部份,係爲由至少2種之孔徑來形成 1個的貫通孔。 1 2. —種多層配線板之製造法,此製造法,係將具備 B 有墊片部之第1印刷基板,和具備有具有墊片部、配線部 與凸塊搭載用墊片之配線:以及基板部之第2印刷基板相 p 對向,而將前述第1印刷基板之墊片部與前述第2印刷基 板之凸塊搭載用墊片,藉由銲錫凸塊而連接’並將其他之 連接部經由絕緣性接著劑而接著,且,在被設置於前述第 1印刷基板與前述第2印刷基板中之至少一方的印刷基板 上之貫通孔之中,至少一部份的貫通孔係爲中空構造’其 特徵爲,具備有: 在前述第1印刷基板之凸塊搭載用墊片與前述第2印 -34- (4) 200810626 刷基板之墊片部的至少一方’使用 的工程;和 在前述第1印刷基板與前述第 絕緣性接著劑而將前述第1印刷基 k 層積接著,並將前述第1印刷基板 性連接的工程, 前述銲錫凸塊之高度的尺寸’ ® 之厚度尺寸爲更大,而較前述絕緣 4倍爲小, 當進行前述層積接著時,前述 在從銲錫糊之融點起到銲錫糊之融 且,前述層積接著時之壓力係爲1. 且,更進而具備有: 在至少一方之印刷基板上的形 被形成有銲錫凸塊之電路圖案以外 ® 材上,設置絕緣樹脂層的工程;和 在另外一方之印刷基板的連接 基材上,設置絕緣樹脂層的工程。 ~ 1 3 .如申請專利範圍第1 2項所 造法,其中,作爲絕緣性接著劑, 著劑之對應於前述前述銲錫凸塊的 孔的絕緣性接著劑薄膜。 14.如申請專利範圍第13項所 造法,其中,當進行前述層積接著 銲錫糊而形成銲錫凸塊 2印刷基板之間,經由 板與前述第2印刷基板 與前述第2印刷基板電 係較前述絕緣性接著劑 性接著劑之厚度尺寸的 層積接著時之溫度,係 點+ 4 0 °C的範圍之內, 5Mpa以下的壓力, 成銲錫凸塊之連接面的 的電路圖案上、以及基 面之電路圖案上以外的 記載之多層配線板之製 係使用在前述絕緣性接 位置,預先設置有貫通 記載之多層配線板之製 時,前述絕緣性接著劑 -35- (5) 200810626 之流動設爲1〜3 0 0 /z m的範圍內。 1 5 .如申請專利範圍第1 2項所記載之多層配線板之製 造法,其中,係更進而具備有: 當將前述第1印刷基板與前述第2印刷基板與前述絕 .緣性接著劑作位置對準時,將此些重疊而在所期望之位置 設置貫通孔的工程;和 在前述貫通孔中,插入較前述第1印刷基板與前述第 • 2印刷基板與前述絕緣性接著劑之總厚度更短〇 · 1 mm以上 之銷的工程。 1 6 ·如申請專利範圍第1 2項所記載之多層配線板之製 造法,其中,前述絕緣樹脂層,係爲由感光性樹脂所成。 1 7 .如申請專利範圍第1 2項所記載之多層配線板之製 造法,其中,前述第1印刷基板與前述第2印刷基板之尺 寸係爲相異。。 A 1 8 ·如申請專利範圍第1 2項所記載之多層配線板之製 _ 、、 造法’其中,在藉由於至少一'方之印刷基板的必要場所鑽 開鑽孔,並在其內壁施加金屬電鍍所得到的貫通孔中,其 至少一部份,係爲由至少2種之孔徑來形成1個的貫通 •孔。 1 9 ·如申請專利範圍第1 8項所記載之多層配線板之製 造法,其中,在被拉出有被形成有銲錫凸塊之電路圖案的 貫通孔中,其至少一部份,係爲由至少2種之孔徑來形成 1個的貫通孔。 -36-
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006032344 | 2006-02-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200810626A true TW200810626A (en) | 2008-02-16 |
| TWI399137B TWI399137B (zh) | 2013-06-11 |
Family
ID=38345178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096104869A TWI399137B (zh) | 2006-02-09 | 2007-02-09 | Manufacture of multilayer wiring boards |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7870663B2 (zh) |
| JP (1) | JP5012514B2 (zh) |
| KR (1) | KR101086103B1 (zh) |
| CN (1) | CN101385403B (zh) |
| TW (1) | TWI399137B (zh) |
| WO (1) | WO2007091582A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI820073B (zh) * | 2017-12-27 | 2023-11-01 | 日商林克斯泰克股份有限公司 | 積層體及其製造方法 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8440916B2 (en) * | 2007-06-28 | 2013-05-14 | Intel Corporation | Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method |
| US8035983B2 (en) * | 2007-07-17 | 2011-10-11 | Ibiden Co., Ltd. | Wiring board and method of manufacturing wiring board |
| US8040685B2 (en) | 2007-07-17 | 2011-10-18 | Ibiden Co., Ltd. | Stacked wiring board and method of manufacturing stacked wiring board |
| JP5076749B2 (ja) * | 2007-09-03 | 2012-11-21 | 株式会社日立プラントテクノロジー | シート印刷システム |
| JP2009206506A (ja) * | 2008-01-31 | 2009-09-10 | Sanyo Electric Co Ltd | 素子搭載用基板およびその製造方法、半導体モジュールおよびこれを搭載した携帯機器 |
| US20100258342A1 (en) * | 2009-04-08 | 2010-10-14 | National Ict Australia Limited (Nicta) | Bonded hermetic feed through for an active implantable medical device |
| JP5428539B2 (ja) * | 2009-06-01 | 2014-02-26 | 株式会社村田製作所 | 配線基板の製造方法 |
| US9040837B2 (en) * | 2011-12-14 | 2015-05-26 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
| US9668345B2 (en) * | 2012-03-30 | 2017-05-30 | Hitachi Chemical Company, Ltd. | Multilayer wiring board with metal foil wiring layer, wire wiring layer, and interlayer conduction hole |
| CN203225947U (zh) * | 2013-03-28 | 2013-10-02 | 富士康(昆山)电脑接插件有限公司 | 印刷电路板组件 |
| JP2014192476A (ja) * | 2013-03-28 | 2014-10-06 | Fujitsu Ltd | プリント基板の半田実装方法及び半田実装構造 |
| KR102449353B1 (ko) * | 2015-11-18 | 2022-09-30 | 삼성전기주식회사 | 인쇄회로기판 및 회로배선 |
| DE102016119825A1 (de) * | 2016-10-18 | 2018-04-19 | HELLA GmbH & Co. KGaA | Leiterplatte |
| JP7031955B2 (ja) * | 2019-09-10 | 2022-03-08 | Fict株式会社 | 回路基板の製造方法 |
| CN110783212A (zh) * | 2019-09-27 | 2020-02-11 | 无锡天芯互联科技有限公司 | 芯片及其制备方法、电子设备 |
| CN112331637B (zh) * | 2020-09-28 | 2023-07-04 | 惠州市聚飞光电有限公司 | Led灯珠板及其制作方法、显示面板 |
| CN112331639B (zh) * | 2020-09-28 | 2023-10-20 | 惠州市聚飞光电有限公司 | 用于制作led光源的基板及制作方法、led光源组件 |
| JP7102481B2 (ja) * | 2020-10-09 | 2022-07-19 | Nissha株式会社 | 射出成形品及びその製造方法 |
| CN114430626B (zh) * | 2020-10-29 | 2024-07-19 | 鹏鼎控股(深圳)股份有限公司 | 印刷线路板对印刷线路板连接结构及其制作方法 |
| CN113068306A (zh) * | 2021-04-26 | 2021-07-02 | Tcl通讯(宁波)有限公司 | 一种pcb板及pcb板安装方法 |
| CN113645758B (zh) * | 2021-08-11 | 2023-04-07 | 京东方科技集团股份有限公司 | 柔性电路板及其制造方法、显示装置 |
| KR20230046708A (ko) | 2021-09-30 | 2023-04-06 | 삼성전자주식회사 | 열경화성 본딩 시트를 포함하는 전자 장치 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3795047A (en) * | 1972-06-15 | 1974-03-05 | Ibm | Electrical interconnect structuring for laminate assemblies and fabricating methods therefor |
| JPS5792895A (en) * | 1980-12-02 | 1982-06-09 | Nippon Telegraph & Telephone | Method of laminating printed board |
| JPH0614598B2 (ja) | 1988-12-29 | 1994-02-23 | 日本無線株式会社 | 多層プリント基板の製造方法 |
| JPH03101194A (ja) * | 1989-09-13 | 1991-04-25 | Japan Radio Co Ltd | 多層プリント配線基板の接続方法 |
| US5121299A (en) * | 1989-12-29 | 1992-06-09 | International Business Machines Corporation | Multi-level circuit structure utilizing conductive cores having conductive protrusions and cavities therein |
| JP2924194B2 (ja) | 1991-01-17 | 1999-07-26 | 松下電器産業株式会社 | 多層プリント配線板 |
| US5165984A (en) | 1991-07-30 | 1992-11-24 | At&T Bell Laboratories | Stepped multilayer interconnection apparatus and method of making the same |
| JP2658661B2 (ja) * | 1991-09-18 | 1997-09-30 | 日本電気株式会社 | 多層印刷配線板の製造方法 |
| JP2619164B2 (ja) | 1991-09-30 | 1997-06-11 | 沖電気工業株式会社 | プリント配線板の製造方法 |
| US5282312A (en) * | 1991-12-31 | 1994-02-01 | Tessera, Inc. | Multi-layer circuit construction methods with customization features |
| US5745333A (en) * | 1994-11-21 | 1998-04-28 | International Business Machines Corporation | Laminar stackable circuit board structure with capacitor |
| US5509200A (en) * | 1994-11-21 | 1996-04-23 | International Business Machines Corporation | Method of making laminar stackable circuit board structure |
| JPH1079579A (ja) | 1996-09-05 | 1998-03-24 | Toshiba Corp | 印刷配線板、および印刷配線板の製造方法 |
| JPH1093240A (ja) * | 1996-09-10 | 1998-04-10 | Yamaichi Electron Co Ltd | 多層配線板および多層配線板の製造方法 |
| JP3879158B2 (ja) | 1997-01-08 | 2007-02-07 | 松下電器産業株式会社 | 多層プリント配線板とその製造方法 |
| JP3038210B2 (ja) | 1998-05-08 | 2000-05-08 | 松下電器産業株式会社 | ビアホ―ル充填用導電体ペ―スト組成物並びにそれを用いた両面及び多層プリント基板とその製造方法 |
| JP2002280741A (ja) | 2001-03-16 | 2002-09-27 | Hitachi Chem Co Ltd | 多層プリント配線板とその製造法 |
| JP2003017856A (ja) | 2001-06-29 | 2003-01-17 | Kyocera Chemical Corp | 多層プリント配線板及びその製造方法 |
| US6818477B2 (en) * | 2001-11-26 | 2004-11-16 | Powerwave Technologies, Inc. | Method of mounting a component in an edge-plated hole formed in a printed circuit board |
| WO2003078153A2 (en) | 2002-03-14 | 2003-09-25 | General Dynamics Advanced Information Systems, Inc. | Lamination of high-layer-count substrates |
| JP2003298234A (ja) | 2002-04-01 | 2003-10-17 | Hitachi Cable Ltd | 多層配線板及びその製造方法、ならびに配線基板 |
| TW530377B (en) * | 2002-05-28 | 2003-05-01 | Via Tech Inc | Structure of laminated substrate with high integration and method of production thereof |
-
2007
- 2007-02-07 JP JP2007557857A patent/JP5012514B2/ja not_active Expired - Fee Related
- 2007-02-07 KR KR1020087019087A patent/KR101086103B1/ko not_active Expired - Fee Related
- 2007-02-07 US US12/278,606 patent/US7870663B2/en not_active Expired - Fee Related
- 2007-02-07 CN CN2007800051603A patent/CN101385403B/zh not_active Expired - Fee Related
- 2007-02-07 WO PCT/JP2007/052085 patent/WO2007091582A1/ja not_active Ceased
- 2007-02-09 TW TW096104869A patent/TWI399137B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI820073B (zh) * | 2017-12-27 | 2023-11-01 | 日商林克斯泰克股份有限公司 | 積層體及其製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101086103B1 (ko) | 2011-11-25 |
| JP5012514B2 (ja) | 2012-08-29 |
| US7870663B2 (en) | 2011-01-18 |
| CN101385403A (zh) | 2009-03-11 |
| US20090007425A1 (en) | 2009-01-08 |
| JPWO2007091582A1 (ja) | 2009-07-02 |
| TWI399137B (zh) | 2013-06-11 |
| WO2007091582A1 (ja) | 2007-08-16 |
| CN101385403B (zh) | 2012-08-08 |
| KR20080081368A (ko) | 2008-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200810626A (en) | Method for manufacturing multilayer wiring board | |
| US8158503B2 (en) | Multilayer interconnection substrate and method of manufacturing the same | |
| TWI333250B (zh) | ||
| JP6903654B2 (ja) | 多層配線板の製造方法 | |
| US8042724B2 (en) | Method for electrically connecting to a contact of a microelectronic component on a circuit board or substrate | |
| TWI777958B (zh) | 多層線路板的製造方法 | |
| JP3299679B2 (ja) | 多層配線基板及びその製造方法 | |
| CN103563495B (zh) | 布线板以及布线板的制造方法 | |
| JP2007273654A (ja) | フレキシブル回路基板、フレキシブル回路基板の製造方法および電子機器 | |
| CN103796418B (zh) | 一种电路板及电路板的制作方法 | |
| TW201108903A (en) | Printed wiring board and method for producing the same | |
| JP2002033579A (ja) | 多層プリント配線板およびその製造方法 | |
| JP2002232133A (ja) | 基板の接続方法および接続構造並びに多層基板 | |
| JP2006049536A (ja) | 多層回路基板 | |
| TW200948239A (en) | A printed circuit board having an embedded component and a method thereof | |
| JP2005039136A (ja) | 回路基板および回路基板の接続方法 | |
| JP5130666B2 (ja) | 部品内蔵配線板 | |
| JP2004221567A (ja) | 半田接合部および多層配線板 | |
| JP2005109188A (ja) | 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法 | |
| JP4506196B2 (ja) | 多層配線板の評価方法、配線パターン、及び評価用部材 | |
| JP4968616B2 (ja) | 多層プリント配線板の製造方法 | |
| JPH10189096A (ja) | 基板接合用フィルム及びその製造方法並びにこれを用いた多層回路基板及びその製造方法 | |
| JP4277723B2 (ja) | 多層回路基板及び多層回路基板の製造方法 | |
| JP2005259730A (ja) | 回路基板、多層回路基板、回路基板の製造方法および多層回路基板の製造方法 | |
| JP2008016651A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法。 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |