[go: up one dir, main page]

TW200810119A - N-channel MOSFETS comprising dual stressors, and methods for forming the same - Google Patents

N-channel MOSFETS comprising dual stressors, and methods for forming the same Download PDF

Info

Publication number
TW200810119A
TW200810119A TW096116079A TW96116079A TW200810119A TW 200810119 A TW200810119 A TW 200810119A TW 096116079 A TW096116079 A TW 096116079A TW 96116079 A TW96116079 A TW 96116079A TW 200810119 A TW200810119 A TW 200810119A
Authority
TW
Taiwan
Prior art keywords
carbon
patterned
atomic percent
source
layer
Prior art date
Application number
TW096116079A
Other languages
English (en)
Other versions
TWI459557B (zh
Inventor
Jing-Hong Li
Yao-Cheng Liu
Zhi-Jiong Luo
Anita Madan
Nivo Rovedo
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of TW200810119A publication Critical patent/TW200810119A/zh
Application granted granted Critical
Publication of TWI459557B publication Critical patent/TWI459557B/zh

Links

Classifications

    • H10P30/204—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P30/208—
    • H10P95/90—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90—MOSFET type gate sidewall insulating spacer

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Amplifiers (AREA)
  • Measuring Fluid Pressure (AREA)

Description

200810119 九、發明說明： 【發明所屬之技術領域】 ^本發明係關於具有改進的載子遷移率之互補式金屬 氧化半導體（CMOS)元件。本發明尤其是關於具有雙應 激層之η-通道金屬氧化半導體場效電晶體（n_M〇sj?ETs) ，以改進在這樣的n_MOSFETs的通道區域的電遷移率。 _ 【先前技術】 在半導體元件基板中的機械應力可用來調整元件的 效能。舉例來說，在矽中，當矽層處於壓縮應力下，就可 強化電洞的遷移率，而電子的遷移率在當矽層處於適當的 拉伸應力下被強化。因此，壓縮或拉伸應力可有效地形成 在P-MOSFET或n-MOSFET的通道區域，以改進元件的效 能。 一種形成所需要的應力矽通道區域的傳統方法，係在 馨 引致應力緩衝層的上方直接形成這樣的通道區域。舉例來 說，可在厚且鬆弛的SiGe缓衝層頂端直接遙晶成長矽，以 形成拉伸應力矽通道層。鍺的晶格常數比矽的大了約4 2% ，而鍺化矽合金的晶格常數與其中鍺的濃度成線性關係。 因此具有20原子百分比的鍺的siGe合金的晶格常數就比 梦的晶格常數大了約0.8%。直接在SiGe緩衝層的頂端蟲晶 成長會得到在拉伸應力下的矽通道層，而下面的SiGe緩衝 層實質上是未應變或「鬆弛的」。 5 200810119 使用這種應變導致的SiGe層會有一些天生的缺點：（1) 形成鬆弛的SiGe緩衝層要依賴缺陷的形成，因此SiGe材料 要有向缺陷密度’因而會傳遞到在上方的石夕通道層，因此 在漏電流以及元件良率的控制上面臨嚴重的挑戰；以及(2) SiGe層直接在通道區域下面會造成製程的問題，例如鍺會 有害地擴散進入應變的矽通道中、形成高電阻的矽化物以 及改變摻雜物擴散。 因此一直需要具有高效能MOSFET組件的改良半導 體元件。 【發明内容】 本發明提供了一種η通道場效電晶體（n_FET)，包括 雙應激層以提供n-FET的通道區域所需要的拉伸應力。本 發明在n-FET中的雙應激層，在n_FET的通道區域提供了 改進的應力分布’卻不危害n-FET的元件效能。 本發明在一方面係關於包括至少一個n通道場效電晶 體（n-FET)的半導體元件。該至少一個n_FET尤其包括 了，一和第二圖案化應激層，兩者都包括替代碳及拉伸應 力單ΒΘ半導體。弟一圖案化應激層具有第一替代碳濃度， 並且位在n-FET的源極和汲極（s/D)延伸區域中。第二 圖案化應激層具有第二較高的替代碳濃度，而且位在 n-FET的源極和;:及極區域中。 6 200810119 車父佳但非必要的’第一替代碳濃度的範圍係從大約 〇i2f子百:&至大約2·5原子百分比，而第二較高的替代 炭/辰度的範圍係從大約〇5原子百分比至大約4原子百分 更么地是，第一替代碳濃度的範圍為大約0.5原子百 分比至大約2原子百分比，㈣二較高#代碳濃度的範圍 為大約G·8軒百分比至大約子百分比。 第一和第二圖案化應激層可分別位在S/D延伸區域以 及S/D區域中之實質上姻的深度或是顯著關的深度。 在本發明的一個特定實施例中，第一圖案化應激層位在 S/D延伸區域中之第—較淺深度，而第二圖案化應激層是 位在S/DH域巾之第二較縣度。在本發明的另一個實施 例中’第一圖案化應激層係位在撕延伸區域中之第一較 深深度，而第二圖案化應激層係位在S/D區域中第二較淺 深度中。在進一步的另一個實施例中，第一和第二圖案化 應激層分別位在S/D延伸區域和S/D區域中實質上相同的 深度。 、、 、 第一圖案化應激層係較佳地位在1^1^丁的8/1)延伸區 域中之大約5 nm至大約80 nm的第一深度，更佳地是從大 約10 nm至大約50 nm。第二圖案化應激層較佳地位在 n-FET的S/D區域中之大約1〇 nm至大約15〇 11111的第二深 度，更佳地是從大約20nm至大約80nm。 7 200810119 第一和第二圖案 化應激層可包括任何摘么ίΑ接/k —
在另一 法’包括： 在另·方面本發明係關於—種形成半導體元件的方 形成圖案化閘極堆疊於包含單晶半導體之基板上· 使用圖案化閘極堆叠做為遮罩，於基板中^成第一組 非曰曰化區域’其巾第—組非晶化區域包括靖源極和沒極 /S/D)延伸植人，且其中第—組非晶化區域進一步包括 第一碳濃度之植入碳離子; 沿著圖案化閘極堆疊之侧壁形成一或多個偏移遮罩 Λ,ι— · 使用圖案化閘極堆疊以及一或多個遮罩結構做為遮 罩、於基板中形成弟一組非晶化區域，其中第二組非晶化 區域包括η型S/D植入，以及第二組非晶化區域進一步包括 第二較高之碳濃度之植入碳離子；以及 退火基板以再結晶弟一和弟二組非晶化區域，以形成 包括S/D延伸區域和S/D區域之η-通道場效電晶體（n_FET )，其中S/D延伸區域包括具有替代碳及拉伸應力單晶半導 體材料並具有第一替代碳濃度之第一圖案化應激層，而 S/D區域包括具有替代碳及拉伸應力單晶半導體材料並具 8 200810119 有第二較高替代碳濃度之第二圖案化應激層。 在另一方面 法，包含·· 本發明係_-種形成半導體元件的方 組 形成圖案化閘極堆疊於包括單晶半導體之美板上 非晶遮罩祕前植入，以在基板^成第
於第-組非晶化區域進行_源極和沒極（奶 植入； T 進行第一碳植入，以植入第一劑量之碳離子一 非晶化區域中； 沿著圖案化閘極堆疊之側壁形成一或多個遮罩結構； 進仃第二遮罩#晶化前植入，以在基板中形成第二组 非晶化區域； ' 於第二組非晶化區域進行η型S/D植入； 進行第一碳植入’以植入第二較高劑量之碳離子至第 一組非晶化區域中；以及 退火基板以再結晶第一和第二組非晶化區域，以形成 包括源極和汲極（S/D)延伸區域和S/D區域之_道場效 電晶體jn-FET)，其中3心延伸區域包括具有替代碳及拉 伸應力單晶半導體材料並具有第一替代碳濃度之第一圖 案化應激層，而S/D區域包括也具有替代碳及拉伸應力單 晶半導體材料且具有第二較高替代碳濃度之第二圖案化 應激層。 2〇〇81〇ii9 和第二雜碌驟可在幾乎相_能量程 2者Γ，能量程度下進行。在本發_—個特定實施 二一 妷植入步驟係在第一較低的能量程度進行，而
弟二碳植人步剩在第二較高的㈣程度下進行。在本發 =另「個實施例中，第一碳植入步驟係在第一較高的能 1程^進行，而第二碳植人步剩在第二較低的能量程度 :進行。在本發明進一步的另一個實施例中，第一和第二 妷植入步驟係在大致相同的能量程度下進行。 較佳但非必要地，第一碳植入步驟在大約〇·5 Kev至 大、、、勺15 KeV的第-能量程度下進行，而第二石炭植入步驟則 在大約IKeV至大約25KeV的第二能量程度下進行。更佳 地，第一能量程度的範圍係從大約丨KeV至大約1〇KeV， 而第一能量程度的範圍係從大約1 KeV至大約15 KeV。 碳離子第一劑量的範圍可從大約lxl〇i4/cm2至大約 lxl0=/cm2,而第二較高的碳離子劑量的範圍可從大約 5xl014/cm2至大約2xl〇16/cm2。較佳地，第一碳離子劑量的 範圍可從大約5x 1 〇14/cm2至大約5X1 〇15/cm2，而第二較高的 碳離子劑量的範圍可從大約lxl0i5/cm2至大約lxl〇i6/cm2 本發明其他的方面、特點及優點將可從接下來的描述 200810119 以及專利範圍更清楚地呈現。 【實施方式】 在接下來的描斜’為了提供_本翻完整的了解 ，所以陳述了很多特定的細節，例如特定的結構、組件、 材料、尺寸、製程步驟以及技術。然❿，對於熟知相關技 術者可以在缺少這些特定細節的情況下實施本發明。在其 他的範例中，省略了已知的結構或是製程步驟以避免對& _ 發明的誤解。 請I解當一個元件，例如層、區域或是基板被描述為 在另一元件之上時，可直接位在另一元件上，或是還有中 間的元件。相反地，當一個元件被描述為直接位在另一元 件之上¥，就;又有中間元件的存在。也請了解當一個元件 被描述為連接或是耦合至另一元件時，可是直接連接或是 耦合至另一元件，或是還有中間的元件。相反地，當一個 • 元件被描述為直接連接或是直接耦合至另一個元件，就沒 有中間元件的存在。 此處所用的「Si:C」或「替代碳單晶石夕」表示具有替 代碳離子位於其中的單晶石夕。替代碳單晶石夕可包括或是不 包括晶格間碳離子(替代碳離子和晶格間碳離子的差異將 於之後詳述)。Si:C中的替代碳離子和矽原子形成了同樣 為一半導體材料之石夕碳合金。本發明中所用之Si:C因此與 碳化矽(silicon carbide)有所區隔其中含有碳矽化合物的介 200810119 電質。相同地，此處所用的「Ge，.C」或「替代碳單晶錯」 表示包括具有替代碳離子於其中的單晶鍺的鍺碳合金，而 不是碳化鍺的化合物型式。 本發明中改進的FET元件以及示範用來製造的製程 步驟將參考第1-4圖做詳細的說明。 φ 首先請參考第1圖，其中顯示位在半導體基板1〇中， 具有源極區域22、汲極區域24、源極延伸區域26、没極延 伸區域28以及通道區域30的n-FET元件。虛線21表示在源 極和汲極（S/D)延伸區域26和28的摻雜程度，而線23表 示在S/D區域22和24的摻雜程度。閘極介電層32直接位在 n-FET的通道區域30之上，而閘極導電層34則直接位在閘 極介電層32之上。N-FET可進一步包括矽化接觸層22A和 24A於S/D區域22和24上，以及閘極石夕化接觸層34A於閘極 導電層34上。選擇性的間隙壁35和36可以，但非必要地， • 沿著閘極導電層34的侧壁以及n-FET的S/D延伸區域26和 28設置。 半導體基板10可包括任何半導體材料，包括但不限於 • Si、SiC、SiGe、SiGeC、Ge、GaAs、InAs、InP以及其 他III-V或II-VI族化合物半導體。半導體基板10也可包括有 機半導體或是層狀半導體例如si/siGe、絕緣層上矽（S0I )或是絕緣層上鍺矽（SGOI)。在本發明的一些實施例中 12
200810119 +¥體基板W的組成較佳是含 包括石夕的半導體材料。半導 =體材科，也就疋 或是麻料縣板可雜雜、沒有摻雜 個二”以及未摻雜區域。半導體基板10可包括 或夕個摻雜的疋件區域（未繪 =的導電性及物濃度。捧雜的元件區二：： 1半導體基板10可是應變的、未應變的、或是其 f變以及未應變區域的半導體材料。此外，半導i基板10 也可具有單—結絲面晶摘是多舰晶表面晶向。 日一或多個隔離區域12—般形成在半導體基板10中，以 提”元件之間_離。隔_域12可是溝渠隔離區域 或疋％氧化隔離區域。溝渠隔離區域可使用熟知相關技術 者所已知的傳統溝渠隔離製程來形成。例如微影、蝕刻以 及將溝渠介電材料填入溝渠等步驟可用來形成溝渠隔離 區域。襯層可以選擇性地在填滿溝渠前形成在溝渠中，可 在填滿溝渠之後進行緻密步驟，也可在填滿溝渠後接著進 行平坦化步驟。場氧化隔離區域可使用所謂的局部矽氧化 製程來形成。 包括至少兩個隔離部分的第一圖案化應激層14(如第 1圖所示）係位在n-FET的S/D延伸區域26和28中，而也包 括至少兩個隔離部分的第二圖案化應激層16 (如第1圖所 13 200810119 示）則位在n-FET的S/D區域22和24中。第一和第二圖案 化應激層Μ和I6兩者都包括本質拉伸應力，使得〜册的 通道區域30會被在兩端點的這兩個應激層14和！ 6「拉伸」 。因此需在n-FET的通道區域3〇產生所要的拉伸應力以 強化其中的電子遷移率。 仲第一和第二圖案化應激層14和16兩者都包括替代碳 單晶半導體材料。替代碳單晶半導體材料具有較環繞的基 板=料10還小的晶格常數，因為在替代碳單晶半導體材料 和％繞的基板材料1〇之間具有晶格差異，因此在其中產生 拉伸應力。 可被碳摻雜以形成本發明的替代碳和拉伸應力單晶 ，料的適當單晶材料包含但不限於：砍、錯、GaAs、和lnp 等等。因此第一和第二圖案化應激層14和16可包括選自包 列群組的任何適當的材料：Si:c、Ge:c、GaAs:c、Inp:c • 等等。在本^明的一個特定較佳實施例中，基板材料10 包含Si，而第一和第二圖案化應激層14和16則包含Si:c， 其中Sl:C的晶格常數小於Si的，且可因si:C和Si之間晶格 的差異形成拉伸應力。 因為第一圖案化應激層14係位在S/D延伸區域26和28 中且接近n-FET的通道區域3〇，所以相較於只在S/D區域 具有應激結構的傳統n_FETs而言，可在本發明的仏^^丁的 14 200810119 通道區域30達到顯著增加的電子遷移率改善。 弟一和弟一圖案化應激層14和16可藉由固態蠢晶（ SPE)製程來形成，也就是藉由非晶化植入、破植入以及 退火來完成。然而在SPE製程中，在第一和第二圖案化應 激層14和16中可能產生堆疊錯誤(对acking加㈣(例如結 晶缺陷），這會對n-FET的元件效能產生不利的影響。 本發明的發明人發現在SPE製程中產生的堆疊錯誤 的密度和應激層14和16中的替代碳濃度有關，也就是替代 石反>辰度越南’堆璺錯誤的密度就越高。此外，本發明的發 明人發現絕大部分的堆疊錯誤都在石夕化的範圍中，也就是 絕大部分的堆疊錯誤可藉由形成表面矽化接觸層來消除。 因此，本發明藉由提供一雙應激層結構的方式解決了 堆疊錯誤的問題，也就是讓具有較低的替代碳濃度的第一 _ 圖案化應激層14位在沒有矽化的S/D延伸區域26和28中， 且讓具有較高替代碳濃度的第二圖案化應激層16位在石夕 化的S/D區域24和26中。如此一來，就可在第一圖案化應 激層14產生較少或是沒有堆疊錯誤，這是因為在層14中有 較低的替代碳濃度。雖然因為在層16有較高的替代碳濃度 ’而在第二圖案化應激層16產生較多的堆疊錯誤，但是大 部分這樣產生的堆疊錯誤可在接下來形成S/D石夕化接觸層 22A和24A的S/D矽化過程中被消除。因此，可藉由這樣的 15 200810119 雙應激層結構在n-FET中達到強化的應力分布，而其中不 會產生或只有產生少量的堆疊錯誤。
在弟一圖案化應激層14中較低的替代碳濃度，較佳地 範圍是從大約0.2原子百分比至大約2·5原子百分比，而更 佳地是從大約〇·5原子百分比至大約2原子百分比。在第二 圖案化應激層16中的較高替代碳濃度，較佳地範圍是從大 約〇·5原子百分比至大約4原子百分比，而更佳地是從大約 0.8原子百分比至大約3原子百分比。 此外’本發明的發明人進一步發現在替代碳單晶半導 體材=中，替代雜子的數量（也就是替代魏錯原子並 形成單晶⑪或鍺中部份的結晶晶格的碳原子，有別於出現 在結晶晶格的間隙中，但是不構成結晶晶格一部分的間隙 石反離子）Ρ4著整體的碳濃度增加，但是並非線性的。換古 之’當整體的碳濃度增加時’會有更多的碳離子出現在曰:曰 ，之間的_位置。在S/D接面中出現嶋:碳離子，也就 疋和n-FET的通道區域分隔開的間隙碳離子，對於〜财 元件的效能有很小或非負_影響。然而，在S/D延伸接 =中出__碳料，也就是㈣著n術通道區域的 間隙碳離子’财導致接_魏奴奸遷料的退化。 的雙雜子出賴問題可#由使用前述 又每、口"解決。特別是，具有較低總體碳濃度的 16 200810119 第一圖案化應激層14係位於S/D延伸區域26和28中，而具 有較高總體碳濃度的第二圖案化應激層16則位於在S/D區 域22和24中。如此一來，在S/D延伸區域26和28中的碳離 子是主要地替代碳離子，因為在第一圖案化應激層14中具 有較低的碳濃度。因為第一應激層14相鄰於通道30，即使 具有較低的碳濃度也可有效地對通道施加應力。相反地， 在S/D區域22和2钟的碳離子可因為第二圖案化應激層 中具有較高碳漠度的關係，而包括一特定數量的間隙碳離 子，但是這樣的間隙碳離子係位在S/D區域22和24中，也 就是遠離通道區域30，因此對於n-FET元件效能具有較小 或是沒有負面的影響。 第一和第二圖案化應激層14和16可位在S/D延伸區域 和S/D區域中任何適當的深度。在本發明的一個特定實施 例中，第一應激層14係位在S/D延伸區域中較淺的深度， 而苐一應激層16則位在S/D區域中較深的深度，如第1圖所 示。另一方面，第一應激層14也可位在s/D延伸區域中較 深的深度，而第二應激層16則位在S/D區域中較淺的深度 。此外’弟一和第二應激層14和16可位在S/D延伸區域以 及S/D區域中大致相同的深度。較佳地，第一圖案化應激 層14係位在S/D延伸區域26和28中大約5 nm至大約80 nm 的深度範圍，更佳地是從大約l〇nm至大約5〇nm，而第二 圖案化應激層16則位在S/D區域22和24中大約1〇 _至大 約150nm的深度範圍，更佳地是從大約20·至大約8〇nm。 17 200810119 本發明所提供的雙應激結構可在n-FET元件中建立改 良的應力分布，而無須妥協n-FET的元件效能。 、本發明的n-FET元件結構可以任何適當的方法製造。 尤其，根據本發明的特定實施例，第24圖顯示了 一系列 可用來製造這樣的n-FET元件結構的示範製造步驟。 首先1^供一半導體基板1〇,其中可包括任何適當的半 導體材料，例如Si、SiC、SiGe、SiGeC、Ge、GaAs、I* 、InP以及其他πΐ-V族或II_VI族化合物半導體。半導體旯 板10較佳地包括呈現單晶型式的半導體材料。 土 溝渠隔離區域12接著形成在半導體基板1〇中，以定義 所要形成的n-FET的元件區域。接著，包括閘極介電層 閘極‘體34以及選擇性的間隙壁35的閘極堆疊形成在半 導體基板10上。溝渠隔離區域12以及圖案化閘極堆疊的形 成可使用傳統的CMOS製造步驟來達成，在此處就不詳述。 圖案化閘極堆疊接著被用來作為接下來要進行的第 一遮罩非晶化前植入（ΡΑΙ)、η型S/D延伸區域植入、選擇 性的Ρ型環狀植入以及第一碳植入的遮罩，藉此在半導體 基板10中形成弟一組非晶化區域13，如第2圖所示。這樣 的非晶化區域13包括η型S/D延伸植入（以S/D延伸摻^程 18 200810119 度21表不）’以及植入碳離子。 η型S/D延伸植入以及選擇性的p型環狀植入可使用傳 統的CMOS製程來進行，因此在此就不詳述。 進行第一非晶化前植入（PAI)以非晶化單晶半導體 材料，其包含在半導體基板10的離子轟擊（i〇n bombardment)中未遮蓋區域中，藉以在相鄰於圖案化閘極 堆疊之半導體基板10中形成非晶化區域13。任何適當的離 子都可用來進行這樣的第一PAi步驟，而非晶化區域〗3的 厚度實質上是由離子轟擊的能量、原子的質量以及所使用 的離子的植入劑量來決定的。對單晶矽而言，較佳是使用 例如Si、Ge、Xe、P、As等的離子。但是也可以其他的離 子來轟擊半導縣板1G的未鮮區域。在$_pAI步驟中 所使用的離子紐，較佳是選擇以完全非晶化半導體基板 10的區域13，使得非晶倾域13可藉由在半導體基板1〇 上的固態蠢晶（SPE)再結晶，以再—次在較低的退火温 度形成單晶半導體材料。當在第―舰步财使用錯時， 較佳使用的鍺離子劑量範圍為大約5xl〇i3/cm2至大約 lxl015/cm2。 睛注意在特定的能量程度以及特定的劑量來植入延 伸摻雜物U及碳離子，可作為被植入區域的自我非晶化。 在這種情況下，第一PAI步驟就非必要。 19 200810119 第一碳植入可以任何適當的能量程度來進行。較佳但 非必要地，第一碳植入係以較低的能量程度進行（即相較 於接下來第二碳植入步驟），其能量範圍可從大約〇 5 KeV 至大約15 KeV，更佳地是從大約1 KeV至大約1〇 KeV。因 為植入的能量程度決定了植入的深度，碳植入較佳但非必 要地是在非晶化區域13以第一較淺的深度（也就是相較於 第二植入步驟的碳植入）進行。另一方面，第一碳植入也 可在較鬲的能量程度或是實質上相同的能量程度（也就是 相較於接下來第二植入步驟的碳植入）進行，使得碳植入 了對應第在非晶化區域13的較深深度或是大致相同的深 度（也就是相較於第二碳植入步驟的碳植入）。 第一碳植入一般是在較低的碳劑量下進行（也就是相 較於$下來第二碳植入步驟），較佳的範圍是從大約 lxlO/cm至大約lxl〇i6/cm2，而更佳地是從大約 5x10 /cm2至大約5xi〇15/cm2。因為植入的劑量決定了植入 的石厌濃度’在非晶化區域13中出現的碳植入物是在第一較 低的濃度（也就是相較於接下來第二碳植入步驟）。 在形成替代碳非晶化區域13之後，可選擇性地在半導 體基板上，沿著圖案化閘極堆疊的側壁形成側壁間隙壁36 ’如第3圖所示。另一方面，也可沿著圖案化閘極堆疊的 側壁形成一犧牲遮罩結構（未繪示），可在偏移間隙壁36 20 200810119 的位置或是以外的地方。這樣的犧牲遮罩結構接著會在製 造步驟後從最終的n_FET結構移除。 θ 衣 圖案化閘極堆疊以及側壁間隙壁36(或是選擇性的犧 牲偏移遮罩結構）接著一併當成遮罩，以進行第二ΡΑΙ、η 型S/D植入以及第二碳植入，藉此在半導體基板1〇中形成 弟一組非晶化區域15，如第3圖所示。這樣的第二組非晶 化區域15包括植入（以S/D摻雜程度23顯示）以= * 彳嫌人的碳離子。 η型S/D植入可使用傳統的CM〇s製程來進行，因此在 此不詳述。 第一PAI是使用圖案化閘極堆疊以及側壁間隙壁％ ( 或是選擇性的犧牲偏移遮罩結構）作為遮罩，來非晶化半 導體基板10上的不_域，並且在轉於第—組非晶化區 • 域13的半導體基板10中形成第二組非晶化區域15，如第3 圖所示。可使用相同或是不同的離子來進行第一和第二 P^J步但很重要的是，第二組非晶化區域15的植入碳 濃度要高於第一組非晶化區域13的植入碳濃度。 用於第二PAI步驟的離子劑量較佳是選择以完全非晶 化在半導體基板10中的非晶化區域15，使得非晶化區域15 可在半導體基板10上藉由固態遙晶（SPE)來再結晶，以 21 200810119 再一次地形成單晶半導體材料。若在第二PAI步驟使用鍺 ’鍺離子的劑量較佳使用範圍係從大約5xl〇n/cm2至大約 2xl〇15/cm2。 請注意在特定的能量程度以及特定的劑量來植入S/D 摻雜物以及碳離子，可作為被植入區域的自我非晶化。在 這種情況下，第二PAI步驟就非必要。 第二碳植入可以任何適當的能量程度來進行。較佳但 非必要地，第二碳植入可在較高的能量程度（也就是相較 於第一碳植入步驟)下進行，也就是從大約〗KeV至大約 25 KeV，而更佳地是從大約丨KeV至大約15 KeV。因為植 入的能量程度決定了植入的深度，碳植入係較佳但非必要 地出現在非晶化區域15的第二較深的深度(也就是相較於 第一碳植入步驟所形成的碳植入）。此外，第二碳植入可 以較低的能量程度或是實質上相同的能量程度進行（也就 是相較於第一碳植入步驟），使得對應的碳植入出現在非 晶化區域15較淺的深度或是大致相同的深度（也就是相較 於第一碳植入步驟所形成的碳植入）。 第二碳植入一般是在較高的碳劑量下進行（也就是相 較於第一碳植入步驟），也就是較佳地的範圍為從大約 5xl014/cm2至大約2xl〇16/cm2，而更佳地是從大約 1x10 /cm至大約ixi〇16/cm2。如前所述，植入劑量決定了 22 200810119 植入濃度。因此碳植入係出現在非晶化區域15中之相對於 在非晶化區域13中之第二較高的濃度。 在形成第一和第二組替代碳非晶化區域13和15之後 ’非晶化區域13和15接著以退火再結晶，也就是進行固態 磊晶（SPE)並再一次地形成單晶半導體材料（也就是現 在已經以碳離子摻雜）在下面的基板1〇的非晶化區域上的 區域13和15中。退火可以任何方式進行，包括但不限於： 爐管退火、快速加熱退火（RXA)、閃火退火或雷射退火 。在本發明的一個特定實施例中，閃火退火或是雷射退火 步驟係用以再結晶替代碳非晶化區域13和15。 對應地，包含替代碳單晶半導體材料的第一和第二圖 案化應激層14和16係形成在半導體基板财，如第4圖所 示。尤其，第-圖案化應激層14具有第一較低的替代碳濃 度’而第二圖案化應激層16具有第二較高的替代碳濃度。 第一和第二圖案化應激層14和16可位在半導體基板 !〇中大致相_深度或是鶴不同的深度。在第卜铜所 示的特^實施例中，第_圖案化應激層係位在半導體基板 10中之第—較淺的深度，而第二圖案化應激制位在半導 =板10巾之第二較深的深度。然而請了解本發明廣泛地 j其他不同的實施例，其巾第—圖案化應激層14係位在 “導體基板财彳目對於第二醜化應激層16之較深的深 23 200810119 度或是接近相同的深度。 接著，S/D植入、延伸植入以及圖案化閘極堆疊一併 定義了具有S/D區域22和24、S/D延伸區域26和28、通道區 域30以及在通道區域30上的圖案化閘極堆疊的!!_17£丁，如 第4圖所不。苐一圖案化應激層14包括了兩個部分，並分 別位在最終的n_FET的S/D延伸區域26和28。第二圖案化 應激層16也包括兩個部分，並分別位在最終的n-FET的 S/D區域22和24 ’如第4圖所示。 接著，進行矽化製程以形成S/D矽化接觸層22A和22B ，以及閘極矽化接觸層34A，如第1圖所示，以及進行傳 統的後段製程（BEOL)以完成n-FET元件結構。s/D砍化 接觸層22A和22B覆蓋第二圖案化應激層16，而且他們也 覆蓋至少部份的弟一圖案化應激層14。秒化製程和be〇L 製程對於相關技術者為已知，因此在此就不詳述。 本發明的n-FET元件使用雙應激層結構，以對n_FET 元件的通道區域施加拉伸應力，並且減少結晶缺陷以及間 隙碳離子對n-FET元件效能的淺在損壞影響。因 明的·件中達成了，文良的應力分布，而口= n-FET的元件效能。 明/主思這些圖式都沒有依照比例修示，而類似及/或 200810119 對應的元素_類_數字標號麵。並請了解在圖式中 ，在半導體基板上只顯示-個FET。雖然所製作的圖 =對某個實_，本發賴不麟麵導縣板上形成特 第14圖顯示根據本發明的特定實施例的示範η+Ετ 結構以及用來製造的製造步驟，對於熟知相關技術者可在 • 射_描述-朗情況下修改此處所示的元件結構以 ，製造步驟，以_於特定的_絲。舉贿說，雖然 第1-4圖只有顯示本發明的雙應激層，而沒有其他的應力 引致結構，但可了解這樣的雙應激層可與其它已知的應力 引致結構合併應用，例如應力引致襯層或覆蓋層，以進一 步改善本發明n-FETs的電子遷移率。因此請了解本發明並 不限於此處所示範的特定實施例，而可延伸至任何其他的 修，、變動、應用或是實施例的使用，因此所有這些修改 、變動、應用以及實施都應視為在本發明的精神以及範圍 w 中。 【圖式簡單說明】 第1圖係根據本發明的一個實施例的包括雙si:c應激 層的一示範n-FET的剖面圖。 第2-4圖係用以說明形成第i圖的n_FET的示範製造 步驟之剖面圖。 25 200810119 【主要元件符號說明】 10半導體基板 12隔離區域 14第一圖案化應激層 16第二圖案化應激層 22源極區域 22A矽化接觸層 24 >及極區域 24A矽化接觸層 26源極延伸區域 28汲極延伸區域 30通道區域 32閘極介電層 34閘極導電層 34A閘極矽化接觸層 35, 36間隙壁

Claims (1)

  1. 200810119 十、申請專利範圍： 1· 一種半導體元件，包含至少一η通道場效電晶體（n_FET) ，該至少一n-FET包含第一和第二圖案化應激層，該第一和第 二圖案化應激層均包含一替代碳及拉伸應力單晶半導體，其中 該第一圖案化應激層具有一第一替代碳濃度，並且位於該 n-FET之源極和汲極(S/D)延伸區域，其中該第二圖案化應激層 具有一第二較高替代碳濃度，並且位於該仏FET之源極和汲極 區域。 2.如申請專利範圍第1項所述之半導體元件，其中該第一替代 碳濃度係介於大約0.2原子百分比至大約2.5原子百分比，且其 中該第二較高替代碳濃度係介於大約0.5原子百分比至大約4 原子百分比。 3·如申請專利範圍第1項所述之半導體元件，其中該第一替代 碳濃度係介於大約0.5原子百分比至大約2原子百分比，且其中 該第二較高替代碳濃度係介於大約〇·8原子百分比至大約3原 子百分比。 4·如申請專利範圍第1項所述之半導體元件，其中該第一圖案 化應放層係位於該n-FET之源極和没極延伸區域中之從大約5 nm至大約80nm之一第一深度，且其中該第二圖案化應激層係 位於该n-FET之源極和>及極區域中之從大約至大約bo nm之一第二深度。 27 200810119 5.如申请專利範圍第4項所述之半導體元件，其中該第一深度 係介於大約10 nm至大約50nm之範圍，且其中該第二深度係介 於大約20 nm至大約80 nm之範圍。 6·如申請專利範圍第1項所述之半導體元件，其中該第一及第 二圖案化應激層包含替代碳及拉伸應力單晶石夕。
    7·如申請專利範圍第1項所述之半導體元件，其中該至少一 n-FET之該源極和汲極區域包含源極和汲極石夕化層，該源極和 及極石夕化層位於該弟一圖案化應激層上方，以及選擇性地在至 少一部分該第一圖案化應激層上方。 8· —種形成半導體元件的方法，包含： 園茶化閘極堆豐於包含一單晶半導體之一美杯卜· 使用該圖案化閘極堆疊做為一遮罩，於該基板中成一第 一組非晶化區域，其巾該第-組非晶化區域包含η型源極和沒 ，延伸植入，以及其中該第一組非晶化區域進一纟包含植入一 弟奴7辰度之碳離子； 沿著該圖案化閘極堆疊之侧壁形成—或多個偏移遮罩結 9 晶 使用_案簡極堆私域—或多個 為遮罩’於該基板中形成一第二組非晶化區域，二構: 非晶化區域包含_源極械極植人，以及其中該=二、'·且 28 200810119 化區域進純含植人_第二較高碳濃度之碳離子 ;以及 U、絲板以再結晶該第一和第二組非晶化區域，以形成 =源極和 >雄延伸區域和源極和汲極區域之1通道場效電 b:體（n FET)’其巾該源極和汲極延伸區域包含具有一替代 碳及拉伸應力單晶轉體材料並具有—第—替代碳濃度之一 ^圖案化應激層’且其中該源極和汲極區域包含具有該替代 石反及拉伸應力單晶半導體材料並具有—第二較高替代碳濃度 之一笫二圖案化應激層。 9·如申請專利範圍第8項所述之方法，其中該第一替代碳濃度 之範圍係介於大約0.2原子百分比至大約15原子百分比，且其 中該第二較高替代碳濃度之範圍係介於大約0.8原子百分比至 大約3原子百分比。 10·如申請專利範圍第8項所述之方法，其中該第一替代碳濃 度之範圍係介於大約〇·5原子百分比至大約丨3原子百分比，且 其中该第二較高替代碳濃度之範圍係介於大約1 ·3原子百分比 至大約2·5原子百分比。 η·如申睛專利範圍第8項所述之方法，其中該第一組非晶化 £域係位於該基板中之從大約5 nm至大約80 nm之一第一深度 ’而該第二組非晶化區域係位於該基板中之從大約1 〇 nm至大 約150 nm之一第二深度。 29 200810119 I2.如申請專利範圍第u項所述之方法，其中該第一深度係介 於大約10 nm至大約50議之範圍，且其中該第二深度係介於大 約20 nm至大約80 nm之範圍。 13·如申請專利範圍第8項所述之方法，其中該基板包含單晶 石夕’且其巾該第-和第二圖案化紐層包含替代碳及拉伸應力 早晶碎。 κ如申請專利範圍第8項所述之方法，進一步包含形成源極 和及極梦化層於該帛二贿化應激層JLS，以及選擇性地在至 少一部分該第一圖案化應激層上方。 15· —種形成半導體元件的方法，包含： 形成-圖案化閘極堆疊於包含一單晶半導體之一基板上； 進行一第一遮罩非晶化前植入，以在該基板中形成一 組非晶化區域； 於該第一組非晶化區域進行n型源極和汲極延伸植入； 進行一第一碳植入，以植入一第一劑量之碳離子至該 組非晶化區域中； 沿著該圖案化閘極堆疊之侧娜成—或多個遮罩結構； 進行H罩非晶化雜人，轉該紐巾形成二 組非晶化區域； 一 於该第一組非晶化區域進行n型源極和汲極植入； 進行一第二碳植入，以植入一第二較高劑量之碳離子至該 30 200810119 弟^一組非晶化區域中；以及 退火該基板以再結晶該第一和第二組非晶化區域，以形成 包含源極和没極延伸區域和源極和汲極區域之n通道場效電晶 體（n-FET) ’其中該源極和汲極延伸區域包含具有一替代碳 及拉伸應力單晶半導體材料並具有一第一替代碳濃度之一第 一圖案化應激層，且其中該源極和汲極區域包含也具有該替代 碳及拉伸應力單晶半導體材料並具有一第二較高替代碳濃度 之一第二圖案化應激層。 16·如申請專利範圍第15項所述之方法，其中該第一碳植入步 驟係在介於大約〇·5 KeV至大約l〇KeV之一第一能量程度下進 行’且其中該第二碳植入步驟係在介於大約1 KeV至大約25 KeV之一第二較高能量程度下進行。 17·如申清專利範圍第16項所述之方法，其中該第一能量程度 之範圍係介於大約1 KeV至大約l〇KeV，而該第二較高能量程 度之範圍係介於大約1 KeV至大約15 KeV。 18·如申請專利範圍第15項所述之方法，其中碳離子之該第一 劑量之範圍係介於大約lxl〇14/cm2至大約lxl〇i6/cm2，且其中碳 離子之該第二較高劑量之範圍係介於大約5xl014/cm2至大約 2xl016/cm2 〇 19·如申請專利範圍第15項所述之方法，其中碳離子之該第一 31 200810119 劑量之範圍係介於大約5xl〇14/cm2至大約5xl〇i5/cm2,且其中碳 離子之該第二較高劑量之範圍係介於大約lxl〇i5/cm2至 lxl016/cm2。 、 2〇·如申請專利範圍第15項所述之方法，其中該第一替代碳濃 度之範圍係介於大約〇·2原子百分比至大約2·5原子百分比，且 其中該第二較咼替代碳濃度之範圍係介於大約0.5原子百分比 至大約4原子百分比。 21.如申請專利範圍第15項所述之方法，其中該第一替代碳濃 度之範圍係介於大約0.5原子百分比至大約2原子百分比，且其 中該第二較咼替代碳濃度之範圍係介於大約〇.8原子百分比至 大約3原子百分比。 22·如申請專利範圍第15項所述之方法，其中該第一圖案化應 激層係位於該n_FET之該源極和汲極延伸區域之從大約5麵 至大約80 nm之一第一深度，而該第二圖案化應激層係位於該 n-FET之該源極和汲極區域之從大約1〇議至大約15〇 之一 第二較深深度。 23·如申請專利範圍第22項所述之方法，其中該第一深度之範 圍係介於大約10 nm至大約50 nm，而該第二較深深度之範圍係 介於大約20 nm至大約80 nm。 32 2〇〇8l〇ii9 石夕n睛專利範圍第15項所述之方法，其中該基板包含單晶 、、中該第-和第二圖案化應激層包含替代碳及拉伸應力 進一步包含形成源極 以及選擇性地在至少 25.如申請專利範圍第15項所述之方法， 和汲極石夕化層於該第二圖案化應激層上， 部分該第一圖案化應激層上。
    33
TW096116079A 2006-05-24 2007-05-07 包含雙應激物的ｎ通道ｍｏｓｆｅｔｓ及其形成方法 TWI459557B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/420,047 US7279758B1 (en) 2006-05-24 2006-05-24 N-channel MOSFETs comprising dual stressors, and methods for forming the same

Publications (2)

Publication Number Publication Date
TW200810119A true TW200810119A (en) 2008-02-16
TWI459557B TWI459557B (zh) 2014-11-01

Family

ID=38562118

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096116079A TWI459557B (zh) 2006-05-24 2007-05-07 包含雙應激物的ｎ通道ｍｏｓｆｅｔｓ及其形成方法

Country Status (6)

Country Link
US (2) US7279758B1 (zh)
EP (1) EP2036130B1 (zh)
CN (1) CN101523608B (zh)
AT (1) ATE521089T1 (zh)
TW (1) TWI459557B (zh)
WO (1) WO2007140130A2 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006009272B4 (de) * 2006-02-28 2013-01-03 Globalfoundries Inc. Verfahren zur Herstellung eines verspannten Transistors durch eine späte Amorphisierung und durch zu entfernende Abstandshalter
DE102006019935B4 (de) * 2006-04-28 2011-01-13 Advanced Micro Devices, Inc., Sunnyvale SOI-Transistor mit reduziertem Körperpotential und ein Verfahren zur Herstellung
DE102006019921B4 (de) * 2006-04-28 2010-10-28 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung des Transistors mit eingebetteter Schicht mit Zugverformung mit geringem Abstand zu der Gateelektrode
US7279758B1 (en) * 2006-05-24 2007-10-09 International Business Machines Corporation N-channel MOSFETs comprising dual stressors, and methods for forming the same
US7625801B2 (en) * 2006-09-19 2009-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation with a pre-amorphous implant
US7892935B2 (en) * 2006-11-30 2011-02-22 United Microelectronics Corp. Semiconductor process
US20090035911A1 (en) * 2007-07-30 2009-02-05 Willy Rachmady Method for forming a semiconductor device having abrupt ultra shallow epi-tip regions
CN101447510B (zh) * 2007-11-27 2010-12-22 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US8048750B2 (en) 2008-03-10 2011-11-01 Texas Instruments Incorporated Method to enhance channel stress in CMOS processes
US7524740B1 (en) 2008-04-24 2009-04-28 International Business Machines Corporation Localized strain relaxation for strained Si directly on insulator
JP5235486B2 (ja) * 2008-05-07 2013-07-10 パナソニック株式会社 半導体装置
US8623728B2 (en) * 2009-07-28 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming high germanium concentration SiGe stressor
US8836036B2 (en) * 2010-01-05 2014-09-16 Globalfoundries Singapore Pte. Ltd. Method for fabricating semiconductor devices using stress engineering
CN102130054B (zh) * 2010-01-20 2013-05-01 中芯国际集成电路制造(上海)有限公司 改善半导体器件的截止漏电流发散的方法
US8551845B2 (en) 2010-09-21 2013-10-08 International Business Machines Corporation Structure and method for increasing strain in a device
US20120153350A1 (en) * 2010-12-17 2012-06-21 Globalfoundries Inc. Semiconductor devices and methods for fabricating the same
CN102693917B (zh) * 2011-03-25 2015-07-08 中国科学院微电子研究所 热稳定性镍基硅化物源漏mosfets及其制造方法
CN102693916B (zh) * 2011-03-25 2015-01-14 中国科学院微电子研究所 改进MOSFETs镍基硅化物热稳定性的方法
US8592308B2 (en) 2011-07-20 2013-11-26 International Business Machines Corporation Silicided device with shallow impurity regions at interface between silicide and stressed liner
JP5802492B2 (ja) * 2011-09-09 2015-10-28 株式会社東芝 半導体素子及びその製造方法
US8916428B2 (en) * 2012-01-05 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a semiconductor device
US20130193492A1 (en) * 2012-01-30 2013-08-01 International Business Machines Corporation Silicon carbon film structure and method
US9018690B2 (en) 2012-09-28 2015-04-28 Silicon Storage Technology, Inc. Split-gate memory cell with substrate stressor region, and method of making same
US8927375B2 (en) 2012-10-08 2015-01-06 International Business Machines Corporation Forming silicon-carbon embedded source/drain junctions with high substitutional carbon level
CN103811349A (zh) * 2012-11-06 2014-05-21 中国科学院微电子研究所 半导体结构及其制造方法
CN104217955B (zh) * 2013-06-05 2017-11-03 中芯国际集成电路制造(上海)有限公司 N型晶体管及其制作方法、互补金属氧化物半导体
US9419138B2 (en) * 2014-09-29 2016-08-16 International Business Machines Corporation Embedded carbon-doped germanium as stressor for germanium nFET devices
WO2018063166A1 (en) * 2016-09-27 2018-04-05 Intel Corporation Techniques for increasing channel region tensile strain in n-mos devices
CN108962987B (zh) * 2017-05-19 2020-11-13 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
JP6852703B2 (ja) * 2018-03-16 2021-03-31 信越半導体株式会社 炭素濃度評価方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3443343B2 (ja) * 1997-12-03 2003-09-02 松下電器産業株式会社 半導体装置
US6368947B1 (en) 2000-06-20 2002-04-09 Advanced Micro Devices, Inc. Process utilizing a cap layer optimized to reduce gate line over-melt
DE10034942B4 (de) 2000-07-12 2004-08-05 Infineon Technologies Ag Verfahren zur Erzeugung eines Halbleitersubstrats mit vergrabener Dotierung
KR100342306B1 (ko) * 2000-09-05 2002-07-02 윤종용 트랜지스터 및 이의 형성 방법
US6621131B2 (en) * 2001-11-01 2003-09-16 Intel Corporation Semiconductor transistor having a stressed channel
US6703293B2 (en) 2002-07-11 2004-03-09 Sharp Laboratories Of America, Inc. Implantation at elevated temperatures for amorphization re-crystallization of Si1-xGex films on silicon substrates
US6911379B2 (en) * 2003-03-05 2005-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming strained silicon on insulator substrate
US7101742B2 (en) * 2003-08-12 2006-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel complementary field-effect transistors and methods of manufacture
US7112495B2 (en) * 2003-08-15 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
CN100446272C (zh) * 2003-09-04 2008-12-24 台湾积体电路制造股份有限公司 应变沟道半导体结构
US6906360B2 (en) 2003-09-10 2005-06-14 International Business Machines Corporation Structure and method of making strained channel CMOS transistors having lattice-mismatched epitaxial extension and source and drain regions
EP1524699B1 (en) 2003-10-17 2012-12-26 Imec Method for forming CMOS semiconductor devices having a notched gate insulator and devices thus obtained
US7303949B2 (en) 2003-10-20 2007-12-04 International Business Machines Corporation High performance stress-enhanced MOSFETs using Si:C and SiGe epitaxial source/drain and method of manufacture
TWI222673B (en) * 2003-10-24 2004-10-21 Taiwan Semiconductor Mfg Substrate structure having relaxed thin-film layer with low defect-density and its manufacturing method
US7005333B2 (en) * 2003-12-30 2006-02-28 Infineon Technologies Ag Transistor with silicon and carbon layer in the channel region
US20050186722A1 (en) * 2004-02-25 2005-08-25 Kuan-Lun Cheng Method and structure for CMOS device with stress relaxed by ion implantation of carbon or oxygen containing ions
US7015108B2 (en) 2004-02-26 2006-03-21 Intel Corporation Implanting carbon to form P-type drain extensions
US7002209B2 (en) * 2004-05-21 2006-02-21 International Business Machines Corporation MOSFET structure with high mechanical stress in the channel
US7227205B2 (en) * 2004-06-24 2007-06-05 International Business Machines Corporation Strained-silicon CMOS device and method
DE102004037087A1 (de) * 2004-07-30 2006-03-23 Advanced Micro Devices, Inc., Sunnyvale Selbstvorspannende Transistorstruktur und SRAM-Zellen mit weniger als sechs Transistoren
US7288448B2 (en) * 2004-08-24 2007-10-30 Orlowski Marius K Method and apparatus for mobility enhancement in a semiconductor device
US7067868B2 (en) * 2004-09-29 2006-06-27 Freescale Semiconductor, Inc. Double gate device having a heterojunction source/drain and strained channel
US7164163B2 (en) * 2005-02-22 2007-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Strained transistor with hybrid-strain inducing layer
JP4361886B2 (ja) * 2005-02-24 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体集積回路装置およびその製造方法
US7355221B2 (en) * 2005-05-12 2008-04-08 International Business Machines Corporation Field effect transistor having an asymmetrically stressed channel region
US7279758B1 (en) * 2006-05-24 2007-10-09 International Business Machines Corporation N-channel MOSFETs comprising dual stressors, and methods for forming the same

Also Published As

Publication number Publication date
US7473608B2 (en) 2009-01-06
TWI459557B (zh) 2014-11-01
EP2036130A2 (en) 2009-03-18
WO2007140130A2 (en) 2007-12-06
EP2036130A4 (en) 2009-12-23
US7279758B1 (en) 2007-10-09
US20070281413A1 (en) 2007-12-06
WO2007140130A3 (en) 2009-04-09
CN101523608B (zh) 2010-11-10
CN101523608A (zh) 2009-09-02
EP2036130B1 (en) 2011-08-17
ATE521089T1 (de) 2011-09-15

Similar Documents

Publication Publication Date Title
TW200810119A (en) N-channel MOSFETS comprising dual stressors, and methods for forming the same
CN100524778C (zh) 利用双掩埋氧化物绝缘体上硅晶片的嵌入硅锗及其形成方法
CN102931222B (zh) 半导体器件及其制造方法
CN101256949B (zh) 应变soi衬底的制造方法和在其上制造cmos器件的方法
US9076867B2 (en) Semiconductor device structures including strained transistor channels
US20050156274A1 (en) Strained channel transistor and methods of manufacture
CN101266978B (zh) Cmos结构的制造方法
US7791107B2 (en) Strained tri-channel layer for semiconductor-based electronic devices
TW200939353A (en) Method for fabricating super-steep retrograde well MOSFET on SOI or bulk silicon substrate, and device fabricated in accordance with the method
JP2006019727A (ja) 勾配付き組み込みシリコン−ゲルマニウムのソース−ドレイン及び／又は延長部をもつ、歪みｐ型ｍｏｓｆｅｔの構造及びこれを製造する方法
TW200822361A (en) Improved CMOS devices with stressed channel regions, and methods for fabricating the same
US20060289900A1 (en) Methods for forming a transistor and creating channel stress
JP2013545289A (ja) ＳｉＧｅチャネルを有するｐＦＥＴ接合プロフィールのための方法および構造体
JP6613483B2 (ja) 異なる歪み状態を有するトランジスタチャネルを含んだ半導体構造を製造するための方法、及び関連する半導体構造
TW200822235A (en) Method for forming a strained channel in a semiconductor device
US7943451B2 (en) Integration scheme for reducing border region morphology in hybrid orientation technology (HOT) using direct silicon bonded (DSB) substrates
JP3875040B2 (ja) 半導体基板及びその製造方法ならびに半導体装置及びその製造方法
US8450171B2 (en) Strained semiconductor device and method of making same
US7867861B2 (en) Semiconductor device employing precipitates for increased channel stress
US20120181634A1 (en) Method of Introducing Strain Into Channel and Device Manufactured by Using the Method
JP2010135553A (ja) 半導体装置およびその製造方法
TWI307959B (zh)
CN119384008A (zh) 全耗尽绝缘体上应变硅mos器件及其制备方法
TW200913149A (en) Fabricating method of semiconductor device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees