TW200810097A - N-well barrier pixels for improved protection of dark reference columns and rows from blooming and crosstalk - Google Patents

Description

200810097 九、發明説明： 【發明所屬之技術領域】 本發明係關於半導體裝置之領域’尤其係關於影像感測 器之改良隔離技術。 【先前技術】 * ^影像感測裔一般包括以列與彳亍配置的一像素單元陣 列。每一像素單元包括一光轉換裝置用於將入射至該陣列 上的光轉換成電信號。一影像感測器一般還包括周邊電路 用於控制該陣列之裝置並用於將該等電信號轉換成一數位 影像。 圖 1 解說一典型 CMOS(complementary metal oxide semiconductor ;互補金氧半導體）影像感測器ι〇〇之一部 为。影像感測器10 0包括像素單元11 〇之一陣列1 〇 5。該等 像素單元11 〇係以行與列進行配置，該陣列之一部分145顯 示具有四個像素單元且每一列與行兩個像素單元之此配 置。該陣列1 05包括一主動陣列區域丨丨5中之像素單元i i 〇 與一黑色區域120中之像素單元u〇。該黑色區域12〇類似 於該主動陣列區域115，不同之處在於其藉由（例如）一金屬 層、一黑色濾光器陣列或任何不透明材料來阻止光達到該 黑色區域120中的像素11〇之光轉換裝置。可以將來自該黑 色區域120之像素單疋11〇的信號用於決定該陣列⑽之黑 色位準，其係用於調整由該影像感測器1〇〇產生之最終影 像。 圖2Α與2Β〆刀別顯不一範例性四電晶體（4丁)像素單元⑽ 120210.doc 200810097 之 一俯視配置與雷将+立θ 冤性不思圖。像素單元110藉由接收光之 光子並—衫㈣成電子而料。為此，料像素單 兀110之各像素單元包括一光感測器205或任何類型之光轉 換裝置’例如-光閘極、光導體或其他光敏裝置。該光感 測器2 〇 5包括—光感測器電荷累積區域2! 0與一 ρ型表面層 215 〇 每一像素單元110還包括一傳送電晶體220用於將電荷從

該光感測器電荷累積區域21轉送至_浮動擴散區域225， 以及重叹電晶體23G用於在電荷傳送之前將該浮動擴散 區域225重叹為一預定電荷位準Vaa_pix。該像素單元川還 包括一源極隨耦器電晶體235用於從該浮動擴散區域接 收並放大一電荷位準，以及一列選擇電晶體24〇用於控制 來自該源極隨耦器電晶體235的像素單元11〇内容之讀出。 如0 2A所示亥重5又電晶體230、該源極隨搞器電晶體235 及該列選擇電晶體240分別包括源極/汲極區域245、25〇及 255 〇 數個接點260、265及270為該像素單元11〇提供電連接。 例如，如圖2A所示，將該重設電晶體23〇之一源極/汲極區 域245透過第一接點260電連接至提供Vaa_pix之一陣列電壓 源極端子；將該源極隨耦器電晶體235之閘極透過一第二 接點265連接至該浮動擴散區域225 ;並透過一第三接點 27〇從該像素單元110輸出一輸出電壓v〇ut。 再次參考圖1，在陣列1〇5之像素單元u〇回應入射光產 生電荷之後，指示電荷位準之電信號係藉由處於陣列1〇5 120210.doc 200810097 周邊的電路125來讀出並處理。周邊電路125—般包括列選 擇與驅動器電路130及行或讀出選擇電路135用於啟動該陣 列105之特定列與行；以及其他電路丨4〇，其可以包括類比 #號處理電路、類比至數位轉換電路及數位邏輯處理電 路，如此項技術中已知。可以相鄰該陣列i 〇5來定位周邊 電路125，如圖1所示。 理想上，由每一光感測器2〇5接收之光透過面對該刺激 之一像素表面直接自進行成像之來源行進並撞擊該光感測 器205。然而，實際上，像素結構之反射與折射散射進入 光電子轉換器之光。因此，一個別光感測器2〇5可以接收 雜散光，例如針對該陣列中相鄰光感測器之光。此雜散光 (稱為光予串擾）減低所呈現影像之品質與精度。與光學 串擾相關聯的問題隨著成像器變得更小以及陣列像素密度 增加而變得越來越明顯。 光學串擾在彩色成像器中尤其有問題，其中每一像素承 擔-專門的光㈣角色。—典型像素中的光感測器對一寬 廣光此頻4敏感。因此’像素陣狀像素提供—光密集信 號：可以將濾色器用於限制撞擊特定光感測器的光之波長 以提供-¥色影像。在彩色成像^巾，以㈣光感測器之 光：來配置濾色器馬賽克陣列(CFA)以將色敏感度賦予成 象在夕數&況下’使用_三顏色紅綠藍（MB)圖案， 使得每-像素單元回應此等顏色之—者，然而還可以使用 其他彩色圖幸。以一同 乂、 圖案來配置譎等CFA，使用已知的貝 爾（Bayer)圖案145(圖m 、）彳乍為所使用之主導配置。結果係能 120210.doc 200810097 夠在可見光頻譜中呈現彩色影像之一成像器。 理想上，每-光感測器將僅接收用於其進行轉換的光之 該些波長。然而，實際上，該等像素之間的光學串擾允許 受引導穿過-濾色器之光撞擊另一像素，從而引起該像素 記錄比進行觀看之影像中實際呈現之光更多的光。此外， CFA瑕疯會允許以諸如某些藍與綠光進人紅色像素或紅光 進入藍色與綠色像素之類的形式的額外串擾。此等各種類 型之串擾減低所產生影像之精度。 此外，為獲得一高品質影像，較重要的係該周邊電路 ⑵不干擾該㈣1G5之像素單元m。在操作期間，該周 邊電路125產生電荷載子，例如電子。若該周邊電路125與 該陣列105相鄰，則由該周邊電路125產生之電子可以行▲ 至陣列像素單元110並干擾啤列像素單元11〇，尤其係盘該 周邊電路丨25相鄰的陣列105之邊緣上的該些像素單元 11〇ϋ電子係錯誤解釋為—真實像素信號而可發生影 像失真。 傳統影像制H 100巾所遇到的H題絲自該主動 陣列區域115與該黑色區域120之干擾。當極為明亮的光入 射至與該黑色區域120相鄰的主動陣列區域115之像素單元 110上％，可發生輝散現象並且來自該主動陣列區域⑴之 此等像素單元11G的過量電荷可行進至相鄰黑色區域12〇中 、像素單元11 G並對其進行干擾。此可引起不精確的黑色 位準與所產生影像之来真。 輝散現象與電子擴散還可能都透過P-j^(Epimp+^ 1202l0.doc 200810097 並可取決於Epi厚度、基板摻雜及矽中少數載子壽命。儘 管已將阻障像素用於減低透過p_Epi之擴散成分，但當分 配給該等阻障像素之空間不足時阻障像素仍允許透過一基 板之輝散現象與擴散。隨著增加Epi厚度，透過Epi之輝散 現象的效應亦增加。必須在該陣列與該暗像素之間分配若 干阻障像素以減低輝散現象與電子擴散。所分配像素單元 之數目取決於該P-Epi及/或P+基板中之擴散長度（電子可能 行進之長度）。 因此，有利的係具有一改良影像感測器，其中該黑色區 域所、、二歷的來自a亥主動區域之干擾係減低，該黑色區域上 來自該周邊電路之干擾係減低，及/或該影像感測器係藉 由要求將一減低數目之像素專用於阻障區域來進行改良。 【實施方式】 在下列詳細說明中，將參考構成其一部份及解說可實施 本發明之特定具體實施例的附圖。在圖式中，相同參考數 字說明遍及數個圖式的類似元件。充分詳細地說明此等具 體實施例以使熟習此項技術者能夠實施本發明，且應明白 可使用其他具體實施例，且可作結構、邏輯及電性變化而 不脫離本發明之精神及範疇。 應明白，術語”基板"包括矽 '絕緣物上矽（s〇I)或矽藍寶 石（SOS)技術、摻雜及未摻雜半導體、基底半導體或其他 基座所支撐的磊晶矽層及其他半導體結構。此外，在以下 %明中提及一基;k’時，可能已使用先前的程序步驟以在 基底半導體結構或基座中形成區域或接面。此外，半導體 120210.doc -10- 200810097 不需要係以石夕為主，但可以係基於石夕録、錯或砰化録或龙 他半導體材料。 〃 術語”像素”或•，像素單元"表示一圖像元件單位單元，其 包含用於將電磁輻射轉換為—電信號之—光轉換裝置。二 、而口 衫像感測器中的所有像素單元之製造將以一類 似方式同時進行。 圖3A描述依據本發明之一範例性具體實施例的一影像感 測裔300之一部分之一俯視圖。影像感測器300包括一.像素 陣列305，其包括—主動陣列區域115與黑色區域12〇。還 存在周邊電路125與該陣列305相鄰。該周邊電路125可以 包括列選擇電路130與行選擇或讀出電路135用於啟動該陣 列105，以及其他電路14〇，其可以包括類比信號處理電 路、類比至數位轉換電路及數位邏輯處理電路。該影像感 測器300之組態僅係範例性。因此，該影像感測器3〇〇不必 包括與該陣列305相鄰之周邊電路125及/或陣列3〇5不必包 括黑色區域120。圖3A還包括N井阻障像素3 1〇，其係藉由 在該阻障區域内添加N井植入物而形成。在圖3A中，^^井 阻障像素310可以將該陣列3〇5作為一整體來包圍，包括該 主動陣列區域115與該黑色區域12〇。其他尺寸或包圍其他 組件之N井阻障像素亦處於本發明之範疇内。當定位於像 素單元110與周邊電路125或串擾、輝散現象之其他來源或 干擾之其他來源之間的空間時，可以成功地使用N井阻障 像素。N井阻障像素可以如圖3A所示係連續的或可以包括 一系列個別N井阻障像素，其定位於所需之處以減低該主 120210.doc -11 · 200810097 動陣列區域115與該黑色區域12〇之間的干擾。在一範例性 具體貝靶例中’該等N井阻障像素係定位於位於該主動陣 列區域115與該黑色區域12〇之間的阻障區域中。 圖3B描述依據本發明之另一範例性具體實施例的一影像 感測器3 15之一俯視圖。該影像感測器3丨5類似於影像感測 器300 ’不同之處在於影像感測器3 15包括暗參考列32〇及 暗參考行325與330 ’而影像感測器3〇〇僅包括位於黑色區 域120中的黑色像素。類似於圖3 a之黑色區域12〇，該等暗 參考列320與該等暗參考行325與33〇包括像素單元u〇，其 中防止光達到該等像素單元11〇之光轉換裝置。該等暗參 考列320及該等暗參考行325與33〇以相同於黑色區域12〇之 方式進行操作。因此，沒有（例如）阻障像素之隔離，該等 暗參考列320及該等暗參考行325與33〇可經歷來自主動陣 列區域115之像素單元或周邊電路ι25之干擾。在圖3B中， 藉由在該等阻障像素内添加N井植入物而形成之N井阻障 區域335位於該主動陣列區域115與該暗參考列320及該等 暗參考行325與3 30之間的空間。其他尺寸或包圍其他組件 之N井阻障像素區域處於本發明之範疇内。 圖3C係在中性P_EPI中包括實心箭頭標示之電子擴散的 此項技術之阻障像素之一狀態。圖3C包括位於諸如圖3A 之黑色區域120之類的一黑色區域或圖3B之暗參考行325及 330與暗參考列32〇中的一暗像素335。圖3c中還包括位於 一阻障區域中的四個阻障像素34〇、345、35〇及355與位於 該主動陣列中的一主動像素360。此外，包括一光阻隔 120210.doc -12- 200810097 3 65 ’其在光源與該暗像素335及阻障像素34〇、345、350 及355之間提供一阻障。光進入位於該主動陣列中的主動 像素360並係透過中性1>_£1>1層37〇擴散。不管該等阻障像 素340、345、350及355之存在，暗像素335接收由進入位 於該主動陣列中的主動像素36〇的光所擴散之電子。圖3C 中遂顯不該P+基板375。 圖3D係在中性P-EPI中包括實心箭頭標示之電子擴散之 一N井阻障像素。如所示，一n井N-區域380位於阻障像素 345與350之下。在此情況下，當光進入主動像素36〇時， 電子係透過該中性P_EPI區域370擴散。位於阻障像素345 與3 50之下的n井N-區域380吸收所擴散電子，使得可達到 中性P-EPI區域385之任何所擴散電子極少。該]^井1^-區域 確保最小化暗像素335所遇到之光。在該阻障區域中添加 該N井藉由減低或消除N井隔離區域38〇下面的阻障像素區 域中的中性P-EPI區域來改良該阻障區域之隔離特性。必 須使用一有效的正電壓對該像素之下的N井區域進行偏 壓。可以藉由該像素或額外接點内現有的偏壓之區域來供 應此電壓電位。例如，且不具限制，若僅植入於pD (phot〇diode ;光二極體）2〇5下面，則可以藉由pD電位或 PD區域之外部接點來偏壓該N井區域。或者，若將該汉井 植入於正個像素單元11〇之下，則可以透過接點 與源極/汲極區域245來偏壓該!^井區域。圖6A解說偏壓至 Vaa-Pix(其可以係任何正電位）之一 N井帶。圖犯解說僅在 該光二極體之下的N井，其可以係偏壓至該ρ〇電位或直接 120210.doc -13- 200810097 連結至vaa-pix。 解說性地，圖3A與3B之影像感測器300與315分別係 CMOS影像感測器且陣列305包括CMOS像素單元110。然 而，應注意本發明之具體實施例包括其他固態成像器陣 列，其包括用於CCD(charged coupled device ;電荷_合裝 置）影像感測器及類似裝置之該些固態成像器陣列。在此 一情況下，陣列305會替代地包括適用於該CCD影像感測 器或類似裝置之像素陣列與周邊電路。 • 應進一步注意，像素單元110之組態僅係範例性並可進 行如此項技術中已知的各種改變並且像素單元110可以具 有其他組態。儘管結合四電晶體（4T)CMOS像素單元110說 明本發明，但還可以將本發明併入具有不同數目之電晶體 的其他CMOS像素電路。不具限制，此一電路可以包括三 電晶體（3T)像素單元、五電晶體（5T)像素單元、六電晶體 (6T)像素單元及七電晶體像素單元（7T)。3T單元可以省略 該傳送電晶體或列選擇電晶體。該等5T、6T及7T像素單 元由分別添加一、二或三個電晶體（例如一光閘電晶體、 一抗輝散現象電晶體、一雙轉換增益電晶體等）而不同於 該4T像素單元i 藉由在該等阻障像素之光感測器植入物中添加一或多個 N井植入物來增強圖3A之N井阻障區域310與圖3B之N井阻 障區域335的隔離特性。N井像素植入區域之空乏深度達到 比典型光感測器空乏在Epi矽中所達到的更深的深度。使 用該N井阻障耗盡整個Epi厚度為暗參考像素（例如黑色區 120210.doc -14- 200810097 域120(圖3A)、暗參考列32〇(圖3B)及暗參考行325與33〇(圖 3B))提供最佳的串擾與輝散現象保護。該等N井阻障像素 之N井帶或N井植入物的增加之深度在藉由將其空乏深度 延伸至CMOS成像器p+基板深度而進行偏壓時改良該阻障 像素收集”雜散”電子之能力。該等N井阻障像素的增加之 隔離能力導致陣列1〇5之更少的像素單元u〇係專用於用作 阻障。一般而言，N井N-區域之劑量濃度係lxl〇i6/cm3至 lxl〇18/cm3，一較佳濃度係 5xl〇i6/cm3 至 5χ1〇17/⑽3。該^^ 井N-區域之深度的一般範圍係〇5至3微米，一較佳深度係 1至2微米。一般而言，光二極體N•區域之劑量濃度係 lxl〇16/cm3 至 lxi〇18/cm3，一較佳濃度係 5><1〇16/加3 至 5xl〇17/cm3。該光二極體N_區域之深度的一般範圍係〇 25 至L5微米，一較佳深度係〇.4至1〇微米。 圖4 A至4F描述依據本發明之一範例性具體實施例的一 N 井阻I1平區域3 10之製造步驟。本文說明的動作之任一者皆 不需要特定順序，除邏輯上需要先前動作之結果的該些動 作之外。因此，儘管將下面的動作說明為以一般順序來執 行’但順序僅係範例性並可以進行改變。 參考圖4A至4F，可以與陣列3〇5(圖3人與3B)之像素單元 同時形成该N井阻障區域31〇。而且，複數個N井阻障區域 3 10之形成可以同時並以如下面結合圖4八至4F說明之一類 似方式來進行。 如圖4A至叩所示，在p+暴板彻之 上及於一 P-EPI層405 之表面形成1^井阻障區域425。如上所述，可能已使用先 120210.doc -15- 200810097 前程序步驟在該基板400或該P-EPI層405中形成區域（未顯 示）或接面（未顯示）。例如，可以藉由已知技術在形成〜井 阻障區域425之前在基板400或該EPI層405中形成隔離區 域’例如淺溝渠隔離區域。圖4A顯示一開始p+基板400與 一 P-EPI層 405 〇 圖4B顯示一第一絕緣層410、——導電層41 5及一第二絕緣 層420之添加。在該P_Epi層405上生長或沈積（例如）氧化石夕 之第一絕緣層410。該第一絕緣層410針對隨後形成之傳送 與重設電晶體220、230而用作閘極氧化層。接下來，在該 第一絕緣層4 10上沈積導電材料之層415。該導電層415針 對隨後形成之傳送與重設電晶體220、230而用作閘極電 極。該導電層415可以係一多晶矽層，其可以係摻雜之n 型。在該導電層415上沈積該第二絕緣層420。例如，該第 二絕緣層420可以由一氧化物（Si02)、一氮化物（氮化矽）、 一氮氧化物（氮氧化矽）、ON(氧化物-氮化物）、NO(氮化 物-氧化物）或ΟΝΟ(氧化物-氮化物-氧化物）形成。可以藉由 傳統沈積方法來毯覆式形成該等層410、415、420，其中 例如化學汽相沈積（CVD)或電漿增強式化學汽相沈積 (PECVD) 〇 如圖4C所示，在一 Ρ-ΕΡΙ層405之一表面形成該ν井阻障 區域425，其解說性地係一 ρ型區域。而且，如圖4C所示， 還可以於Ρ-ΕΡΙ層405之一表面形成一Ρ井區域。該Ν井植入 物425係形成於該ΕΡΙ層4〇5中，從該第一絕緣層410下面之 一點延伸至閘極堆疊435的預期位置之間。可以藉由已知 120210.doc -16- 200810097 方法來形成該N井植入物425，例如且不具限制，諸如植入 相對較快擴散之N型原子。所解說像素係形成於該等主動 陣列像素與該等黑色像素之間的阻障像素。 如圖4D所不，然後將該等層41〇、415、圖案化並蝕 刻以形成圖4D中所示之傳送與重設電晶體22〇、23〇(圖μ 與2B)多層閘極堆疊435至44〇。本發明不限於上述閘極堆 s 435至440之結構。可以添加額外層或可以按需要並如此 項技術中已知來改變該等閘極堆疊435至44〇。例如，可以 瞻在該導電層415與該第二絕緣層42〇之間形成一石夕化層（未 顯示）。可以將該石夕化層包括於傳送與重設電晶體閑極堆 璺435至440中，或包括於一影像感測器電路中的電晶體閘 極結構之所有結構中，並且其可以係矽化鈦、矽化鎢、矽 化鈷、矽化鉬或矽化鈕。此額外導電層還可以係一阻障 層/折射物金屬，例如TiN/W或W/Nx/W，或其可以完全由 WNx形成。 藝如圖4E所描述，藉由已知方法來植入浮動擴散區域 445(還顯示為圖2A中之浮動擴散區域225)以達到圖牦所示 之結構。將該等浮動擴散區域445形成為與該等閘極堆疊 43 5與440相鄰的η型區域。在該傳送電晶體22〇(圖2a)閘極 堆$與該重设電晶體230(圖2A)閘極堆疊之間形成該浮動 擴散區·域445。可以使用任何適當的n型摻雜物，例如磷、 珅或錄。 如圖4F所揭述，將電荷累積區域45〇植入於該ρ_Ερι層 405中。解說性地’該電荷累積區域45〇係一輕度捧雜之订 120210.doc •17- 200810097 型區域。在另—具體實施例中，冑電荷累積區域450可以 係-重度摻雜之n+區域。可以透過開b植人—㈣接雜物 (例如磷、砷或銻）且植入於該p_EPI層 405内。可以使用多 種植入物以裁製區域450之輪廓。若需要，則可以執行一 角度植入以形成該區域450，使得以除相對於該Ερι層々Μ 之表面90度之外的一角度來實施植入。可以與像素單元 110之光感測器電荷累積區域21G同時地形成該電荷累積區 域450 〇 視需要地，可以植入一 p型表面層455，其類似於像素單 元110之光感測器205的p型表面層215(圖2A)。將摻雜之表 面層455摻雜至第一導電率類型。解說性地，摻雜之表面< 層455係回度摻雜之P+表面層。可以使用一 p型摻雜物 (例如硼、銦或任何其他適當的P型摻雜物）以形成P+表面 層 455。 可以藉由已知技術來形成該p+表面層455。例如，可以 藉由透過-光阻層中之開口植入？型離子來形成層455。或 者，可以藉由一氣體源電漿摻雜程序或藉由將一p型摻雜 物從一原處摻雜之層或沈積於欲形成層455之區域上的一 摻雜之氧化層擴散入該P-ΕΡΙ層405來形成層455。

可以使用傳統處理方法以完成該N井阻障區域425。可以 幵y成、、邑緣屏蔽及金屬化層以連接閘極線，並且其提供至 P1X之連接，並提供至該N井阻障區域425之其他連 接此外，可以使用諸如二氧化矽、BSG、PSG或BPSG之 一鈍化層（未顯示）來覆蓋整個表面，對該鈍化層進行CMP 120210.doc -18· 200810097 平坦化及#刻以提供接觸孔，然後對其進行金屬化以提供 接點。還可以使用導體與絕緣體之傳統層以使結構互連並 用於將該電荷累積區域45G連接至Vaa_pix。日㈣地說，可 以使用任何適當的導電材料（例如金屬）來形成連接；並可 以使用任何適當料電材料㈣成接點。圖5解說僅位於 該光二極體（PD)下面的N井區域之一替代範例。 圖7解說包括圖3A之一影像感測器则之一處理器系統 7〇〇。在-替代性具體實施例中，該系統可以包括圖3b 之影像感測器3 1 5。該系綠7 Ω iW金a 士 1 h . 系、、死700係具有可包括影像感測器裝 置之數位電路之一範例性系統。不具任何限寺"生，此一系 '充可C括電&系統、相機系統、掃描器、機器視覺、車 輛導航、視訊電話、監視系統、自動聚焦系統、星體追縱 儀系統、運動镇測系統、影像穩定系統及資料壓縮系統。 該系統7GG(例如-相機系統）—般包含—中央處理單元 (CPU)705，例如一微處理器，其透過一匯流排715與一輸 入/輸出（I/O)裝置710進行通訊。影像感測器3〇〇還透過匯 机排715與，亥CPU 705進行通訊。該處理器系統7〇〇還包括 隨機存取記憶體（RAM)72()，且可包括可移除記憶體725, *J如〖夬閃z 體，其還透過匯流排715與進行通 訊。影像感測器300可與一處理器（例如一㈣、數位信號 ，理器或微處理斋）組合，在_單—積體電路上或不同於 该處理器之-晶片上可具有記憶體儲存器或者並不具有記 憶體儲存器。 還應A ΌΧ上4明内容與圖式僅係範例性並解說達到本 120210.doc 19- 200810097 發明之目的、特徵及優點的較佳具體實施例。本發明並不 限=解說的具體實施例。屬於以下申請專利範圍之精神 及範彆内的本發明之任何修改應視為本發明之部分。 【圖式簡單說明】 纟發明《範難具體實_為_料感卿之隔離裝置 提供一改良阻障區域。改良之阻障區域包括藉由將該等阻 ’障像素與一或多個N井帶組合或藉由將一或多個N井植入 物併入該等阻障像素之光感測器植入物而增強阻障像素之 ® 隔離特性。 參考附圖且根據上面提供的範例性具體實施例之詳細說 明已明白本發明之前述及其他優點與特徵，其中： 圖1係一傳統影像感測器之一俯視平面方塊圖； 圖2A係一傳統CM0S像素單元之一俯視平面圖； 圖2B係圖2A之像素單元之一示意圖； 圖3 A與3B係依據本發明之一範例性具體實施例的影像 感測器之俯視平面方塊圖； 圖3C係在中性？^!^中包括箭頭標示之電子擴散的此項 技術之阻障像素之一狀態； 圖3D係在中性P_EPI中包括箭頭標示之電子擴散之一^^ 井阻障像素； 圖4A至4F描述中間處理階段的圖3A2N井阻障區域的形 成之範例； 圖5揭述像素Pp下面的N井阻障區域之一範例； 圖6 A與6B描述偏壓]^井區域的方法之範例；以及 120210.doc -20- 200810097 處理器系 圖7係依據本發明之一範例性具體實施例的 統之一方塊圖。

【主要元件符號說明】 100 CMOS影像感測器 105 像素單元陣列 110 像素單元 115 主動陣列區域 120 黑色區域 125 周邊電路 130 列選擇與驅動器電路 135 行選擇或讀出電路 140 其他電路 145 陣列之部分 205 光感測器/PD 210 光感測器電荷累積區域 215 光感測器之P型表面層 220 傳送電晶體 225 浮動擴散區域 230 重設電晶體 235 源極隨耦器電晶體 240 列選擇電晶體 245 源極/汲極區域 250 源極/汲極區域 255 源極/汲極區域 120210.doc -21 - 200810097

260 接點 265 接點 270 接點 300 影像感測器 305 像素陣列 310 N井阻障像素 315 影像感測器 320 暗參考列 325 暗參考行 330 暗參考行 335 N井阻障區域/暗像素 340 阻障像素 345 阻障像素 350 阻障像素 355 阻障像素 360 主動像素 365 光阻隔 370 中性P-EPI層 375 P+基板 380 N井N-區域 385 中性P-EPI區域 400 P+基板 405 P-EPI層 410 第一絕緣層 120210.doc -22- 200810097 415 導電層 420 第二絕緣層 425 N井阻障區域 430 文中未說明 435 閘極堆疊 440 閘極堆疊 445 浮動擴散區域 450 電荷累積區域 455 ρ型表面層/ρ+表面層 700 處理器系統 705 中央處理單元（CPU) 710 輸入/輸出（I/O)裝置 715 匯流排 720 隨機存取記憶體（RAM) 725 可移除記憶體 120210.doc - 23 -

Claims (1)

1. 200810097 十、申請專利範圍： 1 · 一種影像感測器，其包含： 一基板； 一像素單元P車列，其係與該基板相關聯形成，其中該 像素單疋陣列包括—主動陣列區域與-黑色區域；以及 至少一N井像素隔離區域，其係形成於該主動陣列區 域與該黑色區域之間。 月求項1之衫像感測器，其進一步包含與該陣列相鄰 的周邊電路，其中該至少—N井像素隔離區域包括位於 “ ”:、色區域之至少一像素單元與該周邊電路之間的一部 分0 3. 如1求項1之影像感測器，其中該陣列包含：—主動陣 列區域’其包含像素單元之-第-部分；以及至少一黑 色：域’其包含不處於該主動陣列區域中的像素單元之 -第二部分，且其中該至少一_像素隔離區域處於該 主動陣列區域與該至少一黑色區域之間。 4. 如請求項3之影像感測器，其中像素單元之該第二部分 包括與該主動陣列區域之—第—侧相鄰的_第_黑色區 域及與It主動陣列區域之一第二側相鄰的至少一第二黑 色區域，該第—與至少第二黑色區域係用於決定該陣 之黑色位準，且其中該至少一叫像素隔離區域係位於 該主動陣列區域與該第一及至少第二黑色區域之間。 5. 二=項3之影像感測器，其中該至少—N井像素隔離區 域包圍該主動陣列區域。 120210.doc 200810097 6·如知求項3之影像感測器， 域包圍該至少一黑色區域。 7·如請求項1之影像感測器， 隔離區域。 其中該至少一 N井像素隔離區 其進一步包含複數個N井像素 如請求項1之影像感測器，其中該至少__N井像素隔離區 域：組態為該陣列中的一像素單元之至少一部分。 &月求項8之影像感測器，其中該N井像素隔離區域係組 態為該陣列中的一列像素單元。 態為該陣列中的一行像素單元。 如請求項1之影像感測器，其中該影像感測器係一CM〇s 影像感測器。 12· —種影像感測器，其包含： 一像素單元陣列，該陣列包含：一主動陣列區域，其 包括像素單元之一第一部分；及至少一黑色區域，其係 用於決定該陣列之黑色位準，該至少一黑色區域包括不 處於該主動陣列區域中的像素單元之一第二部分； 周邊電路’其係與該陣列相鄰；以及 至少一 N井像素隔離區域，其係處於該陣列與該周邊 電路及該陣列與該至少一黑色區域之間。 13· —種用於隔離一影像感測器之裝置的阻障區域，該阻障 區域包含：* 基板，以及 一 N井像素隔離區域。 8. 9. 10. 11. 120210.doc 200810097 14.如請求項13之阻障區域，i4 & 丨羊匕磉其中該N井像素隔離區域係組 態為一像素單元群組。 15 ·如請求項13之阻障區域，盆φ与Γ \了 # , A 士 平A吳T該N井像素隔離區域係組 態為一列像素單元。 .如請求項13之阻障區域’其中該N井像素隔離區域係組 態為一行像素單元。 η•如請求項13之阻障區域，其中肺井像素隔離區域包括n 井植入物。

   18·如請求項13之阻障區域，其中削井像素隔離區域包括n 井帶。 19· 一種處理器系統，其包含： (i)一處理器；以及 (⑴一影像感測器，其係耦合至該處理器，該影像感測 器包含： 一基板； 一像素單元陣列，其係與該基板相關聯； 至少一N井像素隔離區域，其係形成於與至少一像 素單元相鄰之該基板上。 20. 如請求項19之處理器系統，其中該影像感測器係一 CMOS影像感測器。 21. 如請求項19之處理器系統，其中該影像感測器係一ccd 影像感測器。 22. 知请求項19之處理蓮系统，其進一步包含與該陣列相鄰 之周邊電路’其中該至少-N井像素隔離區域處於該陣 120210.doc 200810097 列與該周邊電路之間。 23·^請求項19之處理器系統，其中該陣列包含 列區域’其包含像素單元之一第—部分；以及至少一里 色以，、其㈣於決定料狀-黑色位準，該至少一 黑色區域包含不處於今主勤鱼 — 亥主動陣列區域中的像素單元之- =部分’且其中該至少―N井像素隔離 動陣列區域與該至少—黑色區域之間。 24· —種形成一阻障區域的方法， 旦 x 1陣區域係用於隔離一 衫像感測器之黑色區域，該方法包含以下動作·· 形成一主動像素陣列； 形成一黑色區域’其包括一像素陣列；以及 ，於該主動像素陣列與像素之該黑色區域之間的一位置 形成一 N井像素隔離區域。 25.如吻求項24之方法’其中形成該n井像素隔離區域之動 作包含：形成該N井像素隔離區域以使其位於—像素單 元陣列之一部分内。 26·如請求項24之方法，並中 /、〒形成該N井像素隔離區域之動 作包含··作為一列德本w 一 象素早7〇來形成該^^井像素隔離區 域。 27·如請求項24之方法，1中 干幵/成該N井像素隔離區域之動 作包含：作為一行傻音留〜+ i 冢素早70來形成該N井像素隔離區 域。 从-種遍-影像魏_後，蚊法包含： 提供一基板； 120210.doc 200810097 提供-像素單元陣列，其係與該基板 像素單元陣列包括一主 八中該 早幻區域與一黑色區域；以及 ^成至少-N井像素隔離區域，其係位㈣ 區域與該黑色區域之間。· 勒早幻 29. ^請求項28之方法，其進—步包含與該陣列相鄰之周邊 電路’其中該至少一N井像素隔離區域之一部分位於該 黑色區域與該周邊電路之間。 30. 如請求項28之方法，其中 T "、、邑&域包括與該主動陣列區 域之-第-側相鄰的一第一黑色區域及與該主動陣列區 域：一弟二侧相鄰的至少一第二黑色區域，該第一與至 少第二黑色區域係用於決定該陣列之黑色位準，且其中 ㈣井像素隔離區域之一部分係位於該第一黑色區域及 第二黑色區域與該主動陣列區域之間。 -如請求項28之方法，其中形成該至少一 Ν井像素隔離區 域之動作包含：圍繞該主動陣列區域形成該至少一时 .像素隔離區域。 32·如請求項28之方法，盆中报屮社 、 八中形成該至少一 Ν井像素隔離區 域之動作包含··圍繞該黑色區域形成該至少- Ν井像素 隔離區域。 ’、 33· -種形成一影像感測器的方法，該方法包括： 在基板上提供一像素單元陣列，其中該陣列包括一 主動陣列與一黑色區域； 提供與該像素單元陣列相鄰之周邊電路；以及 /成至ν ：^井像素隔離區域，其係位於該周邊電路 120210.doc 200810097 與該黑色區域之間。 34.如請求項33之方法，其中形成至少 動作包含·在該主動陣列與該黑 井像素隔離區域之一部分。 1^井像素隔離區域 區域之間形成該N

   120210.doc