TW200819561A - Process for producing p-doped and epitaxially coated semiconductor wafers from silicon - Google Patents
Process for producing p-doped and epitaxially coated semiconductor wafers from silicon Download PDFInfo
- Publication number
- TW200819561A TW200819561A TW096138635A TW96138635A TW200819561A TW 200819561 A TW200819561 A TW 200819561A TW 096138635 A TW096138635 A TW 096138635A TW 96138635 A TW96138635 A TW 96138635A TW 200819561 A TW200819561 A TW 200819561A
- Authority
- TW
- Taiwan
- Prior art keywords
- concentration
- nitrogen
- single crystal
- doped
- semiconductor wafer
- Prior art date
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
-
- H10P14/20—
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
200819561 九、發明說明: 【發明所屬之技術領域】
本發明係關於一種自矽製造經外延塗霧夕主道鱗B 之设&千—篮晶圓( 層晶圓)的方法。具體而言,本發明係關於一種由矽製成t卜延 摻雜及經外延塗覆之半導體晶圓的製造,其特徵在於;、之經P、 力(getter capacity)及低的層缺陷數量,因此極適合於虱能 工以形成大尺寸積體電子元件。 ' 〜步加
【先前技術】 不同於重度硼摻雜、P+摻雜的半導體晶圓,所 質遠離電活性區域的能力在經輕度硼摻 All雜 情況下是不足的。它們通常形成不足量的二=晶’ 使金屬、 體晶㈣ 體微 缺陷」),该析出物能與雜質結合並依此方式作為已头 塊 吸收劑(intrinsic getters)。在由石夕製成之經輕度删推雜在 晶圓的情況中,氧析出物的成核中心會在外延塗覆期間被破=體 其破壞程度使所得之經P換雜的外延層晶圓不再具有足夠的5 能力’假設該足夠的吸氣能力(getter capacity)係超過至少5 X⑼ /立方公分之氧析出物的密度。 已知若額外以氮及/或碳摻雜半導體晶圓,可提高氧析出物成核 中心的形成且最終亦提高其吸氣能力。所摻入之氮的作用是增加 成核中心在較高溫度的穩定性,該較高溫度包括在外延塗覆時所 採用的溫度。但另一方面,氮亦在半導體晶圓之一已知為〇SF環 的區域内促進氧化作用所誘發之堆疊層錯(〇xidati〇n_induced stacking faults,0SFs )的形成;因此,增多的層缺陷亦在外延沉 5 200819561 積層表面上之該區域内產生,此將對電子元件的功能有嚴重不良 影響,故應盡可能加以避免。該類型之層缺陷(LPDs,光點缺陷) 可藉由利用雷射散射之光學方法而得見。 在EP 1 143 045 A1中建議將氮濃度限制在2 X 1013 /立方公分 至1 X 1014 /立方公分的低範圍内,並且僅在由矽製成之半導體 晶圓上進行外延塗覆,以考慮點缺陷而言,其在整個晶圓表面上 具有一包括或不包括OSF環的富空孔區域(v區域)。談方法的缺 點是由於所需之邊界條件,在單晶拉伸期間必須提高在監控及時 間方面的費用。舉例言之,必須保持在1000至900°c範圍内的低 冷卻速率以改變OSF核的形態。低冷卻速率通常要求必須以低的 拉伸速率拉伸單晶,故為不經濟的拉伸速率。另一特別的缺點是, 氮濃度中與離析(segregation)相關的上升係與為限制氮濃度所做 之努力相違背。氮濃度係隨著單晶長度的增長而大幅升高,因此 可迅速地超出該限制範圍。若仍保持一低氧濃度,或許仍可避免 層缺陷;然而,為達此目的同樣需要提高在監控方面的費用,從 而可能造成因存在的氧過少而無法形成足夠數量的氧沉積成核中 心的問題。 因此,本發明之目的在於提供一受明顯較少限制之方法。 【發明内容】 本發明係關於一種自矽製造經ρΓ摻雜及經外延塗覆之半導體晶 圓的方法,其中以柴氏(Czochralski)法拉伸一石夕單晶,且在該 拉伸期間,以硼、氫及氮進行摻雜,並加工以形成一經外延塗覆 之經P—摻雜的半導體晶圓。 200819561 以此方式製造之外延層晶圓由於其吸氣能力及低層缺陷密度而 特,別適合於進一步加工以形成大尺寸積體電子元件。 本案發明人已發現,氫明顯減弱了說在促進氧化誘發堆疊層錯 形成上的作用。其結果是存在明顯更多的間隙以藉由摻雜氮來刺 激-定數量的氧析出物成核中心’而不會同時在基材晶圓内產生 0 S F及因此引發之外延層晶圓上之層缺陷的增加。根據本發明製 造的外延層晶圓具有足夠數量的氧析出物成核中心’但幾乎不具 該單
有任何的層缺陷。藉由使用V/G定律,較佳係製造—單晶 晶係提供-·不具有任何石夕晶格間隙之團聚物的半導體晶圓。根據 v/G定律’在拉伸單晶期間適當控制拉伸速與結晶邊界處之轴 向溫度梯度G的比例,此足以控制半導體晶圓上之點缺陷及其團 聚物的徑向分佈。 由矽製成之經P—摻雜的半導體晶圓及以此藉由外延塗覆所獲得 的外延層晶圓均不需要在lOOOt或更高溫度下進行一特殊熱處 理,在此期間成核中心、可以生長而形成具有吸氣能力的氧析出 物。該過程通常在製造元件期間發生,特別是即使在製造最新一 代元件時,僅設計一低於HHKTC之較低溫度下的短時熱處理。 根據本發明,自矽製成之經|Γ摻雜的半導體晶圓,係以柴氏法 拉伸一矽單晶,且在該拉伸期間,以硼、氫及氮進行摻雜而製造 的。雖然同時以氫及氮進行摻雜之方法基本上是已知的(例如Ερ 1 136 596 Α1中所述),但其是不同的内容,無法由此推導出本發 明。由於若氫以相對高之濃度存在矽中將趨向於在其中形成微 泡’所以應注意不能達到形成微泡所需之濃度。此確實可藉由在 7 200819561 氫分壓低於3毫巴的情況下拉伸單晶而實現。關於氫之抑制層缺 陷形成的效用,較佳係在拉伸單晶期間保持氫分壓在〇·2毫巴至 2.5毫巴的範圍内。 以氮摻雜而言,應將1 X 1〇15 /立方公分作為氣濃度的上限。 若氮濃度高於該標準,即使藉由額外摻雜氫也無法避免所製之外 延層晶圓在OSF環的區域内具有大量的層缺陷。較佳的氣濃度範 圍係大於i X Η)丨4 /立方公分且小於i χ 1()15 /立方公分。若氮 籲濃度低至該範圍之外,則形成不足的氧析出物成核中心,特別是 在存在於單晶内的氧不足的情況下。相反地,若待塗覆之半導體 晶圓内的氧濃度過高’則即使在低氮濃度的情況下,也會形成過 多的層缺陷。因此,較佳係同時考慮氧濃度,此係藉由在拉伸單 晶期間’㈣氧滚度的減少而對於由離析引發之氮濃度增長作出 反應。若氮濃度由於離析而上升至i x 1〇〗5 /立方公分,則單晶 中的氧濃度應不超過6 X,八方公分,較佳不超過Μ /立方公分。因為㈣體量的減少而使得藉由㈣壁進入溶融體 # _減少’因此通常單晶在根據柴氏法拉伸時,其所接收的氧隨 者”長度的增長而減少。此外,有許多不同的選擇可用以以經控 制的方式來減少氧濃度’且可視需要相互組合使用。例如,若提 Γ㈣度則單晶内的氧濃度下降,從而使㈣體内的對流減 右降低賴的轉速、減少拉伸裝置内的氣壓或提高通過拉伸 #置亚在㈣上方經過之氣體的流速,亦可實現相似的效果。 =據柴氏法製造並用侧、氫及氮摻雜的單晶切割成晶圓。這 車父仏疋借助於鋼絲鑛來進行,因以此方式可在單_操作中製造大 200819561 量的半導體晶這些直徑較佳為綱毫米或遍毫米的石夕半導 體晶圓係含有濃度H圍為1 X 1G17 /立方公分至! X 1〇13 /立方 公分的蝴’此對應於p-型摻雜。隨後,對該等晶圓進行標準加工 步驟’其目的在於去除機械損傷並形成平坦且平行的側面及光滑 的邊緣。該些加工步驟包括藉由研磨及/或拋光晶圓侧面而進行之 機械加工、以蝕刻劑進行之處理、於兩個側面的至少一者進行拋 光、及圓化並抛光邊緣。在經拋光的側面上,外延沉積一石夕薄層。 鲁外延薄層的厚度較佳為!至5微米。該外延薄層含有p型推雜劑, 較佳為删,此意味著還可關於一經p/p—換雜的外延層晶圓。蝴的 /辰度範圍較佳為2 X 1〇16 /立方公分至丨χ 1〇丨5 /立方公分。- 外延層晶圓可以在外延層下方對應於塗覆前之半導體晶圓體積 的塊體内形成大量的氧析出物,這使其具有足夠的吸氣能力。所 形成之BMD的濃度至少為5χ 1〇8 /立方公分,較佳為1〇9至⑽ (立方公分。針對大於0·09微米的缺陷’在一名義直經為扇毫 米之外延層晶圓的面積中,層缺陷的數量較佳係少於。 • 下面參考附圖及實施例進一步闡述本發明。 【實施方式】 以柴氏法製造直徑為2〇〇毫米之經ρ_摻雜的矽單晶,並進一步 加工以形成經Ρ-摻雜的半導體晶圓。為達比較之目的,將部分: .導體晶圓僅額外以氮摻雜,而另—部分半導體晶圓則以根據= 明之方式額外地以氮及濃度約為/立方公分的氫摻雜: 外延塗覆該些半導體晶圓,從而獲得經ρ/ρ_接雜的外延層晶圓。 9 200819561 第1至12圖所示為對經p-摻雜之半導體晶圓的缺陷測量所得到 的結果(第1至4圖),以及對經ρ/ρ-掺雜之外延層晶圓的缺陷測 篁所得到的結果(第5至12圖)。在1〇〇(rc下熱處理16小時以形 成氧析出物之後,以Mitsui Mining and Smelting製造的MCM型 雷射散射測量裝置測量BMD密度;在存在水蒸汽的情況下,於 ll〇〇°C下氧化1小時之後,利用光學顯微鏡測量〇兕密度,利用 KLA Tencor製造的sp-1型顆粒計數器測量層缺陷密度。根據 ASTM標準F121-83,該些半導體晶圓具有相同的氧濃度7·2χ 1〇n /立方公分。 由圖式的比較顯示出,在限制於額外以氮摻雜時(第丨、2、5、 6、9及1〇圖),雖然可藉由將氮濃度由13><1〇15/立方公分(第 2>6^10®) i〇h 1^5Λ9®) 而顯著減少層缺陷密度,但在形成有⑽環的邊緣區域内無法達 到此減y效果。若氮滚度為丨3 x 1Qi5 /立方公分,貝彳〇sf區域 在整個晶圓表面上延伸(第2圖)’雖然能滿足bmd密度的要求 (第6圖),但無法滿足層缺陷密度的要求。 /缺陷係大量存在於外延層晶圓的整個表面上(帛ig圖)。將 氮展度降低至1.2 X 10 /立方公分的仙是使得〇sf區域僅存 在於半導體晶圓的邊緣區域内(第"),_該外延層晶圓仍滿 足膽D密度的要求(第5圖),但不再収層缺陷密度的要求。 —具有大量層缺陷且對應於半導體晶圓之⑽區域顏域係存在 於邊緣區域内(第9圖)。 然如本發明敎所述,僅當麟錢摻雜絲氮濃度下降至u 200819561
x l〇14 /立方公分(第3、7及11圖),方能在外延層晶圓之整個 表面上減少層缺陷。由第4、8及12圖可以看出,在ι·3 X 1〇15 / 立方公分的過高氮濃度的情況下,即使額外以氫摻雜也不再具有 所期望的作用。若氮濃度為1.3 X 1015 /立方公分,則〇sF區域 仍舊延伸在整個晶圓表面上(第4圖)。雖然同樣的滿足BMD密 度的要求(第8圖),但無法滿足層缺陷密度的要求。大量的層缺 陷係存在於外延層晶圓的整個表面上(第12圖)。若以氫摻雜並 、、、口合降低氮濃度至1·2 X 1〇14 /立方公分,可不再形成〇SF區域 (第3圖),因此在第3圖内僅顯示3〇 /立方公分的〇sf密度的 偵測極限,外延層晶圓亦滿足BMD密度的要求(第7圖),且此 時亦滿足層缺陷密度的要求。且在外延層晶圓上僅發現少量的層 缺陷(約28個大於〇.〇9微米的缺陷第u圖)。 第13圖顯示出,對於不同的氧濃度及氮濃度,如何額外以氯播 雜平移氮極限濃度。超賴氮極限濃度將導致qsf環的形成,因 而導致層缺陷的增加。藉由在給㈣氧濃度下以氫掺雜,氮濃度 可以提㈣乎—個數量級,此有利於形成穩定的成核中心。下邊 =線是由二符號表示之資料點的最適合線㈤讀】&),其顯示 未額外以氫換雜的氮極限濃度 -fJ: . . . 上遠界線疋由較大符號表示之資 科點的取適合線,其顯示若額 作用。f此嗥I綠 虱4乡雜呀,所形成之OSF環的 作用^邊界線將錄財方且未 延層缺陷)的區域,與位於复^ ⑶此未生成外 延層缺陷)的區域劃分開:、形成。SFif(因此已生成外 本I月之改進係如弟13圖所示,其顯示參數氧及氮的濃度範 200819561 圍,其確保OSF缺陷的實質上抑制,使得在外延程序期間實際上 幾乎無外延層缺陷的形成;同時,亦提供一足量的BMD密度(大 於5χ108 /立方公分)以供給一可接受的吸氣能力。數據顯示,因 為所容許之氮濃度範圍的上限及下限係氧濃度之函數,因此在晶 體生長期間氧及氮濃度的控制係相當重要的。合適之氮濃度及氧 濃度組合係限制於一上邊界濃度及一下邊界濃度之範圍中,該上 邊界濃度係由下式計算: CN = 2715x 1014xexp(-0.91 X 1017xC〇);以及 ® 該下邊界濃度係由下式計算: 。 CN 二 235 X 1014x exp(-0.91 X 1017x C〇), 其中C〇及CN的單位為1/立方公分。 氧濃度係由目前之ASTM標準所確定。 【圖式簡單說明】 第1至4圖所示為對經p-摻雜之半導體晶圓之缺陷的測量結果。 第5至12圖所示為對經p/p-摻雜之外延層晶圓之缺陷的測量結 鲁果。 第13圖所示為對於不同的氧濃度及氮濃度,如何額外以氫摻雜 移動氮極限濃度,超過該氮極限濃度則導致0SF環的形成,因此 導致層缺陷的增加。 【主要元件符號說明】 (無) 12
Claims (1)
- 200819561 十、申請專利範圍: 1. 一種自矽製造經p_摻雜及經外延塗覆之半導體晶圓之方法, 其包含: 以柴氏(Czochralski)法拉伸一碎單晶; 在拉伸期間,以硼、氫及氮摻雜該矽單晶; 依照一氧濃度(C〇)控制該矽單晶内之氮濃度; 加工該矽單晶以形成一經p-摻雜之半導體晶圓;以及 外延塗覆該半導體晶圓。 # 2. 如請求項1之方法,其包含在0.2毫巴至2.5毫巴的氫分壓 下拉伸該矽單晶。 - 3. 如請求項1或2之方法,其包含控制該氮濃度於一上邊界濃 度及一下邊界濃度之範圍中,其中該上邊界濃度係由下式計 算: CN = 2715xl014xexp(-0.91xl017xC〇);以及 該下邊界濃度係由下式計算: CN = 235xl014xexp(-0.91xl017xC〇), ® 其中C〇及CN的單位為1/立方公分。 4. 如請求項1或2之方法,其包含設定該氮濃度於一大於 1 xlO14 /立方公分且小於1 xlO15 /立方公分之範圍中。 5. 如請求項1或2之方法,其包含以一控制方法在拉伸該單晶 期間減少該單晶内之氧含量。 6. 如請求項1或2之方法,其包含製造一經ρ/ρ—摻雜之外延晶 圓0 13
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102006049231 | 2006-10-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200819561A true TW200819561A (en) | 2008-05-01 |
| TWI360591B TWI360591B (en) | 2012-03-21 |
Family
ID=39318449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096138635A TWI360591B (en) | 2006-10-18 | 2007-10-16 | Verfahren zur herstellung von p¯ -dotierten und ep |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7470323B2 (zh) |
| JP (1) | JP4948354B2 (zh) |
| KR (1) | KR100930022B1 (zh) |
| CN (1) | CN101187056B (zh) |
| SG (1) | SG142208A1 (zh) |
| TW (1) | TWI360591B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI402383B (zh) * | 2009-10-08 | 2013-07-21 | Siltronic Ag | 磊晶晶圓及其製備方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008046617B4 (de) * | 2008-09-10 | 2016-02-04 | Siltronic Ag | Halbleiterscheibe aus einkristallinem Silizium und Verfahren für deren Herstellung |
| DE102010034002B4 (de) * | 2010-08-11 | 2013-02-21 | Siltronic Ag | Siliciumscheibe und Verfahren zu deren Herstellung |
| US11111602B2 (en) * | 2014-07-31 | 2021-09-07 | Globalwafers Co., Ltd. | Nitrogen doped and vacancy dominated silicon ingot and thermally treated wafer formed therefrom having radially uniformly distributed oxygen precipitation density and size |
| DE102015226399A1 (de) | 2015-12-22 | 2017-06-22 | Siltronic Ag | Siliciumscheibe mit homogener radialer Sauerstoffvariation |
| DE102017213587A1 (de) * | 2017-08-04 | 2019-02-07 | Siltronic Ag | Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung der Halbleiterscheibe |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10209055A (ja) | 1997-01-24 | 1998-08-07 | Mitsubishi Materials Shilicon Corp | 薄膜エピタキシャルウェ−ハおよびその製造方法 |
| US6162708A (en) * | 1998-05-22 | 2000-12-19 | Shin-Etsu Handotai Co., Ltd. | Method for producing an epitaxial silicon single crystal wafer and the epitaxial silicon single crystal wafer |
| JP3988307B2 (ja) * | 1999-03-26 | 2007-10-10 | 株式会社Sumco | シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ |
| EP1143045B1 (en) | 1999-10-15 | 2012-03-21 | Shin-Etsu Handotai Co., Ltd. | Silicon single crystal wafer for epitaxial wafer, epitaxial wafer and methods for producing the same and evaluating the same |
| KR100347141B1 (ko) * | 2000-01-05 | 2002-08-03 | 주식회사 하이닉스반도체 | 에피택셜 실리콘 웨이퍼 제조 방법 |
| DE10014650A1 (de) | 2000-03-24 | 2001-10-04 | Wacker Siltronic Halbleitermat | Halbleiterscheibe aus Silicium und Verfahren zur Herstellung der Halbleiterscheibe |
| JP2003002786A (ja) * | 2001-06-25 | 2003-01-08 | Shin Etsu Handotai Co Ltd | シリコン単結晶基板、エピタキシャルウエーハおよびこれらの製造方法 |
| JP4570317B2 (ja) * | 2002-08-29 | 2010-10-27 | 株式会社Sumco | シリコン単結晶とエピタキシャルウェーハ並びにそれらの製造方法 |
| KR100782662B1 (ko) | 2003-02-25 | 2007-12-07 | 가부시키가이샤 섬코 | 실리콘 웨이퍼 및 soi 기판 |
| US20060225639A1 (en) * | 2005-04-08 | 2006-10-12 | Toshiaki Ono | Method for growing silicon single crystal, and silicon wafer |
| US7435294B2 (en) * | 2005-04-08 | 2008-10-14 | Sumco Corporation | Method for manufacturing silicon single crystal, and silicon wafer |
| JP2007022865A (ja) * | 2005-07-19 | 2007-02-01 | Sumco Corp | シリコン単結晶の製造方法 |
-
2007
- 2007-07-13 SG SG200705208-7A patent/SG142208A1/en unknown
- 2007-08-30 KR KR1020070087771A patent/KR100930022B1/ko active Active
- 2007-09-18 CN CN200710152826XA patent/CN101187056B/zh active Active
- 2007-10-11 US US11/870,565 patent/US7470323B2/en active Active
- 2007-10-16 TW TW096138635A patent/TWI360591B/zh active
- 2007-10-18 JP JP2007271686A patent/JP4948354B2/ja active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI402383B (zh) * | 2009-10-08 | 2013-07-21 | Siltronic Ag | 磊晶晶圓及其製備方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008100906A (ja) | 2008-05-01 |
| SG142208A1 (en) | 2008-05-28 |
| US7470323B2 (en) | 2008-12-30 |
| TWI360591B (en) | 2012-03-21 |
| KR20080035447A (ko) | 2008-04-23 |
| US20080096371A1 (en) | 2008-04-24 |
| KR100930022B1 (ko) | 2009-12-07 |
| JP4948354B2 (ja) | 2012-06-06 |
| CN101187056B (zh) | 2011-11-16 |
| CN101187056A (zh) | 2008-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6548035B1 (en) | Silicon single crystal wafer for epitaxial wafer, epitaxial wafer, and methods for producing the same and evaluating the same | |
| TWI428483B (zh) | 矽晶圓及其製造方法 | |
| KR101684873B1 (ko) | 실리콘 기판의 제조 방법 및 실리콘 기판 | |
| TWI390091B (zh) | Silicon single crystal wafer and its manufacturing method | |
| WO2010119614A1 (ja) | アニールウエーハおよびアニールウエーハの製造方法ならびにデバイスの製造方法 | |
| JP4699675B2 (ja) | アニールウェーハの製造方法 | |
| JP5217245B2 (ja) | シリコン単結晶ウェーハ及びその製造方法 | |
| JPWO2001027362A1 (ja) | エピタキシャルウエーハ用シリコン単結晶ウエーハ、エピタキシャルウエーハ及びこれらの製造方法並びに評価方法 | |
| JP2006261632A (ja) | シリコンウェーハの熱処理方法 | |
| JP2010222241A (ja) | Igbt用シリコン単結晶ウェーハ及びigbt用シリコン単結晶ウェーハの製造方法 | |
| TW200819561A (en) | Process for producing p-doped and epitaxially coated semiconductor wafers from silicon | |
| US7320731B2 (en) | Process for growing silicon single crystal and process for producing silicon wafer | |
| WO2014073164A1 (ja) | シリコン単結晶の製造方法、シリコン単結晶ウェーハの製造方法、及びシリコン単結晶ウェーハ | |
| JP2007045662A (ja) | 半導体シリコンウェーハおよびその製造方法 | |
| KR20140021543A (ko) | 실리콘 기판의 제조방법 및 실리콘 기판 | |
| WO2002049091A1 (en) | Anneal wafer manufacturing method and anneal wafer | |
| JP4467096B2 (ja) | シリコン単結晶製造方法および半導体形成用ウェハ | |
| JP5262021B2 (ja) | シリコンウェーハ及びその製造方法 | |
| JP2002029891A (ja) | シリコン半導体基板とその製造方法 | |
| JP4978396B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JPH0897222A (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
| JP4715402B2 (ja) | 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法 | |
| JPH0897221A (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| JP4577320B2 (ja) | シリコンウェーハの製造方法 | |
| JP2011243899A (ja) | シリコンウェーハの製造方法 |