[go: up one dir, main page]

CN101187056A - 用于制造p-掺杂及外延涂覆的硅半导体晶片的方法 - Google Patents

用于制造p-掺杂及外延涂覆的硅半导体晶片的方法 Download PDF

Info

Publication number
CN101187056A
CN101187056A CNA200710152826XA CN200710152826A CN101187056A CN 101187056 A CN101187056 A CN 101187056A CN A200710152826X A CNA200710152826X A CN A200710152826XA CN 200710152826 A CN200710152826 A CN 200710152826A CN 101187056 A CN101187056 A CN 101187056A
Authority
CN
China
Prior art keywords
hydrogen
semiconductor wafers
nitrogen
doped
boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200710152826XA
Other languages
English (en)
Other versions
CN101187056B (zh
Inventor
W·v·阿蒙
中居克彦
M·韦伯
H·施密特
碇敦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN101187056A publication Critical patent/CN101187056A/zh
Application granted granted Critical
Publication of CN101187056B publication Critical patent/CN101187056B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • H10P14/20
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及用于制造p掺杂及外延涂覆的硅半导体晶片的方法,其中根据Czochralski法拉伸硅单晶,并在此期间用硼、氢和氮进行掺杂,将其加工成外延涂覆的p掺杂的半导体晶片。

Description

用于制造p-掺杂及外延涂覆的硅半导体晶片的方法
技术领域
本发明涉及用于制造外延涂覆的硅半导体晶片即所谓的外延层晶片的方法。具体而言,本发明涉及p-掺杂及外延涂覆的硅半导体晶片的制造,其特征在于高的吸气能力及低的层缺陷数量,因此良好地适合于进一步加工成大规模集成的电子元件。
背景技术
不同于强烈硼掺杂、p+掺杂的半导体晶片的情况,所期望的使金属杂质远离电活性区域的能力在微弱硼掺杂、p-掺杂的半导体晶片的情况下是不足的。它们通常形成能够与这些杂质结合并以此方式发挥所谓的内在吸气剂作用的不足量的氧析出物(BMD,“块体微缺陷”)。在微弱硼掺杂的硅半导体晶片的情况下,在外延涂覆期间破坏氧析出物成核中心的程度使所得p-掺杂的外延层晶片不再具有接收超过至少5×108cm-3氧析出物的密度的足够的吸气能力。
已知若额外用氮和/或碳掺杂半导体晶片,则可以提高氧析出物成核中心的形成以及最终吸气能力。掺入的氮的作用是使成核中心在包括外延涂覆中所采用的温度的更高的温度下更加稳定。但另一方面,氮还促进了在半导体晶片的作为OSF环已知的区域内氧诱发层错(OSF)的形成。因此,在外延沉积层的表面上在该区域内还产生会对电子元件的功能有严重不良影响因而应尽可能避免的增多的层缺陷。这些层缺陷(LPD,光点缺陷)通过利用激光散射的光学方法而变得可见。
在EP 1 143 045 A1中建议将氮浓度限制在2×1013cm-3至1×1014cm-3的低范围内,并且仅在硅半导体晶片上实施外延涂覆,其在整个晶片表面上在点缺陷方面具有包括或不包括OSF环的空位富集区域(v区域)。该方法的缺点是所需边界条件要求在单晶拉伸期间在控制及时间方面的提高的消耗。因此必须保持1000至900℃范围内的冷却速率低,从而改变OSF核的形态。低的冷却速率通常要求必须以低的、因而不经济的拉伸速率拉伸单晶。特别不利的还有,与离析相关的氮浓度升高与限制氮浓度的努力相违背。氮浓度随着单晶长度的增长而大幅升高,因此可以迅速移出受限区域。若保持氧浓度低,则仍可以任选避免层缺陷。但为此同样也需要在控制方面的提高的消耗,从而产生存在的氧可能过少以至于无法形成足够数量的氧析出物成核中心的问题。
因此,本发明的目的在于提供限制明显更少的方法。
发明内容
本发明涉及用于制造p-掺杂及外延涂覆的硅半导体晶片的方法,其中根据Czochralski法拉伸硅单晶,并在此期间用硼、氢和氮进行掺杂,加工成外延涂覆的p-掺杂的半导体晶片。
以此方式制造的外延层晶片由于其吸气能力及低的层缺陷密度而特别优良地适合于进一步加工成大规模集成的电子元件。
本发明的发明人发现,氢明显减弱了氮在促进氧诱发层错的形成上的作用。其结果是存在明显更多的间隙用以通过掺杂氮诱发一定数量的氧析出物成核中心,而不会同时由此在基底晶片内产生OSF并因而引发外延层晶片上的层缺陷的增加。根据本发明制造的外延层晶片具有足够数量的氧析出物成核中心,但几乎不具有层缺陷。通过使用v/G定律,优选制造提供不具有晶格间隙硅原子的附聚物的半导体晶片的单晶。根据v/G定律在拉伸单晶期间适当控制拉伸速率v与结晶边界处的轴向温度梯度G的比例,足以控制半导体晶片上点缺陷及其附聚物的径向分布。
p-掺杂的硅半导体晶片或者由此通过外延涂覆获得的外延层晶片均不要求1000℃或更高温度下的特殊热处理,在此期间成核中心可以生长成具有吸气能力的氧析出物。通常在制造元件期间发生该过程,特别是即使在制造最新一代元件的情况下,仅设计了在低于1000℃的比较低的温度下的短时热处理。
根据Czochralski法拉伸硅单晶并在此期间用硼、氢和氮进行掺杂,由此根据本发明制造p-掺杂的硅半导体晶片。虽然其中同时用氢和氮进行掺杂的该方法从根本上是已知的,例如在EP 1136 596 A1中述及,但这是在不同的上下文中,由此无法推导出本发明。因为若氢以更高的浓度存在则趋向于在硅中形成微泡,所以应注意不要达到形成微泡所需的浓度。这是通过在氢分压低于3mbar的情况下拉伸单晶而可靠地实现的。关于氢的抑制层缺陷形成的作用,若在拉伸单晶时氢分压在0.2至2.5mbar的范围内,则是有利的。
关于用氮掺杂,应将1×1015cm-3的氮浓度作为上限。若氮浓度高于该水平,则即使通过额外掺杂氢也无法避免所制的外延层晶片在OSF环的区域内具有大量的层缺陷。优选的氮浓度范围是大于1×10014cm-3且小于1×1015cm-3。若因为氮浓度更低而在该范围以外,则形成不足的氧析出物成核中心,特别是在单晶内不存在足够氧的情况下。相反地,若待涂覆的半导体晶片内的氧浓度过高,则即使在氮浓度低的情况下,也会形成过多的层缺陷。因此,考虑氧浓度也是特别优选的,在拉伸单晶时通过受控地减少氧浓度而对于由离析引发的氮浓度增长作出反应。若氮浓度由于离析而上升至1×1015cm-3,则单晶中的氧浓度不应超过6×1017cm-3,优选5.5×1017cm-3的数值。因为熔融体的量减少而更少的氧经过坩埚壁进入熔融体,所以通常单晶在根据Czochralski法拉伸时随着其长度的增长而接收更少的氧。此外,提供不同的选择以受控地减少氧浓度,这可以任意地相互组合使用。例如,若提高磁场强度,熔融体内的对流减弱,则单晶内的氧浓度下降。若降低坩埚的转速,若减少拉伸装置内的气压,或者若提高通过拉伸装置并在坩埚上方经过的气体流速,则可以实现相同的效果。
将根据Czochralski法制造并用硼、氢和氮掺杂的单晶切割成晶片。这优选是借助于钢丝锯实施的,因为可以在一个加工过程中制造大量半导体晶片。这些直径优选为200毫米或300毫米的硅半导体晶片含有浓度为1×1017cm-3至1×1013cm-3的硼,这符合p-型掺杂。随后,对它们实施标准加工步骤,其目的是去除机械损伤并形成平坦且平行的侧面以及光滑的边缘。这些加工步骤包括通过研磨和/或抛光晶片侧面而进行机械加工、用蚀刻剂处理、抛光两个侧面的至少一个以及圆化及抛光边缘。在经抛光的侧面上,外延沉积硅薄层。外延层的厚度优选为1至5μm。该外延层含有p型掺杂剂,优选为硼,这意味着还可涉及p/p-掺杂的外延层晶片。硼浓度优选为2×1016至1×1015cm-3
外延层晶片可以在外延层下方对应于涂覆之前的半导体晶片体积的块体内形成大量的氧析出物,这使其具有足够的吸气能力。所形成的BMD的浓度至少为5×108cm-3,优选为109至1010cm-3。基于大于0.09μm的缺陷以及名义直径为200毫米的外延层晶片的面积,层缺陷的数量优选少于40。
下面参考附图及实施例进一步阐述本发明。
附图说明
图1至4所示为对p-掺杂的半导体晶片的缺陷测量结果。
图5至12所示为对p/p-掺杂的外延层晶片的缺陷测量结果。
图13表明,对于不同的氧浓度及氮浓度,额外用氢掺杂如何移动氮极限浓度,超过该氮极限浓度则导致OSF环的形成,因此导致层缺陷的增加。
具体实施方式
根据Czochralski法制造直径为200毫米的p-掺杂的硅单晶,并进一步加工成p-掺杂的半导体晶片。为了比较的目的,仅额外用氮掺杂一部分半导体晶片,而根据本发明额外地用氮和浓度约为1×1016cm-3的氢掺杂另一部分半导体晶片。外延涂覆半导体晶片,从而获得p/p-掺杂的外延层晶片。
图1至12所示为对p-掺杂的半导体晶片的缺陷测量结果(图1至4),以及对p/p-掺杂的外延层晶片的缺陷测量结果(图5至12)。在1000℃下热处理16小时以形成氧析出物之后,利用Mitsui Mining and Smelting制造的MO-4型激光散射测量装置测量BMD密度;在存在水蒸汽的情况下于1100℃下氧化1小时之后利用光学显微镜测量OSF密度,利用KLA Tencor制造的SP-1型颗粒计数器测量层缺陷密度。根据ASTM标准F121-83,半导体晶片具有相同的氧浓度7.2×1017cm-3
附图的比较表明,在限制于额外用氮掺杂时(图1、2、5、6、9及10),虽然通过将氮浓度由1.3×1015cm-3(图2、6及10)降低至1.2×1014cm-3(图1、5及9)而可以显著减少层缺陷密度,但是在其中形成OSF环的边缘区域内不再减少。若氮浓度为1.3×1015cm-3,则OSF区域在整个晶片表面上延伸(图2)。虽然满足BMD密度的要求(图6),但是无法满足层缺陷密度的要求。
层缺陷大量存在于外延层晶片的整个表面上(图10)。氮浓度降低至1.2×1014cm-3的作用是仅在半导体晶片的边缘区域内发现有OSF区域(图1)。虽然外延层晶片仍满足BMD密度的要求(图5),但是不再满足层缺陷密度的要求。对应于半导体晶片的OSF区域的区域保留在具有大量层缺陷的边缘区域内(图9)。
若如本发明前文所述,还额外用氢掺杂并且氮浓度下降至1.2×1014cm-3(图3、7及11),则仅在外延层晶片的整个表面上实现层缺陷的减少。由图4、8及12可以看出,在1.3×1015cm-3的过高的氮浓度的情况下,即使额外用氢掺杂也不再具有所期望的作用。若氮浓度为1.3×1015cm-3,则OSF区域在整个晶片表面上没有改变地延伸(图4)。虽然再次满足BMD密度的要求(图8),但是无法满足层缺陷密度的要求。层缺陷大量存在于外延层晶片的整个表面上(图12)。用氢掺杂并结合降低氮浓度至1.2×1014cm-3,则不再形成OSF区域(图3)。因此在图3内仅显示30cm-3的OSF密度的指示极限。外延层晶片还满足BMD密度的要求(图7),现在还满足层缺陷密度的要求。在外延层晶片上仅发现少量的层缺陷(约28个大于0.09μm的缺陷)(图11)。
图13表明,对于不同的氧浓度及氮浓度,额外用氢掺杂如何移动氮极限浓度,超过该氮极限浓度则导致OSF环的形成,因此导致层缺陷的增加。通过在给定的氧浓度下用氢掺杂,氮浓度可以提高几乎一个数量级,这有利于形成稳定的成核中心。下边界线是由小的符号表示的数据点的最佳拟合线,其表明省略了额外用氢掺杂的氮极限浓度。上边界线是由较大符号表示的数据点的最佳拟合线,其表明若额外用氢掺杂的形成OSF环的作用。这些边界线均将位于其下的其中不形成OSF环的区域与位于其上的其中形成OSF环的区域划分开。

Claims (5)

1.用于制造p-掺杂及外延涂覆的硅半导体晶片的方法,其中根据Czochralski法拉伸硅单晶,并在此期间用硼、氢和氮进行掺杂,将其加工成外延涂覆的p-掺杂的半导体晶片。
2.根据权利要求1所述的方法,其特征在于,在0.2至2.5mbar的氢分压下拉伸所述单晶。
3.根据权利要求1或2所述的方法,其特征在于,调节所述半导体晶片内的氮浓度为大于1×1014cm-3且小于1×1015cm-3
4.根据权利要求1至3之一所述的方法,其特征在于,在拉伸所述单晶期间受控地减少单晶内的氧包含物。
5.根据权利要求1至4之一所述的方法,其特征在于,产生p/p-掺杂的外延层晶片。
CN200710152826XA 2006-10-18 2007-09-18 用于制造p-掺杂及外延涂覆的硅半导体晶片的方法 Active CN101187056B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006049231.5 2006-10-18
DE102006049231 2006-10-18

Publications (2)

Publication Number Publication Date
CN101187056A true CN101187056A (zh) 2008-05-28
CN101187056B CN101187056B (zh) 2011-11-16

Family

ID=39318449

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710152826XA Active CN101187056B (zh) 2006-10-18 2007-09-18 用于制造p-掺杂及外延涂覆的硅半导体晶片的方法

Country Status (6)

Country Link
US (1) US7470323B2 (zh)
JP (1) JP4948354B2 (zh)
KR (1) KR100930022B1 (zh)
CN (1) CN101187056B (zh)
SG (1) SG142208A1 (zh)
TW (1) TWI360591B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108474137A (zh) * 2015-12-22 2018-08-31 硅电子股份公司 具有均匀的径向氧变化的硅晶片
TWI665342B (zh) * 2017-08-04 2019-07-11 德商世創電子材料公司 單晶矽半導體晶圓及製造半導體晶圓的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008046617B4 (de) 2008-09-10 2016-02-04 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren für deren Herstellung
EP2309038B1 (en) * 2009-10-08 2013-01-02 Siltronic AG production method of an epitaxial wafer
DE102010034002B4 (de) * 2010-08-11 2013-02-21 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
WO2016019051A1 (en) 2014-07-31 2016-02-04 Sunedison Semiconductor Limited Nitrogen doped and vacancy dominated silicon ingot and thermally treated wafer formed therefrom having radially uniformly distributed oxygen precipitation density and size

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209055A (ja) 1997-01-24 1998-08-07 Mitsubishi Materials Shilicon Corp 薄膜エピタキシャルウェ−ハおよびその製造方法
DE69942263D1 (de) 1998-05-22 2010-06-02 Shinetsu Handotai Kk Einkristalline epitaktische Siliciumscheibe und Verfahren zu ihrer Herstellung
JP3988307B2 (ja) 1999-03-26 2007-10-10 株式会社Sumco シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ
KR100788988B1 (ko) * 1999-10-15 2007-12-28 신에쯔 한도타이 가부시키가이샤 에피텍셜 웨이퍼용 실리콘 단결정 웨이퍼, 에피텍셜웨이퍼 및 이들의 제조방법 그리고 평가방법
KR100347141B1 (ko) * 2000-01-05 2002-08-03 주식회사 하이닉스반도체 에피택셜 실리콘 웨이퍼 제조 방법
DE10014650A1 (de) 2000-03-24 2001-10-04 Wacker Siltronic Halbleitermat Halbleiterscheibe aus Silicium und Verfahren zur Herstellung der Halbleiterscheibe
JP2003002786A (ja) * 2001-06-25 2003-01-08 Shin Etsu Handotai Co Ltd シリコン単結晶基板、エピタキシャルウエーハおよびこれらの製造方法
JP4570317B2 (ja) * 2002-08-29 2010-10-27 株式会社Sumco シリコン単結晶とエピタキシャルウェーハ並びにそれらの製造方法
CN100472001C (zh) 2003-02-25 2009-03-25 株式会社上睦可 硅晶片、soi衬底、硅单晶生长方法,硅晶片制造方法及soi衬底制造方法
US7435294B2 (en) 2005-04-08 2008-10-14 Sumco Corporation Method for manufacturing silicon single crystal, and silicon wafer
US20060225639A1 (en) 2005-04-08 2006-10-12 Toshiaki Ono Method for growing silicon single crystal, and silicon wafer
JP2007022865A (ja) * 2005-07-19 2007-02-01 Sumco Corp シリコン単結晶の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108474137A (zh) * 2015-12-22 2018-08-31 硅电子股份公司 具有均匀的径向氧变化的硅晶片
US10731271B2 (en) 2015-12-22 2020-08-04 Siltronic Ag Silicon wafer with homogeneous radial oxygen variation
CN108474137B (zh) * 2015-12-22 2021-02-26 硅电子股份公司 具有均匀的径向氧变化的硅晶片
TWI665342B (zh) * 2017-08-04 2019-07-11 德商世創電子材料公司 單晶矽半導體晶圓及製造半導體晶圓的方法
CN110998789A (zh) * 2017-08-04 2020-04-10 硅电子股份公司 单晶硅的半导体晶片和制造半导体晶片的方法
CN110998789B (zh) * 2017-08-04 2023-07-07 硅电子股份公司 单晶硅的半导体晶片和制造半导体晶片的方法

Also Published As

Publication number Publication date
TW200819561A (en) 2008-05-01
TWI360591B (en) 2012-03-21
SG142208A1 (en) 2008-05-28
US20080096371A1 (en) 2008-04-24
KR20080035447A (ko) 2008-04-23
US7470323B2 (en) 2008-12-30
JP2008100906A (ja) 2008-05-01
JP4948354B2 (ja) 2012-06-06
KR100930022B1 (ko) 2009-12-07
CN101187056B (zh) 2011-11-16

Similar Documents

Publication Publication Date Title
EP1143045B1 (en) Silicon single crystal wafer for epitaxial wafer, epitaxial wafer and methods for producing the same and evaluating the same
CN101160420B (zh) 硅单晶的制造方法和硅晶片
JP3846627B2 (ja) シリコンウエーハ、シリコンエピタキシャルウエーハ、アニールウエーハならびにこれらの製造方法
US7879695B2 (en) Thin silicon wafer and method of manufacturing the same
CN101187056B (zh) 用于制造p-掺杂及外延涂覆的硅半导体晶片的方法
JP5568431B2 (ja) エピタキシャルウェハ及びその製造方法
JP3589119B2 (ja) エピタキシャルウェーハの製造方法
WO2014073164A1 (ja) シリコン単結晶の製造方法、シリコン単結晶ウェーハの製造方法、及びシリコン単結晶ウェーハ
WO2011013280A1 (ja) シリコンウェーハの熱処理方法
CN101155950B (zh) 硅单晶的培育方法、以及硅晶片和使用该硅晶片的soi衬底
JP2007022863A (ja) シリコン単結晶の育成方法およびシリコンウェーハの製造方法
JP4196602B2 (ja) エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
JP2007045662A (ja) 半導体シリコンウェーハおよびその製造方法
WO2003021660A1 (fr) Procede de production d'une tranche recuite et tranche recuite
CN100452408C (zh) Soi晶片及其制造方法
JP2011054821A (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP2022122935A (ja) 単結晶シリコンで構成された半導体ウェハ
JP2009274888A (ja) シリコン単結晶製造方法及びシリコン単結晶ウェーハ
CN101198727A (zh) 硅单晶的生长方法及硅晶片的制造方法
JPH1192283A (ja) シリコンウエハ及びその製造方法
JP2007070131A (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2007045682A (ja) シリコン単結晶の育成方法およびシリコンウェーハ
JP2002057160A (ja) シリコンウエーハの製造方法
JP6135818B2 (ja) シリコン単結晶製造方法
JP2010155748A (ja) アニ―ルウェハの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant